JPH0416963B2 - - Google Patents
Info
- Publication number
- JPH0416963B2 JPH0416963B2 JP58243724A JP24372483A JPH0416963B2 JP H0416963 B2 JPH0416963 B2 JP H0416963B2 JP 58243724 A JP58243724 A JP 58243724A JP 24372483 A JP24372483 A JP 24372483A JP H0416963 B2 JPH0416963 B2 JP H0416963B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- capacitor
- flip
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/014—Modifications of generator to ensure starting of oscillations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0231—Astable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0315—Ring oscillators
- H03K3/0322—Ring oscillators with differential cells
Description
〔発明の属する技術分野〕
本発明は発振停止時に自動起動を行い得る電圧
制御型可変周波数パルス発振器に関する。 〔従来技術とその問題点〕 近時、パルス帰還方式の電圧制御型可変周波数
パルス発振器が各種用途に広く用いられている。
この種の電圧制御型可変周波数パルス発振器は、
第１図に示すように基準定電流源１と電圧制御可
能な電流源２とを用いて積分用コンデンサ３を充
電し、且つこのコンデンサ３に接続されたスイツ
チ回路４を作動させて上記充電電荷を放電させる
ことによつて三角波形電圧を生成し、これを比較
器５にて参照電圧６と比較して単安定マルチバイ
ブレータ７により所定周波数のパルス信号を発振
出力するものである。 次に上記単安定マルチバイブレータ７の具体的
回路構成を第２図に示す。これはOR−NOR１
０，１１２個を所謂たすき掛接続してＲ−Ｓフリ
ツプフロツプで構成したものである。このＲ−Ｓ
フリツプフロツプ回路は、セツト入力１２が
〔１〕となると、セツト側OR−NORゲート１０
のOR出力１３から遅延回路１４を介して、リセ
ツト入力１５が〔１〕となり、出力Ｑ１６は
〔１〕、１７は
制御型可変周波数パルス発振器に関する。 〔従来技術とその問題点〕 近時、パルス帰還方式の電圧制御型可変周波数
パルス発振器が各種用途に広く用いられている。
この種の電圧制御型可変周波数パルス発振器は、
第１図に示すように基準定電流源１と電圧制御可
能な電流源２とを用いて積分用コンデンサ３を充
電し、且つこのコンデンサ３に接続されたスイツ
チ回路４を作動させて上記充電電荷を放電させる
ことによつて三角波形電圧を生成し、これを比較
器５にて参照電圧６と比較して単安定マルチバイ
ブレータ７により所定周波数のパルス信号を発振
出力するものである。 次に上記単安定マルチバイブレータ７の具体的
回路構成を第２図に示す。これはOR−NOR１
０，１１２個を所謂たすき掛接続してＲ−Ｓフリ
ツプフロツプで構成したものである。このＲ−Ｓ
フリツプフロツプ回路は、セツト入力１２が
〔１〕となると、セツト側OR−NORゲート１０
のOR出力１３から遅延回路１４を介して、リセ
ツト入力１５が〔１〕となり、出力Ｑ１６は
〔１〕、１７は
〔０〕となり遅延回路１４の遅延
時間だけ電圧パルスを発生する。さらに、この電
圧パルスによりこのパルス幅時間だけスイツチ回
路４をオンし、放電用の基準定電流源１の電流値
と、充電用の電流源２の電流値との差によりコン
デンサ３の放電を行なう。コンデンサ３の充電時
間は、電流源２の電圧制御に応じて変化するもの
であり、従つて、電流源２の制御電圧の変化によ
り出力Ｑ１６、１７のパルス周波数が変化する
ようになつている。コンデンサ３の両端の時間的
な電位変化は第３図ａに示すように比較器５のし
きい値２０を基準とし、所定の時間L1の充電時
間L2の放電により行なわれ、さらに第３図ｂに
示すように比較器５が出力して単安定マルチバイ
ブレータ７に入力し第２図に示すＲ−Ｓフリツプ
フロツプのセツト入力１２に入力する。その結果
第３図ｃに示すようにＲ−Ｓフリツプフロツプの
出力Ｑ１６は、遅延回路１４の遅延時間に応じた
パルス幅tdとなり、第３図ａに示すように時間td
だけコンデンサ３は放電される。但し、tgは、第
１図における比較器５と単安定マルチバイブレー
タ７の入出力遅れ時間の和である。 次に電流源２と発振周波数sとの関係について
さらに詳細に説明する。ここで、電圧制御可能な
電流源２の電流値をis＝kvs、放電用の基準定電
流源１の電流値をid、コンデンサ３の容量をＣと
し、さらに第３図に示すように、コンデンサ３の
放電時間td、充放電の周期をtsとする。すると、
第３図ａより明らかなように、ts−tdの時間に充
電された電荷がtdの時間内で放電されるわけであ
るから次式が成り立つ。 is／Ｃ（ts−td）＝id−is／Ｃtd ……(1) したがつて、 s＝is／idtd＝kvs／idtd ……(2) となる。 すなわち、idは一定であるから遅延回路１４で
決定するコンデンサ３の放電時間tdが一定であれ
ば発振周波数sは電流源２の入力電圧vsに応じて
変化する。以上が、第１図に示す電圧制御型可変
周波数パルス発振器の構成及び動作原理である
が、電源投入時或いは過大雑音電流でコンデンサ
３を充電したときは、第４図ａに示すように比較
器５のしきい値２０を大きく越え、第４図ｂに示
す比較器５の出力が単安定マルチバイブレータ７
に入力し、第４図ｃに示すパルス幅tdの出力を得
る。しかしながらこの場合、第４図ｂに示すよう
に比較器５の出力の反転は無く、従つて第４図ｃ
に示すようにコンデンサ３の放電は、１パルス幅
tdだけしか行なわれないためコンデンサ３の充放
電のくり返しが停止し発振が停止してしまう。 従来このような電源投入時或いは過大雑音電流
によるコンデンサ３の異常充電によつて生じる発
振停止を避けるために、第５図に示すようなＲ−
Ｓフリツプフロツプで第１図に示す発振器を構成
したものがある。これは、本出願人の既出願に係
る特開昭57−109416号公報に開示されているもの
と同等である。すなわち、OR−NORゲート３
０，３１２個をたすき掛け接続してＲ−Ｓフリツ
プフロツプを構成し、セツト入力３２側のゲート
３０の出力Ｑ３３を所定の遅延時間を有する遅延
回路３４を介してゲート３１のリセツト入力３５
に帰還するものである。このような回路構成とす
ると、セツト入力３２が〔１〕でリセツト入力３
５が〔１〕の場合、出力Ｑ３３が〔１〕、出力
３６が
時間だけ電圧パルスを発生する。さらに、この電
圧パルスによりこのパルス幅時間だけスイツチ回
路４をオンし、放電用の基準定電流源１の電流値
と、充電用の電流源２の電流値との差によりコン
デンサ３の放電を行なう。コンデンサ３の充電時
間は、電流源２の電圧制御に応じて変化するもの
であり、従つて、電流源２の制御電圧の変化によ
り出力Ｑ１６、１７のパルス周波数が変化する
ようになつている。コンデンサ３の両端の時間的
な電位変化は第３図ａに示すように比較器５のし
きい値２０を基準とし、所定の時間L1の充電時
間L2の放電により行なわれ、さらに第３図ｂに
示すように比較器５が出力して単安定マルチバイ
ブレータ７に入力し第２図に示すＲ−Ｓフリツプ
フロツプのセツト入力１２に入力する。その結果
第３図ｃに示すようにＲ−Ｓフリツプフロツプの
出力Ｑ１６は、遅延回路１４の遅延時間に応じた
パルス幅tdとなり、第３図ａに示すように時間td
だけコンデンサ３は放電される。但し、tgは、第
１図における比較器５と単安定マルチバイブレー
タ７の入出力遅れ時間の和である。 次に電流源２と発振周波数sとの関係について
さらに詳細に説明する。ここで、電圧制御可能な
電流源２の電流値をis＝kvs、放電用の基準定電
流源１の電流値をid、コンデンサ３の容量をＣと
し、さらに第３図に示すように、コンデンサ３の
放電時間td、充放電の周期をtsとする。すると、
第３図ａより明らかなように、ts−tdの時間に充
電された電荷がtdの時間内で放電されるわけであ
るから次式が成り立つ。 is／Ｃ（ts−td）＝id−is／Ｃtd ……(1) したがつて、 s＝is／idtd＝kvs／idtd ……(2) となる。 すなわち、idは一定であるから遅延回路１４で
決定するコンデンサ３の放電時間tdが一定であれ
ば発振周波数sは電流源２の入力電圧vsに応じて
変化する。以上が、第１図に示す電圧制御型可変
周波数パルス発振器の構成及び動作原理である
が、電源投入時或いは過大雑音電流でコンデンサ
３を充電したときは、第４図ａに示すように比較
器５のしきい値２０を大きく越え、第４図ｂに示
す比較器５の出力が単安定マルチバイブレータ７
に入力し、第４図ｃに示すパルス幅tdの出力を得
る。しかしながらこの場合、第４図ｂに示すよう
に比較器５の出力の反転は無く、従つて第４図ｃ
に示すようにコンデンサ３の放電は、１パルス幅
tdだけしか行なわれないためコンデンサ３の充放
電のくり返しが停止し発振が停止してしまう。 従来このような電源投入時或いは過大雑音電流
によるコンデンサ３の異常充電によつて生じる発
振停止を避けるために、第５図に示すようなＲ−
Ｓフリツプフロツプで第１図に示す発振器を構成
したものがある。これは、本出願人の既出願に係
る特開昭57−109416号公報に開示されているもの
と同等である。すなわち、OR−NORゲート３
０，３１２個をたすき掛け接続してＲ−Ｓフリツ
プフロツプを構成し、セツト入力３２側のゲート
３０の出力Ｑ３３を所定の遅延時間を有する遅延
回路３４を介してゲート３１のリセツト入力３５
に帰還するものである。このような回路構成とす
ると、セツト入力３２が〔１〕でリセツト入力３
５が〔１〕の場合、出力Ｑ３３が〔１〕、出力
３６が
〔０〕となる。この場合、上述の如く発振
停止状態になつて第１図に示すような比較器５の
出力、すなわちＲ−Ｓフリツプフロツプのセツト
入力３２が、例えば連続して〔１〕となつても、
第４図に示す回路構成に於いては、セツト入力３
２の〔１〕の連続に応じて単安定マルチバイブレ
ータ出力も〔１〕となり、従つて放電がさらに行
なわれて比較器５出力を反転させ発振を起こさせ
る。すなわち第６図ａ，ｂに示すようにコンデン
サ３の電圧が異常に高い場合は、この電圧が比較
器５のしきい値２０より小さくなるには通常より
長時間を必要とするが、上記第５図に示す回路構
成では、コンデンサ３の放電時間は、第６図ｃに
示すように第６図ｂのセツト入力３２の〔１〕の
入力時間の増大に応じて増加するようになつてい
る。その結果、最終的には比較器５の出力が反転
するまでに達し発振が起こる。しかしながら第５
図に示す如き回路構成の場合、第６図ｂに示す比
較器５出力のパルス幅が通常のtbより大きいと、
第６図ｃに示すスイツチ回路４の放電時間も増大
され通常の発振を行なうことができない。すなわ
ち、通常の発振を行なうためには、 tb＜td ……(3) の関係を必要とする。 ここで、一般の発振持続条件を次に示す。すな
わち、コンデンサ３の電圧が比較器５のしきい値
２０以下となる時間ts−tbは次式で与えられる。 ts−tb＝１／s−tg／１−td s ……(4) したがつてtbは、 tb＝tg／１−td s ……(5) となる。 このときtdは、前述したとおり一定でなければ
ならなく、またtgは、コンデンサ３の電圧が比較
器５のしきい値を越えてからスイツチ回路４が閉
じるまでの時間である。電流源２の入力電圧が増
大し、sが大きくなつた場合、上記(5)式の関係か
ら、tdを小さくしなければ発振を持続できない。
従つて、上記(3)式の如き制限を受けるような第５
図に示す回路構成では、(3)式を満たすため発振周
波数sの上限が大幅に下がつてしまうという欠点
を有する。 〔発明の目的〕 本発明の目的は、上記の問題点を考慮してなさ
れたもので、発振周波数の上限が下ることなく、
電源投入時あるいは過大雑音電流がコンデンサを
充電しても発振が止まることのない電圧制御型可
変周波数パルス発振器を提供することである。 〔発明の概要〕 本発明は、積分用コンデンサと、このコンデン
サの充電電流を制御電圧に応じて可変設定される
可変電流源と、コンデンサの放電用の固定電流源
と、放電を制御するスイツチ回路と、コンデンサ
の電圧と参照電圧とを比較して弁別信号を出力す
る比較器と、比較器が出力する前記弁別信号をセ
ツト端子に入力しそのＱ出力を所定の遅延時間を
有する遅延回路を介してリセツト端子に入力して
反転動作するＲ−Ｓフリツプフロツプを前記Ｒ−
Ｓフリツプフロツプが、OR出力とNOR出力を有
するOR−NORゲートを２個有し、リセツト側の
前記OR−NORゲートの少くともNOR出力を前
にＲ−Ｓフリツプフロツプの出力とするように構
成され、かつ固定電流源の電流値を、可変電流源
の最大電流値の２倍より大きく設定した電圧制御
型可変周波数パルス発振器を得ることにある。 〔発明の効果〕 本発明は、単安定マルチバイブレータのＲ−Ｓ
フリツプフロツプを２個のOR，NORゲートで出
力が各々リセツト側ゲートのNOR若しくは
NOR，ORから得るように構成することにより従
来に比し発振周波数の上限を大幅に緩和すること
ができ、さらに、固定電流源の電流値を可変電流
源の最大電流値の２倍より大きく設定することに
より電源投入時或いは過大雑音電流による発振停
止を防止することができる。 〔発明の実施例〕 以下本発明の一実施例を第７図乃至第１２図を
用いて説明する。 第７図に本発明による電圧制御型可変周波数パ
ルス発振器の構成図を示す。 入力５９の電圧により可変電流源５１の電流値
が変化し、コンデンサ５２への充電電流を変化し
得る。定電圧電源５８の電位まで充電すると、比
較器５３の出力が〔１〕となり、OR−NORゲー
ト６０，６１と遅延回路５４で構成した単安定マ
ルチバイブレータへ入力する。 次にこの単安定マルチバイブレータのタイミン
グ図を第８図に示す。セツト入力が〔１〕となる
と、セツト側OR−NORゲートの伝搬遅延d1とリ
セツト側OR−NORゲートの伝搬遅延d2の和の時
間d1＋d2でＱ出力が〔１〕、Ｑ出力が
停止状態になつて第１図に示すような比較器５の
出力、すなわちＲ−Ｓフリツプフロツプのセツト
入力３２が、例えば連続して〔１〕となつても、
第４図に示す回路構成に於いては、セツト入力３
２の〔１〕の連続に応じて単安定マルチバイブレ
ータ出力も〔１〕となり、従つて放電がさらに行
なわれて比較器５出力を反転させ発振を起こさせ
る。すなわち第６図ａ，ｂに示すようにコンデン
サ３の電圧が異常に高い場合は、この電圧が比較
器５のしきい値２０より小さくなるには通常より
長時間を必要とするが、上記第５図に示す回路構
成では、コンデンサ３の放電時間は、第６図ｃに
示すように第６図ｂのセツト入力３２の〔１〕の
入力時間の増大に応じて増加するようになつてい
る。その結果、最終的には比較器５の出力が反転
するまでに達し発振が起こる。しかしながら第５
図に示す如き回路構成の場合、第６図ｂに示す比
較器５出力のパルス幅が通常のtbより大きいと、
第６図ｃに示すスイツチ回路４の放電時間も増大
され通常の発振を行なうことができない。すなわ
ち、通常の発振を行なうためには、 tb＜td ……(3) の関係を必要とする。 ここで、一般の発振持続条件を次に示す。すな
わち、コンデンサ３の電圧が比較器５のしきい値
２０以下となる時間ts−tbは次式で与えられる。 ts−tb＝１／s−tg／１−td s ……(4) したがつてtbは、 tb＝tg／１−td s ……(5) となる。 このときtdは、前述したとおり一定でなければ
ならなく、またtgは、コンデンサ３の電圧が比較
器５のしきい値を越えてからスイツチ回路４が閉
じるまでの時間である。電流源２の入力電圧が増
大し、sが大きくなつた場合、上記(5)式の関係か
ら、tdを小さくしなければ発振を持続できない。
従つて、上記(3)式の如き制限を受けるような第５
図に示す回路構成では、(3)式を満たすため発振周
波数sの上限が大幅に下がつてしまうという欠点
を有する。 〔発明の目的〕 本発明の目的は、上記の問題点を考慮してなさ
れたもので、発振周波数の上限が下ることなく、
電源投入時あるいは過大雑音電流がコンデンサを
充電しても発振が止まることのない電圧制御型可
変周波数パルス発振器を提供することである。 〔発明の概要〕 本発明は、積分用コンデンサと、このコンデン
サの充電電流を制御電圧に応じて可変設定される
可変電流源と、コンデンサの放電用の固定電流源
と、放電を制御するスイツチ回路と、コンデンサ
の電圧と参照電圧とを比較して弁別信号を出力す
る比較器と、比較器が出力する前記弁別信号をセ
ツト端子に入力しそのＱ出力を所定の遅延時間を
有する遅延回路を介してリセツト端子に入力して
反転動作するＲ−Ｓフリツプフロツプを前記Ｒ−
Ｓフリツプフロツプが、OR出力とNOR出力を有
するOR−NORゲートを２個有し、リセツト側の
前記OR−NORゲートの少くともNOR出力を前
にＲ−Ｓフリツプフロツプの出力とするように構
成され、かつ固定電流源の電流値を、可変電流源
の最大電流値の２倍より大きく設定した電圧制御
型可変周波数パルス発振器を得ることにある。 〔発明の効果〕 本発明は、単安定マルチバイブレータのＲ−Ｓ
フリツプフロツプを２個のOR，NORゲートで出
力が各々リセツト側ゲートのNOR若しくは
NOR，ORから得るように構成することにより従
来に比し発振周波数の上限を大幅に緩和すること
ができ、さらに、固定電流源の電流値を可変電流
源の最大電流値の２倍より大きく設定することに
より電源投入時或いは過大雑音電流による発振停
止を防止することができる。 〔発明の実施例〕 以下本発明の一実施例を第７図乃至第１２図を
用いて説明する。 第７図に本発明による電圧制御型可変周波数パ
ルス発振器の構成図を示す。 入力５９の電圧により可変電流源５１の電流値
が変化し、コンデンサ５２への充電電流を変化し
得る。定電圧電源５８の電位まで充電すると、比
較器５３の出力が〔１〕となり、OR−NORゲー
ト６０，６１と遅延回路５４で構成した単安定マ
ルチバイブレータへ入力する。 次にこの単安定マルチバイブレータのタイミン
グ図を第８図に示す。セツト入力が〔１〕となる
と、セツト側OR−NORゲートの伝搬遅延d1とリ
セツト側OR−NORゲートの伝搬遅延d2の和の時
間d1＋d2でＱ出力が〔１〕、Ｑ出力が
〔０〕とな
り、遅延時間d3の遅延回路を介してリセツトがか
かり、d3＋d2時間後にＱ出力が
り、遅延時間d3の遅延回路を介してリセツトがか
かり、d3＋d2時間後にＱ出力が
〔０〕、出力が
〔１〕となる。したがつてd3＋d2の時間だけ差動
スイツチ回路５６，５７のスイツチがオンとな
り、定電流でコンデンサ５２から放電される。こ
の時、コンデンサの放電電流はトランジスタ５６
のコレクタ電流と５１のコレクタ電流の差で決定
される。出力のパルス幅の時間コンデンサが放電
する。次にＱの出力が
〔１〕となる。したがつてd3＋d2の時間だけ差動
スイツチ回路５６，５７のスイツチがオンとな
り、定電流でコンデンサ５２から放電される。こ
の時、コンデンサの放電電流はトランジスタ５６
のコレクタ電流と５１のコレクタ電流の差で決定
される。出力のパルス幅の時間コンデンサが放電
する。次にＱの出力が
〔０〕で充電を開始する。
このように通常の動作時は入力５９の電圧によ
り、出力のパルス周波数を変化することができ
る。この時、出力のパルス幅は、遅延回路の遅延
時間d3と、リセツト側OR−NORゲートの伝搬遅
延d2により決定されd3＋d2となる。ここでアクテ
イブ素子つまりOR−NORゲートの伝搬遅延d2は
小さく、温度による変動も小さい為、出力パルス
幅d3＋d2の温度による変動は小さくなる。また、
コンデンサ５２の放電制御用スイツチは差動形で
ある為温度によるしきい値変化は相殺される為、
小さくなり、比較器出力が〔１〕となる時間の温
度変動が小さい。これは、パルス発振器のジツタ
を小さくする効果がある。 次に、電源投入時あるいは過大雑音電流がコン
デンサ５２を過充電した場合を考える。この場
合、単安定マルチバイブレータの出力Ｑ５５の出
力パルス幅の間で、コンデンサの電位が、基準電
位５８以下まで放電し得ず、比較器５３の出力が
〔１〕になりつづける状態となる。この時のタイ
ミングチヤートを第９図に示す。図中、ゲートの
伝搬遅延は考慮していない。図に示すように、出
力パルスは所定のパルス幅（d3＋d2）で発振をつ
づける。この状態の単安定マルチバイブレータ
は、第１０図に示す。インバータ８１と遅延回路
８２とで構成する、双安定のマルチバイブレータ
として動作している。 ここで、充電用可変電流源５１のコレクタ電流
の最大値icmax1と、放電用電流源５６のコレク
タ電流をic2とすると、充電電流はicmax1、放電
電流はic2−icmax1となる。今ic2−icmax1＞
icmaxつまりic2＞2icmaxを満たすように充電電
流を定めれば、第１１図に示すように、コンデン
サの電位は上下しながら、徐々に下がり、ある特
定の時間で、比較器が反転し
このように通常の動作時は入力５９の電圧によ
り、出力のパルス周波数を変化することができ
る。この時、出力のパルス幅は、遅延回路の遅延
時間d3と、リセツト側OR−NORゲートの伝搬遅
延d2により決定されd3＋d2となる。ここでアクテ
イブ素子つまりOR−NORゲートの伝搬遅延d2は
小さく、温度による変動も小さい為、出力パルス
幅d3＋d2の温度による変動は小さくなる。また、
コンデンサ５２の放電制御用スイツチは差動形で
ある為温度によるしきい値変化は相殺される為、
小さくなり、比較器出力が〔１〕となる時間の温
度変動が小さい。これは、パルス発振器のジツタ
を小さくする効果がある。 次に、電源投入時あるいは過大雑音電流がコン
デンサ５２を過充電した場合を考える。この場
合、単安定マルチバイブレータの出力Ｑ５５の出
力パルス幅の間で、コンデンサの電位が、基準電
位５８以下まで放電し得ず、比較器５３の出力が
〔１〕になりつづける状態となる。この時のタイ
ミングチヤートを第９図に示す。図中、ゲートの
伝搬遅延は考慮していない。図に示すように、出
力パルスは所定のパルス幅（d3＋d2）で発振をつ
づける。この状態の単安定マルチバイブレータ
は、第１０図に示す。インバータ８１と遅延回路
８２とで構成する、双安定のマルチバイブレータ
として動作している。 ここで、充電用可変電流源５１のコレクタ電流
の最大値icmax1と、放電用電流源５６のコレク
タ電流をic2とすると、充電電流はicmax1、放電
電流はic2−icmax1となる。今ic2−icmax1＞
icmaxつまりic2＞2icmaxを満たすように充電電
流を定めれば、第１１図に示すように、コンデン
サの電位は上下しながら、徐々に下がり、ある特
定の時間で、比較器が反転し
〔０〕を出力し、自
己発振は止まり通常の動作となる。図中、単安定
マルチバイブレータの出力Ｑを示し、Ｑが〔１〕
の時、放電となつている。 このように、電源投入時あるいは過大雑音電流
により、発振が停止すると、マルチバイブレータ
が自己発振をし、通常の発振に復帰する。 この場合、マルチバイブレータを第７図に示す
ように構成することにより、通常の発振を行なう
ための条件は第８図に示すセツト入力のパルス幅
d4とＱ出力のパルス幅d3＋d2との関係から、 d4＜２（d3＋d2） ……(6) となる。 ここで、この(6)式の関係を(3)式と同様にtbとtd
の関係に置き換えると tb＜2td ……(7) となる。すなわち、(5)式の関係より、tdは(7)式の
関係を満たせば良いのであるから、従来のtb＜td
による周波数制限は大幅に緩和されることにな
る。 尚、本実施例において、スイツチ回路にはバイ
ポーラトランジスタを使用したが、Ｊ−FET，
MOS−FET等によつてスイツチ回路を構成する
ことも出来る。 また、本発明の実施例では、放電用制御スイツ
チを差動バイポーラトランジスタで構成したが、
この部分は差動でなくとも動作し、この場合、単
安定マルチバイブレータ部は第１２図に示す
NORゲート２個で構成し得る。
己発振は止まり通常の動作となる。図中、単安定
マルチバイブレータの出力Ｑを示し、Ｑが〔１〕
の時、放電となつている。 このように、電源投入時あるいは過大雑音電流
により、発振が停止すると、マルチバイブレータ
が自己発振をし、通常の発振に復帰する。 この場合、マルチバイブレータを第７図に示す
ように構成することにより、通常の発振を行なう
ための条件は第８図に示すセツト入力のパルス幅
d4とＱ出力のパルス幅d3＋d2との関係から、 d4＜２（d3＋d2） ……(6) となる。 ここで、この(6)式の関係を(3)式と同様にtbとtd
の関係に置き換えると tb＜2td ……(7) となる。すなわち、(5)式の関係より、tdは(7)式の
関係を満たせば良いのであるから、従来のtb＜td
による周波数制限は大幅に緩和されることにな
る。 尚、本実施例において、スイツチ回路にはバイ
ポーラトランジスタを使用したが、Ｊ−FET，
MOS−FET等によつてスイツチ回路を構成する
ことも出来る。 また、本発明の実施例では、放電用制御スイツ
チを差動バイポーラトランジスタで構成したが、
この部分は差動でなくとも動作し、この場合、単
安定マルチバイブレータ部は第１２図に示す
NORゲート２個で構成し得る。
第１図乃至第６図は従来例を示す図、第７図乃
至第１２図は本発明の実施例を示す図である。 ５１……可変電流源、５２……コンデンサ、５
３……比較器、５４，８２……遅延回路、５５…
…出力Ｑ、５６，５７……スイツチ回路、５８…
…定電圧電源、５９……入力、６０，６１……
OR，NORゲート、６２……放電用固定電流源、
８１……インバータ。
至第１２図は本発明の実施例を示す図である。 ５１……可変電流源、５２……コンデンサ、５
３……比較器、５４，８２……遅延回路、５５…
…出力Ｑ、５６，５７……スイツチ回路、５８…
…定電圧電源、５９……入力、６０，６１……
OR，NORゲート、６２……放電用固定電流源、
８１……インバータ。
Claims (1)
- 【特許請求の範囲】 １ 積分用コンデンサと、該コンデンサの充電電
流を制御電圧に応じて可変設定される可変電流源
と、前記コンデンサの放電用の固定電流源と、放
電を制御するスイツチ回路と、前記コンデンサの
電圧と参照電圧とを比較して弁別信号を出力する
比較器と、該比較器が出力する前記弁別信号をセ
ツト端子に入力しそのＱ出力を所定の遅延時間を
有する遅延回路を介してリセツト端子に入力して
反転動作するＲ−Ｓフリツプフロツプを備え、前
記Ｒ−Ｓフリツプフロツプの出力にて前記スイツ
チ回路をON，OFF駆動制御する電圧制御型可変
周波数パルス発振器に於いて、前記Ｒ−Ｓフリツ
プフロツプが、OR出力とNOR出力を有するOR
−NORゲートを２個有し、リセツト側の前記OR
−NORゲートの少くともNOR出力を前記Ｒ−Ｓ
フリツプフロツプの出力とするように構成され、
かつ前記固定電流源の電流値を、前記可変電流源
の最大電流値の２倍より大きく設定したことを特
徴とする電圧制御型可変周波数パルス発振器。 ２ スイツチ回路は、前記Ｒ−Ｓフリツプフロツ
プのＱ，出力を入力とする差動スイツチ回路で
あることを特徴とする特許請求の範囲第１項記載
の電圧制御型可変周波数パルス発振器。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58243724A JPS60136412A (ja) | 1983-12-26 | 1983-12-26 | 電圧制御型可変周波数パルス発振器 |
| EP84115996A EP0147810B1 (en) | 1983-12-26 | 1984-12-20 | Voltage-controlled variable-frequency pulse oscillator |
| DE8484115996T DE3472872D1 (en) | 1983-12-26 | 1984-12-20 | Voltage-controlled variable-frequency pulse oscillator |
| US06/685,165 US4644300A (en) | 1983-12-26 | 1984-12-21 | Voltage-controlled variable-frequency pulse oscillator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58243724A JPS60136412A (ja) | 1983-12-26 | 1983-12-26 | 電圧制御型可変周波数パルス発振器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60136412A JPS60136412A (ja) | 1985-07-19 |
| JPH0416963B2 true JPH0416963B2 (ja) | 1992-03-25 |
Family
ID=17108045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58243724A Granted JPS60136412A (ja) | 1983-12-26 | 1983-12-26 | 電圧制御型可変周波数パルス発振器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4644300A (ja) |
| EP (1) | EP0147810B1 (ja) |
| JP (1) | JPS60136412A (ja) |
| DE (1) | DE3472872D1 (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8802719A (nl) * | 1988-11-07 | 1990-06-01 | Philips Nv | Relaxatie-oscillator met vertragingssturing. |
| EP0479887A4 (en) * | 1989-06-30 | 1992-08-12 | Poqet Computer Corporation | Computer power management system |
| US5247240A (en) * | 1990-07-25 | 1993-09-21 | Power Trends | Miniaturized switching power supply with circuit for unidirectional suppression of leading spike |
| US5153534A (en) * | 1991-10-10 | 1992-10-06 | Samsung Semiconductor, Inc. | High frequency VCO circuit |
| NL9201053A (nl) * | 1992-06-15 | 1994-01-03 | Koninkl Philips Electronics Nv | Switched capacitor ladingspomp, alsmede zaagtandoscillator voorzien van een dergelijke switched capacitor ladingspomp. |
| KR940011020B1 (ko) * | 1992-10-07 | 1994-11-22 | 삼성전자 주식회사 | 저주파 발진기 |
| JPH09331236A (ja) * | 1996-06-12 | 1997-12-22 | Mitsubishi Electric Corp | 電圧制御発振器および電圧制御発振器を有する非接触ｉｃカード |
| JP3567747B2 (ja) * | 1998-07-31 | 2004-09-22 | 富士通株式会社 | 電圧制御発振器及び周波数−電圧変換器 |
| KR100380158B1 (ko) * | 2000-12-29 | 2003-04-11 | 주식회사 하이닉스반도체 | 지연 회로 |
| US7145758B2 (en) * | 2002-05-17 | 2006-12-05 | International Rectifier Corporation | Arc suppression circuit for electrical contacts |
| KR101147250B1 (ko) * | 2006-01-27 | 2012-05-18 | 삼성전자주식회사 | 적응적으로 펄스 폭 변조 신호를 복조하는 복조기 및 복조방법 |
| JP5735792B2 (ja) * | 2010-12-13 | 2015-06-17 | ローム株式会社 | コンパレータ、それを利用したスイッチングレギュレータの制御回路、スイッチングレギュレータ、電子機器 |
| US8841890B2 (en) | 2011-06-10 | 2014-09-23 | Cypress Semiconductor Corporation | Shunt regulator circuit having a split output |
| US8729874B2 (en) | 2011-06-10 | 2014-05-20 | Cypress Semiconductor Corporation | Generation of voltage supply for low power digital circuit operation |
| US8729960B2 (en) | 2011-06-10 | 2014-05-20 | Cypress Semiconductor Corporation | Dynamic adjusting RFID demodulation circuit |
| US8823267B2 (en) | 2011-06-10 | 2014-09-02 | Cypress Semiconductor Corporation | Bandgap ready circuit |
| US8665007B2 (en) | 2011-06-10 | 2014-03-04 | Cypress Semiconductor Corporation | Dynamic power clamp for RFID power control |
| US8584959B2 (en) | 2011-06-10 | 2013-11-19 | Cypress Semiconductor Corp. | Power-on sequencing for an RFID tag |
| US8669801B2 (en) | 2011-06-10 | 2014-03-11 | Cypress Semiconductor Corporation | Analog delay cells for the power supply of an RFID tag |
| CN110266290B (zh) * | 2019-07-02 | 2023-02-03 | 南京中感微电子有限公司 | 一种振荡器 |
| CN111049504A (zh) * | 2019-11-22 | 2020-04-21 | 深圳市德赛微电子技术有限公司 | 一种脉冲产生电路 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3364441A (en) * | 1966-03-07 | 1968-01-16 | Elastic Stop Nut Corp | Low frequency transistor relaxation oscillator |
| US3843938A (en) * | 1973-03-09 | 1974-10-22 | Us Navy | Gated clock multivibrator |
| US3924202A (en) * | 1974-08-21 | 1975-12-02 | Rca Corp | Electronic oscillator |
| JPS57109416A (en) * | 1980-12-26 | 1982-07-07 | Toshiba Corp | Voltage control variable frequency oscillator |
| US4380746A (en) * | 1981-03-03 | 1983-04-19 | Westinghouse Electric Corp. | Pulse modulator using capacitor charging and discharging circuits |
-
1983
- 1983-12-26 JP JP58243724A patent/JPS60136412A/ja active Granted
-
1984
- 1984-12-20 EP EP84115996A patent/EP0147810B1/en not_active Expired
- 1984-12-20 DE DE8484115996T patent/DE3472872D1/de not_active Expired
- 1984-12-21 US US06/685,165 patent/US4644300A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0147810B1 (en) | 1988-07-20 |
| JPS60136412A (ja) | 1985-07-19 |
| EP0147810A2 (en) | 1985-07-10 |
| US4644300A (en) | 1987-02-17 |
| DE3472872D1 (en) | 1988-08-25 |
| EP0147810A3 (en) | 1985-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0416963B2 (ja) | ||
| US4365212A (en) | Gated oscillator including initialization apparatus for enhancing periodicity | |
| US4891609A (en) | Ring oscillator | |
| US5565817A (en) | Ring oscillator having accelerated charging and discharging of capacitors | |
| JP2531742B2 (ja) | 電圧制御発振回路 | |
| US4617529A (en) | Ring oscillator with delay element and potential pulling circuit | |
| WO2024120173A1 (zh) | Rc振荡电路 | |
| US4864255A (en) | Oscillator capable of quickly supplying a stable oscillation signal | |
| US5341113A (en) | Voltage controlled oscillator having a 50% duty cycle | |
| CN101179266A (zh) | 不受温度变化及供应电压变化影响的稳定振荡器 | |
| US4370628A (en) | Relaxation oscillator including constant current source and latch circuit | |
| US6891443B2 (en) | Oscillator | |
| EP0234306B1 (en) | Oscillator with feedback loop including delay circuit | |
| JPH0254698B2 (ja) | ||
| US4117421A (en) | Crystal oscillator with reduced power consumption | |
| JPH0440112A (ja) | 電圧制御発振器 | |
| JP2897706B2 (ja) | 基準電圧発生回路 | |
| JPH0677781A (ja) | 発振回路 | |
| JP2906558B2 (ja) | 圧電型振動子を用いる半導体集積回路 | |
| JPS6036644B2 (ja) | 発振回路 | |
| JPH0494210A (ja) | 電圧制御発振回路 | |
| JPS594881B2 (ja) | テイシヨウヒデンリユウスイシヨウハツシンカイロソウチ | |
| KR930006649B1 (ko) | 발진기의 안정화 회로 | |
| JPH019269Y2 (ja) | ||
| JP3774038B2 (ja) | パワーオンリセット信号発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |