JPH0417026A - データクリップ装置 - Google Patents
データクリップ装置Info
- Publication number
- JPH0417026A JPH0417026A JP2118785A JP11878590A JPH0417026A JP H0417026 A JPH0417026 A JP H0417026A JP 2118785 A JP2118785 A JP 2118785A JP 11878590 A JP11878590 A JP 11878590A JP H0417026 A JPH0417026 A JP H0417026A
- Authority
- JP
- Japan
- Prior art keywords
- sign bit
- overflow
- input data
- negative
- occurred
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野]
本発明は、ディジタル信号処理での、算術演算で生ずる
オーバーフロー時のデータのクリップ装置に関する。
オーバーフロー時のデータのクリップ装置に関する。
〔従来の技術]
算術演算後のデータクリップに関し、従来は得られた結
果と所定の正値最大値及び負値最小値を比較して、オー
バーフローが生じている場合には最大値もしくは最小値
にクリップするやり方をとる。
果と所定の正値最大値及び負値最小値を比較して、オー
バーフローが生じている場合には最大値もしくは最小値
にクリップするやり方をとる。
〔発明が解決しようとする課題〕
上記従来例では、算術演算の結果の全ビットに亘り最大
値及び最小値との比較を実行する必要がある。このため
、その比較手段が複雑になり、全体としての演算に余分
な時間を必要とするとの問題があった。
値及び最小値との比較を実行する必要がある。このため
、その比較手段が複雑になり、全体としての演算に余分
な時間を必要とするとの問題があった。
本発明の目的は、簡単な比較により高速にクリップを可
能とするクリップ装置を提供するものである。
能とするクリップ装置を提供するものである。
〔課題を解決するための手段]
本発明は符号ビットを含む入力データを、入力する演算
手段と、該演算手段の演算結果から得られる符号ビット
と前記入力データ時の符号ビットとを比較し、両者がO
の時は正値の正しい結果が得られたと判断し、両者が1
の時は負値の正しい結果が得られたと判断し、入力デー
タ時の符号ビットが0で演算結果から得られる符号ビッ
トが1の時には正のオーバーフローが生じたと判断し、
入力データ時の符号ビットが1で演算結果から得られる
符号ビットが0の時には負のオーバーフローが生じたと
判断する第1の手段と、上記正のオーバーフローが生じ
たと判断された時には演算結果から得られる符号ビット
をOに置換し、データビットをすべて1に設定して正値
の最大値にクリップし、上記負のオーバーフローが生じ
たと判断された時には演算結果から得られる符号ビット
を1に置換し、データビットをすべて0に設定して負値
の最小値にクリップする第2の手段と、より、成る(請
求項1)。
手段と、該演算手段の演算結果から得られる符号ビット
と前記入力データ時の符号ビットとを比較し、両者がO
の時は正値の正しい結果が得られたと判断し、両者が1
の時は負値の正しい結果が得られたと判断し、入力デー
タ時の符号ビットが0で演算結果から得られる符号ビッ
トが1の時には正のオーバーフローが生じたと判断し、
入力データ時の符号ビットが1で演算結果から得られる
符号ビットが0の時には負のオーバーフローが生じたと
判断する第1の手段と、上記正のオーバーフローが生じ
たと判断された時には演算結果から得られる符号ビット
をOに置換し、データビットをすべて1に設定して正値
の最大値にクリップし、上記負のオーバーフローが生じ
たと判断された時には演算結果から得られる符号ビット
を1に置換し、データビットをすべて0に設定して負値
の最小値にクリップする第2の手段と、より、成る(請
求項1)。
更に本発明は、符号ビットを二重化させた入力データを
入力し、一方の符号ビットは演算によるオーバーフロー
反映ビットとして使用し、他方の符号ビットはそのまま
出力させてなる演算手段と、該演算手段の演算結果から
得られる演算後の符号ビットとそのまま出力してくる符
号ビットとを比較し、両者がOの時は正値の正しい結果
が得られたと判断し、両者が1の時は負値の正しい結果
が得られたと判断し、そのまま出力してくる符号ビット
がOで演算後の符号ビットが1の時には正のオーバーフ
ローが生じたと判断し、そのまま出力してくる符号ビッ
トが1で演算後の符号ビットが0の時には負のオーバー
フローが生じたと判断する第1の手段と、上記正のオー
バーフローが生したと判断された時には演算後の符号ビ
ットを0に置換し、データビットをすべて1に設定して
正値の最大値にクリップし、上記負のオーバーフローが
生じたと判断された時には演算後の符号ビットを1に置
換し、データビットをすべて0に設定して負値の最大値
にクリップする第2の手段と、より成る(請求項2)。
入力し、一方の符号ビットは演算によるオーバーフロー
反映ビットとして使用し、他方の符号ビットはそのまま
出力させてなる演算手段と、該演算手段の演算結果から
得られる演算後の符号ビットとそのまま出力してくる符
号ビットとを比較し、両者がOの時は正値の正しい結果
が得られたと判断し、両者が1の時は負値の正しい結果
が得られたと判断し、そのまま出力してくる符号ビット
がOで演算後の符号ビットが1の時には正のオーバーフ
ローが生じたと判断し、そのまま出力してくる符号ビッ
トが1で演算後の符号ビットが0の時には負のオーバー
フローが生じたと判断する第1の手段と、上記正のオー
バーフローが生したと判断された時には演算後の符号ビ
ットを0に置換し、データビットをすべて1に設定して
正値の最大値にクリップし、上記負のオーバーフローが
生じたと判断された時には演算後の符号ビットを1に置
換し、データビットをすべて0に設定して負値の最大値
にクリップする第2の手段と、より成る(請求項2)。
〔作用]
本発明によれば、演算前後の符号ビットを比較するだけ
で、オーバーフローが判定でき、このオーバーフロー発
生時にクリップを行う(請求項1)。
で、オーバーフローが判定でき、このオーバーフロー発
生時にクリップを行う(請求項1)。
更に本発明によれば、演算手段を通して演算前後の符号
ビットを得るため、この演算手段の出力のみをみてオン
ライン状態でオーバーフローの判定ができる(請求項2
)。
ビットを得るため、この演算手段の出力のみをみてオン
ライン状態でオーバーフローの判定ができる(請求項2
)。
第1図は本発明のクリップ装置の実施例図である。本実
施例は、算術(−人力、多入力の両者あり)演算手段3
00、オーバーフロー検出手段100、クリップ手段2
00より成る。これらの手段は、ユニットと置き換えて
もよい。また、ソフトウェア(マイクロプログラムを含
む)を処理する機構で置き換えてもよい。
施例は、算術(−人力、多入力の両者あり)演算手段3
00、オーバーフロー検出手段100、クリップ手段2
00より成る。これらの手段は、ユニットと置き換えて
もよい。また、ソフトウェア(マイクロプログラムを含
む)を処理する機構で置き換えてもよい。
算術演算手段300での算術とは加減乗除算の他に、マ
イナス入力の場合には離散コサイン変換等の向らかの信
号処理を含む広い概念であり、両者に共通する点は、オ
ーバーフローの発生の可能性がある点である。
イナス入力の場合には離散コサイン変換等の向らかの信
号処理を含む広い概念であり、両者に共通する点は、オ
ーバーフローの発生の可能性がある点である。
算術演算手段300は、符号ビットS1を含む入力デー
タ(S、D、、・・・・・・DI)12を入力する。S
lがMSB (最上位ビット)、D、がLSB (最下
位ビット)であり、符号ビットS、は51−0で正、S
l −1で負を表現するものとする。
タ(S、D、、・・・・・・DI)12を入力する。S
lがMSB (最上位ビット)、D、がLSB (最下
位ビット)であり、符号ビットS、は51−0で正、S
l −1で負を表現するものとする。
本実施例では、符号ビットS1の他に、該符号ビットそ
のものである第2の符号ビットS、を乗せるライン12
を設け、これを演算手段300に、入力データと共に入
力させることとした。即ち符号ビットを2重化したもの
である。
のものである第2の符号ビットS、を乗せるライン12
を設け、これを演算手段300に、入力データと共に入
力させることとした。即ち符号ビットを2重化したもの
である。
一方、この2重化した符号ピッ)Sl、Szを受は入れ
る演算手段300では、符号ピッ)Slに対してはDI
−Dnと共に本来の演算対象として扱い、符号ビットS
zに対してはこの本来の演算対象とせずに、そのままス
トレートに出力させる信号として扱う。従って、演算の
結果、オーバーフローが発生すれば、Slのみが符号が
変ることになり、Szは符号が変化せずにそのままであ
る。Szの出力はS20で示しであるがS 2 = 3
211である。
る演算手段300では、符号ピッ)Slに対してはDI
−Dnと共に本来の演算対象として扱い、符号ビットS
zに対してはこの本来の演算対象とせずに、そのままス
トレートに出力させる信号として扱う。従って、演算の
結果、オーバーフローが発生すれば、Slのみが符号が
変ることになり、Szは符号が変化せずにそのままであ
る。Szの出力はS20で示しであるがS 2 = 3
211である。
オーバーフロー検出手段100は、2つの符号ビット相
互を比較し、判定信号C+ 、 Czとを出力する。こ
の検出手段100の具体的な回路構成は第2図に示す。
互を比較し、判定信号C+ 、 Czとを出力する。こ
の検出手段100の具体的な回路構成は第2図に示す。
その論理関係は第4図の一部に示す。
クリップ手段200は、オーバーフロー検出手段100
でのオーバーフロー判定信号C,,C2を入力し、判定
信号C1と02との第4図の如き論理関係のもとに所定
のクリップ動作を行う。具体的な回路構成を第3図に示
す。
でのオーバーフロー判定信号C,,C2を入力し、判定
信号C1と02との第4図の如き論理関係のもとに所定
のクリップ動作を行う。具体的な回路構成を第3図に示
す。
尚、第1図でS 、IDイ、・・・・・・Dllが演算
後の符号ビットを含むデータ、Sl。D、lつ・・・・
・・DI2がクリップ手段の出力データである。更に、
Sz。が演算手段300の符号ピッ)S2対応の出力符
号ビットである。
後の符号ビットを含むデータ、Sl。D、lつ・・・・
・・DI2がクリップ手段の出力データである。更に、
Sz。が演算手段300の符号ピッ)S2対応の出力符
号ビットである。
更に、算術演算手段300の具体的回路構成は、種々存
在する故に、図面は省略する。
在する故に、図面は省略する。
さて、第2図で、オーバーフロー検出手段100は2つ
の入力S ll+ 320を排他的に入力する2つの
アンドゲートIOL 102より成る。符号ビットSl
とSolの両者が“1”又は、両者が0″ではC1−0
2−0、符号ビットSllとS20との符号ビット不一
致ではC,、C2のいずれかが1を、他方がOを出力す
る。
の入力S ll+ 320を排他的に入力する2つの
アンドゲートIOL 102より成る。符号ビットSl
とSolの両者が“1”又は、両者が0″ではC1−0
2−0、符号ビットSllとS20との符号ビット不一
致ではC,、C2のいずれかが1を、他方がOを出力す
る。
第3図で、クリップ手段200はn+1個の切換器20
1〜203を有する。n+1とは、データビット長(n
)と符号ビット長(1)との加算値であり、ビット対応
に切換器を設けている。
1〜203を有する。n+1とは、データビット長(n
)と符号ビット長(1)との加算値であり、ビット対応
に切換器を設けている。
各切換器201〜203には、判定信号C,,C,、論
理的な“O”を示すGND、論理的な“1”を示す■C
C1及び演算出力S、D□1〜DI+がそれぞれ入力端
子11.IZ、13に入力する。
理的な“O”を示すGND、論理的な“1”を示す■C
C1及び演算出力S、D□1〜DI+がそれぞれ入力端
子11.IZ、13に入力する。
切換器201〜203での論理関係は第4図である。
第4図は以下の関係を有する。
(イ)、入力データの符号ビットSzoがO(即ち正の
入力データ)の場合。
入力データ)の場合。
演算後の符号ビットS11が0ではオーバーフロー発生
しないとみてよく、この場合にはC=C,=Oとなり、
入力データ(SzD−+・・・・・・Dl、)をそのま
ま出力する。
しないとみてよく、この場合にはC=C,=Oとなり、
入力データ(SzD−+・・・・・・Dl、)をそのま
ま出力する。
演算後の符号ピッ)S++が1では正のオーバーフロー
発生したとみてよく、この場合にはC1−1,CZ=O
となり、S1□を0に置換し、D7□〜DI2をオール
1にクリップ出力する。これは最大値へのクリップであ
る。オール1へのクリップのためには、■CCを選択す
ればよい。
発生したとみてよく、この場合にはC1−1,CZ=O
となり、S1□を0に置換し、D7□〜DI2をオール
1にクリップ出力する。これは最大値へのクリップであ
る。オール1へのクリップのためには、■CCを選択す
ればよい。
(■)、入力データの符号ビットS2゜がl(即ち負の
入力データ)の場合。
入力データ)の場合。
演算後の符号ビットS++がOでは、負のオーバーフロ
ー発生したとみてよく、この場合にはC,−〇、CZ=
1となり、S、□をlに置換し、D、、2〜DIZをオ
ール0にクリップ出力する。これは最小値へのクリップ
である。オール0へのクリップのためには、GNDを選
択すればよい。
ー発生したとみてよく、この場合にはC,−〇、CZ=
1となり、S、□をlに置換し、D、、2〜DIZをオ
ール0にクリップ出力する。これは最小値へのクリップ
である。オール0へのクリップのためには、GNDを選
択すればよい。
演算後の符号ビットs++が1では、負の正しい値であ
ったとみてよく、この場合にはC+ −C2=0となり
、入力データ(S++、 D、、+・・・・・・Dl
、)をそのまま出力する。
ったとみてよく、この場合にはC+ −C2=0となり
、入力データ(S++、 D、、+・・・・・・Dl
、)をそのまま出力する。
以上の本実施例によれば、入力データの符号ビットを記
憶させることなく、そのままオンラインの状態でオーバ
ーフローチエツク・が可能となった。
憶させることなく、そのままオンラインの状態でオーバ
ーフローチエツク・が可能となった。
尚、本実施例で演算手段内での符号ビットのそのままの
通過とは、単なる通過の他に、演算手段での演算過程中
に使われる各種のラッチ回路等を介しながら出力すると
の意味を含む。
通過とは、単なる通過の他に、演算手段での演算過程中
に使われる各種のラッチ回路等を介しながら出力すると
の意味を含む。
また、演算手段以外にゲート等の他の通過手段でSho
を得るようにしてもよい。
を得るようにしてもよい。
本発明によれば、入力データの符号ビットを記憶させる
ことなく、そのままオンライン状態でオーバーフローの
チエツクが可能となり、簡単な回路構成で高速なりリッ
プが可能となった。
ことなく、そのままオンライン状態でオーバーフローの
チエツクが可能となり、簡単な回路構成で高速なりリッ
プが可能となった。
第1図は本発明のクリップ装置の実施例図、第2図は本
検出手段の実施例図、第3図はクリップ手段の実施例図
、第4図は検出手段とクリップ手段との論理関係を示す
図である。 100・・・オーバフロー検出手段、200・・・クリ
ップ手段、300・・・演算手段、101.1(12・
・・アンドゲート、201〜203・・・切換器。
検出手段の実施例図、第3図はクリップ手段の実施例図
、第4図は検出手段とクリップ手段との論理関係を示す
図である。 100・・・オーバフロー検出手段、200・・・クリ
ップ手段、300・・・演算手段、101.1(12・
・・アンドゲート、201〜203・・・切換器。
Claims (1)
- 【特許請求の範囲】 1、符号ビットを含む入力データを、入力する演算手段
と、 該演算手段の演算結果から得られる符号ビットと前記入
力データ時の符号ビットとを比較し、両者が0の時は正
値の正しい結果が得られたと判断し、両者が1の時は負
値の正しい結果が得られたと判断し、入力データ時の符
号ビットが0で演算結果から得られる符号ビットが1の
時には正のオーバーフローが生じたと判断し、入力デー
タ時の符号ビットが1で、演算結果から得られる符号ビ
ットが0の時には負のオーバーフローが生じたと判断す
る第1の手段と、 上記正のオーバーフローが生じたと判断された時には演
算結果から得られる符号ビットを0に置換し、データビ
ットをすべて1に設定して正値の最大値にクリップし、
上記負のオーバーフローが生じたと判断された時には演
算結果から得られる符号ビットを1に置換し、データビ
ットをすべて0に設定して負値の最小値にクリップする
第2の手段と、 より成るクリップ装置 2、符号ビットを二重化させた入力データを入力し、一
方の符号ビットは演算によるオーバーフロー反映ビット
として使用し、他方の符号ビットはそのまま出力させて
なる演算手段と、 該演算手段の演算結果から得られる演算後の符号ビット
とそのまま出力してくる符号ビットとを比較し、両者が
0の時は正値の正しい結果が得られたと判断し、両者が
1の時は負値の正しい結果が得られたと判断し、そのま
ま出力してくる符号ビットが0で演算後の符号ビットが
1の時には正のオーバーフローが生じたと判断し、その
まま出力してくる符号ビットが1で演算後の符号ビット
が0の時には負のオーバーフローが生じたと判断する第
1の手段と、 上記正のオーバーフローが生じたと判断された時には演
算後の符号ビットを0に置換し、データビットをすべて
1に設定して正値の最大値にクリップし、上記負のオー
バーフローが生じたと判断された時には演算後の符号ビ
ットを1に置換し、データビットをすべて0に設定して
負値の最大値にクリップする第2の手段と、より成るク
リップ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2118785A JPH0417026A (ja) | 1990-05-10 | 1990-05-10 | データクリップ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2118785A JPH0417026A (ja) | 1990-05-10 | 1990-05-10 | データクリップ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0417026A true JPH0417026A (ja) | 1992-01-21 |
Family
ID=14745029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2118785A Pending JPH0417026A (ja) | 1990-05-10 | 1990-05-10 | データクリップ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0417026A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07123006A (ja) * | 1993-10-27 | 1995-05-12 | Nec Corp | D/a変換回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63262910A (ja) * | 1987-04-20 | 1988-10-31 | Matsushita Electric Ind Co Ltd | デイジタル演算回路 |
-
1990
- 1990-05-10 JP JP2118785A patent/JPH0417026A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63262910A (ja) * | 1987-04-20 | 1988-10-31 | Matsushita Electric Ind Co Ltd | デイジタル演算回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07123006A (ja) * | 1993-10-27 | 1995-05-12 | Nec Corp | D/a変換回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4707800A (en) | Adder/substractor for variable length numbers | |
| US4785421A (en) | Normalizing circuit | |
| US4761760A (en) | Digital adder-subtracter with tentative result correction circuit | |
| US4467317A (en) | High-speed arithmetic compression coding using concurrent value updating | |
| JP3487903B2 (ja) | 演算装置及び演算方法 | |
| JPH0644225B2 (ja) | 浮動小数点丸め正規化回路 | |
| JPH0542011B2 (ja) | ||
| US4648059A (en) | N-bit magnitude comparator | |
| US4811272A (en) | Apparatus and method for an extended arithmetic logic unit for expediting selected floating point operations | |
| KR910001535A (ko) | 디지탈 신호처리 시스템에서의 실시간 2's 콤플리멘트코드 숫자코드의 승산방법 및 회로 | |
| JP3753275B2 (ja) | 最上位有効ビット位置予測方法 | |
| JPH1091395A (ja) | プロセッサ | |
| JPH04350724A (ja) | シフト量検出回路 | |
| KR970004474B1 (ko) | 디지탈 데이타 처리기 및 그 방법 | |
| EP0442220B1 (en) | Decoder | |
| KR0175357B1 (ko) | 고속화를 위한 연산기의 오버플로우 검출회로 | |
| KR200326695Y1 (ko) | 디지털 프로세서 | |
| KR940000936B1 (ko) | 디지탈 신호처리에 있어서 소신호 잡음 제거회로 | |
| KR950010822B1 (ko) | 다치논리와 2치논리의 배타적 논리합 연산기 및 연산방법 | |
| JP2615746B2 (ja) | ビット操作回路 | |
| JPH0319568B2 (ja) | ||
| JPH04148231A (ja) | 演算回路 | |
| JP3109080B2 (ja) | 語長制限回路 | |
| JPH0367328A (ja) | 浮動小数点演算装置 | |
| JPS59229659A (ja) | デ−タ処理方式 |