JPH04170659A - 入出力制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は、情報処理装置における入出力制御装置に関す
る。

［従来の技術］ 従来この種の入出力制御装置は、第４図のように構成さ
れる。この入出力制御装置は、上位システム側の人出カ
バッファ１と、シリアル・パラレル変換回路２と、エラ
ーコードジェネレータ・チエッカ３と、切換回路４と、
デバイス側の人出力バッファ５と、制御回路６と、端子
７，８．９を具備する。

上位システム側からデバイス側へのデータ転送の場合、
端子７と人出カバッファ１を経由しシリアル・パラレル
変換回路２に入力される。制御部６は回路２に入力され
たデータをシリアルデータに変換しチエッカ３と回路４
に送出する。チエッカ３はシリアルデータ列に対するチ
ェックコードを生成する。回路４は制御部６の制御下に
あってシリアルデータをバッファ５に伝える。バッファ
５の出力は端子９に与えられる。転送すべきデータレン
グスは上位システムから端子８を通して指示される。制
御部６は常にデータの転送数をカウントしており、転送
すべきデータ数に達すると、バッファ４の入力端子をＡ
からＢに切り換える。

この結果チエッカ３の出力がバッファ５に伝えられる。

一方デバイス側から上位システム側へのデータ転送の場
合、デバイス側から端子９を通して入力されたシリアル
データはバッファ５と切換回路４のＣからＡを経由して
回路２とチエッカ３に伝えられる。回路２はシリアルデ
ータをパラレルデータに変換する。チエッカ３はシリア
ルデータ列のエラーの有無をチェックする。チェック結
果は制御部６に伝えられる。回路２で変換されたパラレ
ルデータは、人出力バッファ１．端子７を経由し上位シ
ステム側に送出される。

［発明が解決しようとする課題］ 上述した従来の入出力制御装置は、上位システム側から
送られてくるデータの正当性をチェックする機構がなく
、ハードウェアあるいはソフトウェアの要因により誤っ
たデータになっていたとしても、それをそのままデバイ
ス側に送出しさらにそれに対するチェックコードを生成
して送出するため誤りを検出できないという欠点があっ
た。また、ディスクなどの入出力デバイスの場合、デバ
イスへ送り出した（書き込んだ）データを読み出して比
較照合するり−ドアフタライト方式を採用することもあ
ったが、サイクルタイムが太き（なりシステムのスルー
プットが低下するという欠点があった。

［課題を解決するための手段］ 本発明は、磁気的、電気的または光学的な手段を用いて
なる外部記憶デバイスを制御する入出力制御装置におい
て、上位システムから前記デバイス側へデータを転送す
るときに、上位システムから転送されたデータあるいは
データ群からエラーチェックコードを生成し、それらの
正当性をチェックする手段と、デバイス側から上位シス
テムへデータ転送するときに上位システムへ転送するデ
ータあるいはデータ群からエラーチェックコードを生成
する手段と、データ転送に引き続き前記エラーチェック
コードを転送する手段と、データレングスを認識する手
段とを具備することを特徴とするものである。

［実施例］ 次に本発明について図面を参照して説明する。

第１図は本発明の一実施例のブロック図である。この入
出力制御装置は、人出カバッファ１と、パラレルデータ
の切換回路２とを具備し、上位システム側からデバイス
側へ転送する場合、ＣからＡへ、デバイス側から上位シ
ステム側へ転送する場合、ＡからＣへ、さらに指定され
たデータ長を転送し終ったときはＢからＣヘデータの流
れを切り換える。この入出力制御装置はさらに、シリア
ル舎パラレル変換回路３と、パラレルデータのエラーコ
ードジェネレータ・チエッカ４と、シリアルデータのエ
ラーコードジェネレータ・チエッカ５と、シリアルデー
タの切換回路６と、シリアルデータの人出力バッファ７
と、制御部８と、制御部８と、データレングスレジスタ
９と、端子１０．１１．１２とを具備する。

上位システム側からデバイス側へデータ転送する場合の
上位システムが実行するプログラムのフローチャートを
第２図（ａ）に示す。また、このときのメインメモリの
状態を第３図に示す。この入出力制御装置は、第２図（
ａ）における出力動作の指示が行なわれた後、上位シス
テムから送られてくるデータをシリアル・パラレル変換
回路にセットすると同時に、エラーコードジェネレータ
ーチエッカ４によりエラーコードの生成を開始する。

データレングスがデータレングスレジスタ９の値と等し
くなったとき、エラーコードの生成を終了し、その値と
引き続き送られてくるチェックコードと比較する。その
結果は制御部８の内部に保持される。シリアルデータに
変換された後の動作はすでに従来の技術の項で説明した
とおりである。

デバイス側から上位システム側へデータ転送する場合の
上位システムが実行するプログラムのフローチャートを
第２図（ｂ）に示す。この入出力制御装置は、同図にお
ける入力動作の指示が行なわれた後、デバイスから送ら
れてくるシリアルデータをシリアル・パラレル変換回路
に移すと同時にエラーコードジェネレータ・チエッカ５
によりシリアルデータ列のシリアルエラーチェックコー
ドの生成を開始する。さらにパラレルデータを切換回路
２９人出力バッファ１を経由して上位システムに送出す
ると同時にエラーコードジェネレータ・チエッカ４によ
りエラーチェックコードの生成を開始する。データレン
グスがデータレングスレジスタ９の値と等しくなったと
き制御部８はエラーコードジェネレータ・チエッカ４と
エラーコードジェネレータ・チエッカ５のエラーチェッ
クコードの生成を終了し、エラーコードジェネレータ・
チエッカ５の値とひき続き送られてくるチェックコード
とを比較する。その結果は制御部８の内部で保持される
。また制御部８は切換回路２のデータの流れをＢからＣ
に切り換えエラーコードジェネレータ・チエッカ４の値
をひき続き上位システム側に送出する。上位システムは
メインメモリのデータとチェックコードにより正当性を
チェックする。

［発明の効果コ 以上説明したように本発明は、上位システムと、入出力
制御装置との間でエラーチェックを実施することにより
、データ転送を行ないながらデータの正当性をチェック
することができシステムのスルーブツトが向上するとい
う効果を奏する。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図（ａ）
は上位システムからデバイスにデータ転送するときの上
位システムのプログラムのフローチャート、第２図（ｂ
）はデバイスから上位システムにデータ転送するときの
上位システムのプログラムのフローチャート、第３図は
メインメモリの状態図、第４図は従来例のブロック図、
第５図（ａ）は上位システムからデバイスにデータ転送
するときの上位システムのプログラムのフローチャート
、第５図（ｂ）はデバイスから上位システムにデータ転
送するときの上位システムのプログラムのフローチャー
トである。 １・・・入出力デバイス、２・・・切換回路、３・・・
シリアル・パラレル変換回路、４・・・エラーコードジ
ェネレータ・チエッカ、５・・・エラーコードジェネレ
ータ・チエッカ、６・・・切換回路、７・・・人出力バ
ッファ、８・・・制御部、９・・・データレングスレジ
スタ、１０．１１．１２・・・端子。

Claims (1)

【特許請求の範囲】
1. 磁気的、電気的または光学的な手段を用いてなる外部記
   憶デバイスを制御する入出力制御装置において、上位シ
   ステムから前記デバイス側へデータを転送するときに、
   上位システムから転送されたデータあるいはデータ群か
   らエラーチェックコードを生成し、それらの正当性をチ
   ェックする手段と、デバイス側から上位システムへデー
   タ転送するときに上位システムへ転送するデータあるい
   はデータ群からエラーチェックコードを生成する手段と
   、データ転送に引き続き前記エラーチェックコードを転
   送する手段と、データレングスを認識する手段とを具備
   することを特徴とする入出力制御装置。