JPH04171560A - データ受信装置 - Google Patents
データ受信装置Info
- Publication number
- JPH04171560A JPH04171560A JP2300594A JP30059490A JPH04171560A JP H04171560 A JPH04171560 A JP H04171560A JP 2300594 A JP2300594 A JP 2300594A JP 30059490 A JP30059490 A JP 30059490A JP H04171560 A JPH04171560 A JP H04171560A
- Authority
- JP
- Japan
- Prior art keywords
- address
- data
- circuit
- memory
- received
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 14
- 238000013500 data storage Methods 0.000 claims description 13
- 230000006378 damage Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、他システムからデータを受信してメモリに記
憶するデータ受信装置に関する。
憶するデータ受信装置に関する。
従来、この種のデータ受信回路は、アドレス・データ受
信回路でアドレスとデータとを受信し、アドレス・デー
タ保管回路に一時保管し、アドレス・データ書き込み回
路が外部のメモリのアドレスを決定し、データをそのア
ドレスに書き込んでいた。
信回路でアドレスとデータとを受信し、アドレス・デー
タ保管回路に一時保管し、アドレス・データ書き込み回
路が外部のメモリのアドレスを決定し、データをそのア
ドレスに書き込んでいた。
上述した従来のデータ受信装置は、受信したアドレスで
データをメモリに書くと、受は取ったアドレスがメモリ
の実装容量を越えている場合には、メモリが実装されて
無いので、システムに致命的な影響を与えるという問題
点がある。
データをメモリに書くと、受は取ったアドレスがメモリ
の実装容量を越えている場合には、メモリが実装されて
無いので、システムに致命的な影響を与えるという問題
点がある。
また、受は取ったアドレスに対応するメモリに事前にデ
ータが存在していると、そのデータが破壊してしまうと
いう問題点がある。
ータが存在していると、そのデータが破壊してしまうと
いう問題点がある。
本発明のデータ受信装置は、他システムからのアドレス
とデータとを受信するアドレス・データ受信回路と、前
記アドレス・データ受信回路によって受信されたアドレ
スを変換するアドレス変換回路と、前記アドレス・デー
タ受信回路からのデータと前記アドレス変換回路からの
アドレスとを保管するアドレス・データ保管回路と、前
記アドレス・データ保管回路に保管されていたアドレス
とデータとを外部のメモリに書き込むアドレス・データ
受信回路とを有することを特徴とする。
とデータとを受信するアドレス・データ受信回路と、前
記アドレス・データ受信回路によって受信されたアドレ
スを変換するアドレス変換回路と、前記アドレス・デー
タ受信回路からのデータと前記アドレス変換回路からの
アドレスとを保管するアドレス・データ保管回路と、前
記アドレス・データ保管回路に保管されていたアドレス
とデータとを外部のメモリに書き込むアドレス・データ
受信回路とを有することを特徴とする。
次に、本発明を図面を参照して説明する。
第１図は、同実施例のブロック図である。アドレス・デ
ータ受信回路５は、送られてきたデータを受信し、アド
レスかデータかを判別する。アドレス変換回路６は、デ
ータ受信装置２以外からアドレスを変換するためのアド
レス変換パラメータを受信し、アドレス・データ受信回
路５より送られてきたアドレスを任意のアドレスに変換
する。
ータ受信回路５は、送られてきたデータを受信し、アド
レスかデータかを判別する。アドレス変換回路６は、デ
ータ受信装置２以外からアドレスを変換するためのアド
レス変換パラメータを受信し、アドレス・データ受信回
路５より送られてきたアドレスを任意のアドレスに変換
する。
アドレス・データ書き込み回路８は、アドレス・データ
保管回路７にアドレスとデータとの出力を指示し、送ら
れて来たアドレスとデータとをメモリ（図示せず）に書
き込む。アドレス・データ保管回路７は、アドレス・デ
ータ変換回路６からのデータとアドレス・データ受信回
路５より送られてきたデータとを一時保管し、アドレス
・データ書き込み回路８からの要求によりアドレス、デ
ータを出力する。
保管回路７にアドレスとデータとの出力を指示し、送ら
れて来たアドレスとデータとをメモリ（図示せず）に書
き込む。アドレス・データ保管回路７は、アドレス・デ
ータ変換回路６からのデータとアドレス・データ受信回
路５より送られてきたデータとを一時保管し、アドレス
・データ書き込み回路８からの要求によりアドレス、デ
ータを出力する。
次に、同実施例の動作を説明する。他のシステムからデ
ータが送られて来ると、アドレス・データ受信回路５は
アドレスとデータとを区別し、アドレスはアドレス変換
回路６に出力し、データはアドレス・データ保管回路７
に出力する。アドレス変換回路６は、あらかじめ設定さ
れていたアドレス変換パラメータの値により、送られて
きたアドレスを任意のアドレスに変換した後、アドレス
・データ保管回路７に出力する。アドレス・データ保管
回路７は、アドレス変換回路６からのアドレスとアドレ
ス・データ受信回路５からのデータとを受は取り一時保
管し、再度アドレス変換回路６とアドレス・データ受信
回路５とからのアドレス、データを受は取る。前述のこ
との繰り返しで、アドレス・データ保管回路７には、ア
ドレスとデータとが保管されていく。保管されたアドレ
スとデータとは、アドレス・データ書き込み回路８から
の要求により、アドレス・データ書き込み回路８に出力
される。アドレス・データ書き込み回路８は、送られて
きたアドレスとデータとをシステムバス４経由でメモリ
に書き込む、このことの繰り返しにより、アドレス−時
保管回路７に保管されていたアドレスとデータとは、ア
ドレス・データ書き込み回路８により全てメモリに書か
れる。
ータが送られて来ると、アドレス・データ受信回路５は
アドレスとデータとを区別し、アドレスはアドレス変換
回路６に出力し、データはアドレス・データ保管回路７
に出力する。アドレス変換回路６は、あらかじめ設定さ
れていたアドレス変換パラメータの値により、送られて
きたアドレスを任意のアドレスに変換した後、アドレス
・データ保管回路７に出力する。アドレス・データ保管
回路７は、アドレス変換回路６からのアドレスとアドレ
ス・データ受信回路５からのデータとを受は取り一時保
管し、再度アドレス変換回路６とアドレス・データ受信
回路５とからのアドレス、データを受は取る。前述のこ
との繰り返しで、アドレス・データ保管回路７には、ア
ドレスとデータとが保管されていく。保管されたアドレ
スとデータとは、アドレス・データ書き込み回路８から
の要求により、アドレス・データ書き込み回路８に出力
される。アドレス・データ書き込み回路８は、送られて
きたアドレスとデータとをシステムバス４経由でメモリ
に書き込む、このことの繰り返しにより、アドレス−時
保管回路７に保管されていたアドレスとデータとは、ア
ドレス・データ書き込み回路８により全てメモリに書か
れる。
以上説明したように、本発明は受は取ったアドレスをシ
ステムのメモリの仕様状況によってデータ受信装置が書
いてもよいアドレスに変換することにより、メモリのデ
ータ破壊が防げ、またシステムに致命的な障害を与えな
くて済むという効果がある。
ステムのメモリの仕様状況によってデータ受信装置が書
いてもよいアドレスに変換することにより、メモリのデ
ータ破壊が防げ、またシステムに致命的な障害を与えな
くて済むという効果がある。
第１図は、本発明の一実施例のブロック図である。
２・・・データ受信装置、４・・・システムバス、５・
・・アドレス・データ受信回路、６・・・アドレス変換
回路、７・・・アドレス・データ保管回路、８・・・ア
ドレス・データ書き込み回路。
・・アドレス・データ受信回路、６・・・アドレス変換
回路、７・・・アドレス・データ保管回路、８・・・ア
ドレス・データ書き込み回路。
Claims (1)
- 他システムからのアドレスとデータとを受信するアドレ
ス・データ受信回路と、前記アドレス・データ受信回路
によって受信されたアドレスを変換するアドレス変換回
路と、前記アドレス・データ受信回路からのデータと前
記アドレス変換回路からのアドレスとを保管するアドレ
ス・データ保管回路と、前記アドレス・データ保管回路
に保管されていたアドレスとデータとを外部のメモリに
書き込むアドレス・データ受信回路とを有することを特
徴とするデータ受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2300594A JP2944193B2 (ja) | 1990-11-06 | 1990-11-06 | データ受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2300594A JP2944193B2 (ja) | 1990-11-06 | 1990-11-06 | データ受信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04171560A true JPH04171560A (ja) | 1992-06-18 |
| JP2944193B2 JP2944193B2 (ja) | 1999-08-30 |
Family
ID=17886728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2300594A Expired - Fee Related JP2944193B2 (ja) | 1990-11-06 | 1990-11-06 | データ受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2944193B2 (ja) |
-
1990
- 1990-11-06 JP JP2300594A patent/JP2944193B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2944193B2 (ja) | 1999-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940015820A (ko) | 응용 주문형 집적회로인 에러정정코드 메모리 제어기 | |
| JPH0146892B2 (ja) | ||
| JPH04171560A (ja) | データ受信装置 | |
| JPH0413338A (ja) | 特定ビット含有率検出回路 | |
| JP2950856B2 (ja) | ファーストイン・ファーストアウトメモリ構成方式 | |
| JPS61165170A (ja) | バス制御方式 | |
| JP2751983B2 (ja) | 通信データ処理用記憶回路 | |
| JP3554602B2 (ja) | 通信制御装置 | |
| JPH04123160A (ja) | 受信データ処理システム | |
| JPH02189627A (ja) | データメモリのアクセス回路 | |
| JP2604604B2 (ja) | スタック制御装置 | |
| JPS6312057A (ja) | バス制御方式 | |
| JPH0273442A (ja) | データ処理装置 | |
| KR950022624A (ko) | 이중화 시스템에서의 듀얼카피 방법 및 그 장치 | |
| JPH0421149A (ja) | Ｄｍａデータ伝送装置 | |
| JPS61128347A (ja) | メモリアドレス設定方式 | |
| JPS59216227A (ja) | デ−タ転送方式 | |
| JPH07152642A (ja) | データ領域拡張方式 | |
| JPH06309266A (ja) | データ転送方法 | |
| JPH0675905A (ja) | バス変換方式 | |
| JPH047740A (ja) | オペランドデータ送出制御装置 | |
| JPH05268198A (ja) | 送受信データ記憶方法 | |
| JPH04360251A (ja) | コンピュータシステム | |
| JPS61272850A (ja) | メモリカ−ド | |
| JPS6336462A (ja) | シリアル・デ−タ受信回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |