JPH047740A - オペランドデータ送出制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明はオペランドデータ送出制御装置に関し、特に情
報処理装置におけるオペランドデータの送出制御に関す
る。

従来技術 従来、情報処理装置においては、主記憶のオペランドデ
ータの一部の写しがオペランドメモリに格納されており
、読出しリクエストがくるとそのオペランドメモリの索
引を行い、その結果オペランドメモリに有効なデータが
無い場合には必要なデータを主記憶から読出さなければ
ならないため、主記憶からの読出しデータが返送されて
くるまで次のリクエストを種類に関係なく抑止してオペ
ランドデータの送出制御を行っていた。

このような従来のオペランドデータの送出制御では、オ
ペランドメモリ内に必要なデータが無い場合、あるいは
オペランドメモリをバイパスする場合に、主記憶から必
要なデータを読出さなければならないため、後続のリク
エストが種類に関係なく抑止され、主記憶からの読出し
データが返送されてきた時点で後続のリクエストが復帰
するようになっていた。

そのため、オペランドメモリ内に必要なデータが無いリ
クエストやオペランドメモリをバイパスするリクエスト
か連続するとき、あるいは上記二つのリクエストの後に
ストアリクエストがあるときなどには、リクエスト処理
を連続で行うことができず、リクエストの処理能力を低
下させるという欠点かある。

発明の目的 本発明は上記のような従来のものの欠点を除去すべくな
されたもので、読出しリクエスト処理を連続で行うこと
ができ、リクエストの処理能力を向上させることかでき
るオペランドデータ送出制御装置の提供を目的とする。

発明の構成 本発明によるオペランドデータ送出制御装置は、オペラ
ンドメモリから読出したオペランドデータを格納するオ
ペランドデータ格納手段と、前記オペランドデータ格納
手段に格納された前記オペランドデータが有効か無効か
を示す有効情報を前記オペランドデータ格納手段の格納
位置に対応じて格納する有効情報格納手段と、主記憶装
置から読出した読出しデータを格納する読出しデータ格
納手段と、前記有効情報格納手段に格納された前記有効
情報に応じて前記オペランドデータ格納手段に格納され
た前記オペランドデータと前記読出しデータ格納手段に
格納された前記読出しデータとのうち一方を選択し、該
データを送出オペランドデータとして送出する選択手段
と、前記有効情報が前記オペランドデータの無効を示し
、かつ前記読出しデータの前記読出しデータ格納手段へ
の格納か終了していないとき、前記選択手段からの前記
送出オペランドデータの送出を抑止する抑止手段とを有
することを特徴とする。

実施例 次に、本発明の一実施例について図面を参照して説明す
る。

第１図は本発明の一実施例の構成を示すプロ・ンク図で
ある。図において、オペランドメモリノく・ソファ１は
図示せぬオペランドメモリから読出されたオペランドメ
モリ読出しデータ１０１を格納し、オペランドデータ情
報バッファ２はオペランドメモリから読出されたオペラ
ンドメモリ読出しデータ１０１が有効であるか無効であ
るかを示すオペランドデータ情報＋０２を格納する。

主記憶読出しデータバッファ３は図示せぬ主記憶から返
送されてきた主記憶読出しデータ１０３を格納し、主記
憶データ有効バッファ４は主記憶から返送されてきた主
記憶読出しデータ１０３が主記憶読出しデータバッファ
３に格納されたことを示す主記憶読出しデータ有効信号
１０４を格納する。

アンド回路６はインバータ５て反転されたオペランドデ
ータ情報バッファ２からのオペランドデータ情報バッフ
ァ読出しデータ１０６の反転値１０９と、主記憶データ
有効バッファ４からの主記憶データ有効バッファ読出し
データ１０８とのアンドをとり、その結果をアンド回路
出力１１０としてオア回路７に出力する。

オア回路７はオペランドデータ情報バッファ２からのオ
ペランドデータ情報バッファ読出しデータ１０６と、ア
ント回路６からのアンド回路出力１１０とのオアをとり
、その結果を選択有効信号１１１として送出オペランド
データ選択回路８に出力する。

送出オペランドデータ選択回路８はオア回路７からの選
択有効信号１１１か“］”のときに、オペランドデータ
情報バッファ２からのオペラントデータ情報バッファ読
出しデータ１０Ｂに応じてオペランドデータバッファ］
から読出されたオペランドデータバッファ読出しデータ
１０５と、主記憶読出しデータバッファ３から読出され
た主記憶データ１０７とのうち一方を選択し、該データ
を送出オペランドデータ１１２として出力する。

オペランドデータ情報バッファ２に格納されるオペラン
ドデータ情報１０２の有効および無効は、オペランドメ
モリに必要なデータが有ったか無かったかによって決定
され、オペランドデータ情報１０２が無効を示す場合に
はそのデータを主記憶まで読出しにいく必要がある。

これにより、主記憶から読出された主記憶読出しデータ
１０３は主記憶読出しデータバッファ３に格納される。

一方、このオペランドデータ情報１０２の有効および無
効に関係なく、すなわちオペランドデータ情報１０２が
無効を示し、そのデータを主記憶まで読出しにいってい
るときでも、オペランドデータバッフアコへのオペラン
ドメモリ読出しデータ１０１の格納、およびオペランド
データ情報バッファ２へのオペランドデータ情報１０２
の格納は常時行われる。

また、オペランドデータバッファ１およびオペランドデ
ータ情報バッファ２からの読出しも常時行われ、オペラ
ンドデータバッファ読出しデータ１０５が有効であるこ
とをオペランドデータ情報バッファ続出しデータ＋０１
３が示している場合には、送出オペランドデータ選択回
路８においてオペランドデータバッファ読出しデータ１
０５か選択され、該データが送出オペランドデータ１１
２として送出される。

オペランドデータバッファ読出しデータ＋０５が無効で
あることをオペランドデータ情報バッファ読出しデータ
１０Ｇか示している場合には、主記憶読出しデータバッ
ファ３および主記憶データ有効バッファ４が参照され、
主記憶読出しデータバッファ３にデータが格納され、主
記憶データ有効バッファ４に該データの有効を示す情報
か格納されていれば、送出オペランドデータ選択回路８
において主記憶読出しデータバッファ３からの主記憶デ
ータ１０７か選択され、該データか送出オペランドデー
タ１１２として送出される。

オペランドデータバッファ読出しデータ１０５か無効で
あることをオペランドデータ情報バッファ読出しデータ
１０Ｂか示し、かつ主記憶読出しデタハッファ３にデー
タか格納されていない場合には、主記憶から読出された
主記憶読出しデータ１０３が主記憶読出しデータバッフ
ァ３に格納されるまで、送出オペランドデータ選択回路
８における選択動作がオア回路７からの選択有効信号１
１１により抑止される。

すなわち、上記の場合にはオペランドデータ情報バッフ
ァ読出しデータ１０Ｂおよび主記憶データ有効バッファ
読出しデータ１０８か夫々“０“なので、アンド回路出
力１１０も“０“となり、オア回路７から送出オペラン
ドデータ選択回路８への選択有効信号＋１１か“０′と
なる。

よって、送出オペランドデータ選択回路８における選択
動作か抑止される。言い換えれば、オペランドデータバ
ッファ］からのオペランドデータバッファ読出しデータ
１０５の読出しおよび主記憶読出しデータバッファ３か
らの主記憶データ１０７の読出しかともに抑止され、送
出オペランドデータ１１２の送出も抑止されることとな
る。

この送出オペランドデータ選択回路８における選択動作
の抑止は、主記憶から返送されてきた主記憶読出しデー
タ１０３が主記憶読出しデータバッファ３に格納され、
主記憶データ有効バッファ４からの主記憶データ有効バ
ッファ読出しデータ１０８が“１”となるまで行われる
。

主記憶データ有効バッファ読出しデータ１０８が“１′
になると、アント回路出力１１０か“１′となり、オア
回路７から送出オペランドデータ選択回路８への選択有
効信号ｉｌｌか“１“となるので、送出オペランドデー
タ選択回路８における選択動作か再開され、送出オペラ
ンドデータ選択回路８て主記憶読出しデータバッファ３
からの主記憶データ１０７が選択されて送出オペランド
データ＋１２として送出される。

このように、オペランドデータバッファ］に格納された
オペランドメモリ読出しデータ１０１か有効であるか無
効であるかを示すオペランドデータ情報１０２に応じて
、オペランドデータバッファ］からのオペランドデータ
バッファ読出しデータ１０５と、主記憶読出しデータバ
ッファ３からの主記憶データ１０７とのうち一方を送出
オペラントデ夕選択回路８て選択し、オペランドデータ
情報１０２が無効を示し、かつ主記憶読出しデータバッ
ファ３にデータが格納されていなければ、主記憶から返
送される主記憶読出しデータ３が主記憶読出しデータバ
ッファ３に格納されるまで送出オペランドデータ選択回
路８における選択動作を抑止するようにすることによっ
て、主記憶に必要なデータを読出しにいっている間もオ
ペランドメモリからの読出しを行うことができるので、
読出しリクエスト処理を連続で行うことができ、リクエ
ストの処理能力を向上させることかできる。

発明の詳細 な説明したように本発明によれば、オペランドメモリか
ら読出されてオペランドデータ格納手段に格納されたオ
ペランドデータが有効か無効かを示す有効情報に応じて
オペランドデータ格納手段に格納されたオペランドデー
タと主記憶装置から読出されてデータ格納手段に格納さ
れた読出しデータとのうち一方を選択する選択手段から
の送出オペランドデータの出力を、有効情報かオペラン
ドデータの無効を示し、かつ読出しデータの読出しデー
タ格納手段への格納が終了していないときに抑止するよ
うにすることによって、読出しリクエスト処理を連続で
行うことができ、リクエストの処理能力を向上させるこ
とができるという効果がある。

【図面の簡単な説明】 第１図は本発明の一実施例の構成を示すブロック図であ
る。 主要部分の符号の説明 １・・・・・・オペランドデータバッファ２・・・・・
オペランドデータ情報バッファ３・・・・・・主記憶読
出しデータバッファ４・・・・・・主記憶データ有効バ
ッファ５・・・・・・インバータ ６・・・・・・アンド回路 ７・・・・・オア回路

Claims (1)

【特許請求の範囲】
1. （１）オペランドメモリから読出したオペランドデータ
   を格納するオペランドデータ格納手段と、前記オペラン
   ドデータ格納手段に格納された前記オペランドデータが
   有効か無効かを示す有効情報を前記オペランドデータ格
   納手段の格納位置に対応して格納する有効情報格納手段
   と、主記憶装置から読出した読出しデータを格納する読
   出しデータ格納手段と、前記有効情報格納手段に格納さ
   れた前記有効情報に応じて前記オペランドデータ格納手
   段に格納された前記オペランドデータと前記読出しデー
   タ格納手段に格納された前記読出しデータとのうち一方
   を選択し、該データを送出オペランドデータとして送出
   する選択手段と、前記有効情報が前記オペランドデータ
   の無効を示し、かつ前記読出しデータの前記読出しデー
   タ格納手段への格納が終了していないとき、前記選択手
   段からの前記送出オペランドデータの送出を抑止する抑
   止手段とを有することを特徴とするオペランドデータ送
   出制御装置。