JPH04171744A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04171744A JPH04171744A JP29869590A JP29869590A JPH04171744A JP H04171744 A JPH04171744 A JP H04171744A JP 29869590 A JP29869590 A JP 29869590A JP 29869590 A JP29869590 A JP 29869590A JP H04171744 A JPH04171744 A JP H04171744A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- aluminum wiring
- layer
- lower aluminum
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、下層アルミ配線層と上層配線層とをコンタ
クトホールを介して接続する半導体装置の製造方法に関
する。
クトホールを介して接続する半導体装置の製造方法に関
する。
半導体装置は通常アルミ多層配線構造を有する。
第２図はアルミ多層配線構造を有する従来の？１′導体
装置の断面図である。
装置の断面図である。
次に、第２図に示した半導体装置の製造方法を述べる。
まずシリコン基板１上に第１の層間絶縁膜２を形成し、
コンタクトホールを設ける。そして、該コンタクトホー
ルを介してシリコン基板１と電気的に接続するようにパ
ターニングされたＦ層アルミ配線層３を形成する。次に
、下層アルミ配線層３上に第２の層間絶縁膜４を形成す
る。そして、写真製版法によりコンタクトホール開孔部
以外の領域を覆うフォトレジストを形成し、このフォト
レジストをマスクとしてフッ酸系溶液による湿式エツチ
ングと、ＣＨＦ と０２等を主成分ガスとした反応性
イオンエツチングとを組み合わせたテーパーエツチング
法により第２の絶縁膜４を選択的に除去し、下層アルミ
配線層３と後に形成する上層アルミ配線層５とを電気的
に接続するためのコンタクトホールである電気的接続部
（以下Ｖｉａ−ｈｏｌｅ部という）を形成する。
コンタクトホールを設ける。そして、該コンタクトホー
ルを介してシリコン基板１と電気的に接続するようにパ
ターニングされたＦ層アルミ配線層３を形成する。次に
、下層アルミ配線層３上に第２の層間絶縁膜４を形成す
る。そして、写真製版法によりコンタクトホール開孔部
以外の領域を覆うフォトレジストを形成し、このフォト
レジストをマスクとしてフッ酸系溶液による湿式エツチ
ングと、ＣＨＦ と０２等を主成分ガスとした反応性
イオンエツチングとを組み合わせたテーパーエツチング
法により第２の絶縁膜４を選択的に除去し、下層アルミ
配線層３と後に形成する上層アルミ配線層５とを電気的
に接続するためのコンタクトホールである電気的接続部
（以下Ｖｉａ−ｈｏｌｅ部という）を形成する。
フォトレジスト形成時及びエツチング時に生じる反応生
成物などは、エツチング後に酸素プラズマや湿式化学処
理法を用いて除去する。
成物などは、エツチング後に酸素プラズマや湿式化学処
理法を用いて除去する。
Ｖｉａ−ｈｏｌｅ部形成工形成工程中アルミ配線層３は
Ｖｉａ−ｈｏｌｅ部を介してｃＨＦ３等のフッ素系ガス
や酸素ガスのプラズマにさらされるため、下層アルミ配
線層３の表面には１００オングストローム程度のアルミ
の変質層（フッ化物や酸化物）６ができている。
Ｖｉａ−ｈｏｌｅ部を介してｃＨＦ３等のフッ素系ガス
や酸素ガスのプラズマにさらされるため、下層アルミ配
線層３の表面には１００オングストローム程度のアルミ
の変質層（フッ化物や酸化物）６ができている。
次に、アルゴンガスプラズマによるスパッタエツチング
によりこの変質層６を除去する。これは、下層アルミ配
線層３と上層アルミ配線層５とのコンタクト特性を良好
に保っためである。
によりこの変質層６を除去する。これは、下層アルミ配
線層３と上層アルミ配線層５とのコンタクト特性を良好
に保っためである。
次に、真空中でスパッタ法により、上層アルミ配線層５
をＶｉａ−ｈｏｌｅ部を介して下層アルミ配線層３に電
気的に接続するように形成し、写真製版法とエツチング
法によりパターニングする。
をＶｉａ−ｈｏｌｅ部を介して下層アルミ配線層３に電
気的に接続するように形成し、写真製版法とエツチング
法によりパターニングする。
上層アルミ配線層３ハＡ、Ｑ−３ｉ、 Ａｌ１−８ ｉ
−Ｃｕ、Ａｌ１−Ｃｕ等のアルミ合金膜が用いられる
。
−Ｃｕ、Ａｌ１−Ｃｕ等のアルミ合金膜が用いられる
。
さらに、Ｖｉａ−ｈｏｌｅ部での下層アルミ配線層３と
上層アルミ配線層５とのミキシング状態を向上させるた
め、４００〜４５ （１℃程度の温度で熱処理を行う。
上層アルミ配線層５とのミキシング状態を向上させるた
め、４００〜４５ （１℃程度の温度で熱処理を行う。
従来の半導体装置は以上のようなイユ程で行われ、変質
層６の除去をアルゴンガスプラズマによるスパッタエツ
チングという物理的手法で行っているため、スパッタエ
ツチングで除去された変質層６の粒子が下層アルミ配線
層３の表面に再イ・１着し、上層アルミ配線層５を形成
した場合、下層アルミ配線層３とのコンタクト抵抗が増
加するとともに、Ｖｉａ−ｈｏｌｅ部のエレクトロマイ
グレーション耐性やストレスマイグレーション耐性など
の信頼性が悪化するという問題点があった。
層６の除去をアルゴンガスプラズマによるスパッタエツ
チングという物理的手法で行っているため、スパッタエ
ツチングで除去された変質層６の粒子が下層アルミ配線
層３の表面に再イ・１着し、上層アルミ配線層５を形成
した場合、下層アルミ配線層３とのコンタクト抵抗が増
加するとともに、Ｖｉａ−ｈｏｌｅ部のエレクトロマイ
グレーション耐性やストレスマイグレーション耐性など
の信頼性が悪化するという問題点があった。
この発明は上記のような問題点を解決するためになされ
たもので、コンタクト抵抗が小さく、がつ信頼性の高い
半導体装置の製造方法を得ることを目的とする。
たもので、コンタクト抵抗が小さく、がつ信頼性の高い
半導体装置の製造方法を得ることを目的とする。
この発明に係る半導体装置の製造方法は、下層アルミ配
線層を備えた下地層を準備する工程と、前記下地層上に
、所定位置にコンタクトホールを有する層間絶縁膜を形
成する工程と、前記コンタクトホールを介して露出され
た前記下層アルミ配線層を希ガスと水素ガスの混合ガス
を用いてドライエッチクリーニングする工程と、前記層
間絶縁膜上に、前記コンタクトホールを介して前記下層
アルミ配線層と電気的に接続するように上層配線層を形
成する工程を備えている。
線層を備えた下地層を準備する工程と、前記下地層上に
、所定位置にコンタクトホールを有する層間絶縁膜を形
成する工程と、前記コンタクトホールを介して露出され
た前記下層アルミ配線層を希ガスと水素ガスの混合ガス
を用いてドライエッチクリーニングする工程と、前記層
間絶縁膜上に、前記コンタクトホールを介して前記下層
アルミ配線層と電気的に接続するように上層配線層を形
成する工程を備えている。
この発明においては、コンタクトホールを介して露出さ
れた下層アルミ配線層を希ガスと水素ガスの混合ガスを
用いてドライエッチクリーニングする工程を設けている
ので、下層アルミ配線層表面に形成された変質層は、物
理的手法のみならず化学的手法によっても除去される。
れた下層アルミ配線層を希ガスと水素ガスの混合ガスを
用いてドライエッチクリーニングする工程を設けている
ので、下層アルミ配線層表面に形成された変質層は、物
理的手法のみならず化学的手法によっても除去される。
第１図はこの発明に係る半導体装置の製造方法の一実施
例を用いて製造した半導体装置の断面図一 ４ 〜 である。
例を用いて製造した半導体装置の断面図一 ４ 〜 である。
次に、第１図に示した半導体装置の製造方法を述べる。
従来と同様の方法によりシリコン基板１上に第１の層間
絶縁膜２．下層アルミ配線層３゜Ｖｉａ−ｈｏｌｅ部を
有する第２の層間絶縁膜４を形成する。このとき従来と
同様にＶｉａ−ｈ。
絶縁膜２．下層アルミ配線層３゜Ｖｉａ−ｈｏｌｅ部を
有する第２の層間絶縁膜４を形成する。このとき従来と
同様にＶｉａ−ｈ。
ｌｅ部を介して露出している下層アルミ配線層３に変質
層６が形成される。
層６が形成される。
次に、希ガスであるアルゴンガスと水素ガスの混合ガス
を用いて、Ｖｉａ−ｈｏｌｅ部を介して露出された下層
アルミ配線層３にドライエッチクリーニングを施すと、
従来と同様アルゴンガスプラズマによるスパッタエツチ
ング（物理的手法）とともに、水素ガスと変質層６に含
まれているフッ素及び酸素が反応（化学的手法）して、
Ｉ（Ｆや水ができる。ＨＦの沸点は１９，５℃であり、
水の沸点は１００ ℃である。半導体装置の製造１−程
の温度は通常これらの温度より高いのでＨＦや水は蒸気
となり除去される。そのため、従来のようにスパッタエ
ツチングにより除去された変質層６の粒子が再付着して
も化学的手法により完全に除去される。
を用いて、Ｖｉａ−ｈｏｌｅ部を介して露出された下層
アルミ配線層３にドライエッチクリーニングを施すと、
従来と同様アルゴンガスプラズマによるスパッタエツチ
ング（物理的手法）とともに、水素ガスと変質層６に含
まれているフッ素及び酸素が反応（化学的手法）して、
Ｉ（Ｆや水ができる。ＨＦの沸点は１９，５℃であり、
水の沸点は１００ ℃である。半導体装置の製造１−程
の温度は通常これらの温度より高いのでＨＦや水は蒸気
となり除去される。そのため、従来のようにスパッタエ
ツチングにより除去された変質層６の粒子が再付着して
も化学的手法により完全に除去される。
次に従来と同様の方法により第２の層間絶縁膜４上に、
Ｖｉａ−ｈｏｌｅ部を介して下層アルミ配線層３と電気
的に接続するように上層アルミ配線層５を形成する。こ
のとき、Ｖｉａ−ｈｏｌｅ部の下層アルミ配線層３の表
面に形成されていた変質層６は完全に除去されているの
で、下層アルミ配線層３と上層アルミ配線層５のコンタ
クト抵抗が従来のように高くならず、Ｖｉａ−ｈｏｌｅ
部におけるエレクトロマイグレーション耐性やストレス
マイグレーション耐性などの信頼性も悪化することはな
い。
Ｖｉａ−ｈｏｌｅ部を介して下層アルミ配線層３と電気
的に接続するように上層アルミ配線層５を形成する。こ
のとき、Ｖｉａ−ｈｏｌｅ部の下層アルミ配線層３の表
面に形成されていた変質層６は完全に除去されているの
で、下層アルミ配線層３と上層アルミ配線層５のコンタ
クト抵抗が従来のように高くならず、Ｖｉａ−ｈｏｌｅ
部におけるエレクトロマイグレーション耐性やストレス
マイグレーション耐性などの信頼性も悪化することはな
い。
なお、上記実施例では下層、上層配線ともにアルミ配線
の場合を示したが、上層配線はアルミ配線でなくてもよ
い。
の場合を示したが、上層配線はアルミ配線でなくてもよ
い。
また、希ガスはアルゴンガスに限定されない。
以上のようにこの発明によれば、コンタクトホールを介
して露出された下層アルミ配線層を希ガスと水素ガスの
混合ガスを用いてドライエッチクリーニングする工程を
設けているので、下層アルミ配線層表面に形成された変
質層は、物理的工法のみならず化学的手法によっても除
去される。その結果、上層配線層と下層アルミ配線層の
コンタクト抵抗が低くなるとともに、Ｖｉａ−ｈｏｌｅ
部のエレクトロマイグレーション耐性及びストレスマイ
グレーション耐性などの信頼性も高くなるという効果が
ある。
して露出された下層アルミ配線層を希ガスと水素ガスの
混合ガスを用いてドライエッチクリーニングする工程を
設けているので、下層アルミ配線層表面に形成された変
質層は、物理的工法のみならず化学的手法によっても除
去される。その結果、上層配線層と下層アルミ配線層の
コンタクト抵抗が低くなるとともに、Ｖｉａ−ｈｏｌｅ
部のエレクトロマイグレーション耐性及びストレスマイ
グレーション耐性などの信頼性も高くなるという効果が
ある。
第１図はこの発明に係る゛１′導体装置の製造ｌｊ法の
一実施例を説明するための図、第２図は従来の半導体装
置の製造方法を説明するための図である。 図において、３は下層アルミ配線層、４は第２の層間絶
縁膜、５は上層アルミ配線層である。 なお、図中、同一符号は同一、又は相当部分を示す。 代理人 大 岩 増 雄 ｔｎ
一実施例を説明するための図、第２図は従来の半導体装
置の製造方法を説明するための図である。 図において、３は下層アルミ配線層、４は第２の層間絶
縁膜、５は上層アルミ配線層である。 なお、図中、同一符号は同一、又は相当部分を示す。 代理人 大 岩 増 雄 ｔｎ
Claims (1)
- （１）下層アルミ配線層を備えた下地層を準備する工程
と、 前記下地層上に、所定位置にコンタクトホールを有する
層間絶縁膜を形成する工程と、 前記コンタクトホールを介して露出された前記下層アル
ミ配線層を希ガスと水素ガスの混合ガスを用いてドライ
エッチクリーニングをする工程と、前記層間絶縁膜上に
、前記コンタクトホールを介して前記下層アルミ配線層
と電気的に接続するように上層配線層を形成する工程を
備えた半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29869590A JPH04171744A (ja) | 1990-11-02 | 1990-11-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29869590A JPH04171744A (ja) | 1990-11-02 | 1990-11-02 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04171744A true JPH04171744A (ja) | 1992-06-18 |
Family
ID=17863088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29869590A Pending JPH04171744A (ja) | 1990-11-02 | 1990-11-02 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04171744A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0849779A3 (en) * | 1996-12-20 | 1998-07-22 | Texas Instruments Incorporated | Process for forming a semiconductor structure comprising ion cleaning and depositing steps and integrated cluster tool for performiong the process |
| KR100276442B1 (ko) * | 1998-02-20 | 2000-12-15 | 구본준 | 액정표시장치 제조방법 및 그 제조방법에 의한 액정표시장치 |
| KR100278277B1 (ko) * | 1998-06-23 | 2001-02-01 | 김영환 | 실리사이드의콘택저항개선을위한반도체소자제조방법 |
| US6589865B2 (en) | 1995-12-12 | 2003-07-08 | Texas Instruments Incorporated | Low pressure, low temperature, semiconductor gap filling process |
| US7122477B2 (en) | 2001-09-12 | 2006-10-17 | Tokyo Electron Limited | Method of plasma treatment |
-
1990
- 1990-11-02 JP JP29869590A patent/JPH04171744A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6589865B2 (en) | 1995-12-12 | 2003-07-08 | Texas Instruments Incorporated | Low pressure, low temperature, semiconductor gap filling process |
| EP0849779A3 (en) * | 1996-12-20 | 1998-07-22 | Texas Instruments Incorporated | Process for forming a semiconductor structure comprising ion cleaning and depositing steps and integrated cluster tool for performiong the process |
| KR100276442B1 (ko) * | 1998-02-20 | 2000-12-15 | 구본준 | 액정표시장치 제조방법 및 그 제조방법에 의한 액정표시장치 |
| KR100278277B1 (ko) * | 1998-06-23 | 2001-02-01 | 김영환 | 실리사이드의콘택저항개선을위한반도체소자제조방법 |
| US7122477B2 (en) | 2001-09-12 | 2006-10-17 | Tokyo Electron Limited | Method of plasma treatment |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3128811B2 (ja) | 半導体装置の製造方法 | |
| EP0377245B1 (en) | Semiconductor device and method of manufacturing a semiconductor device | |
| JPH0758107A (ja) | 半導体装置の製造方法 | |
| JP2003526917A (ja) | 半導体トレンチおよびその形成 | |
| JPH11312681A (ja) | 半導体装置及びその製造方法 | |
| JPH0313744B2 (ja) | ||
| JPS61214538A (ja) | 配線構造体の製造方法 | |
| JPH04150030A (ja) | 半導体装置の製造方法 | |
| JPS61176125A (ja) | シリコン熱酸化膜の形成方法 | |
| JP3301466B2 (ja) | 半導体装置の製造方法 | |
| JPH0799178A (ja) | 半導体装置の製造方法 | |
| JPH06209047A (ja) | 半導体装置の配線形成方法 | |
| JP3565316B2 (ja) | タングステンプラグの形成方法 | |
| JPH05206083A (ja) | 半導体装置の製造方法 | |
| JPH0194623A (ja) | 多層配線半導体装置の製造方法 | |
| JPS63182839A (ja) | 半導体装置 | |
| JPH10178095A (ja) | 半導体装置及びその製造方法 | |
| JPH11176935A (ja) | 半導体装置の製造方法 | |
| JPH0945771A (ja) | 半導体集積回路の製造方法 | |
| JP3295172B2 (ja) | ドライエッチング方法及び半導体装置の製造方法 | |
| JPS61289648A (ja) | 半導体装置の製造方法 | |
| JPH02152258A (ja) | Ｌｓｉ用中間酸化膜の製造方法 | |
| JPH04132221A (ja) | 半導体集積回路の製造方法 | |
| JPH05251381A (ja) | 半導体装置の製造方法 | |
| JPH08139069A (ja) | 半導体装置の製造方法 |