JPH04174012A - クロック供給装置 - Google Patents

クロック供給装置

Info

Publication number
JPH04174012A
JPH04174012A JP29819290A JP29819290A JPH04174012A JP H04174012 A JPH04174012 A JP H04174012A JP 29819290 A JP29819290 A JP 29819290A JP 29819290 A JP29819290 A JP 29819290A JP H04174012 A JPH04174012 A JP H04174012A
Authority
JP
Japan
Prior art keywords
clock
circuit
state
signal
generating means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29819290A
Other languages
English (en)
Inventor
Yasutaka Hori
堀 保隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP29819290A priority Critical patent/JPH04174012A/ja
Publication of JPH04174012A publication Critical patent/JPH04174012A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、クロック信号に基づいて互いにデータの交
換を行う同期式バスを備えたシステムにおいて、高い信
頼性でクロック信号の供給を行うクロック供給装置に関
するものである。
〔従来の技術] 第2図および第3図は従来のクロック供給装置を示す構
成図である。図において、1は同期式バスであり、2a
〜2nはこの同期式バス1に接続され、クロック信号に
基づいて互いにデータの交換を行っている機能モジュー
ルである。3は前記同期式バス1にクロック信号を供給
するためのクロック供給装置を形成しているクロック発
生手段である。
第2図と第3図とは、このクロック発生手段3が独立し
て機能モジュール2a〜2nとは独立に設けられている
か、特定の機能モジュール、例えば機能モジュール2a
内に内蔵されているかの違いだけである。
次に動作について説明する。
クロック発生手段3は同期式バス1ヘクロツク信号を出
力する。このクロック信号は、上記同期式バス1に接続
されたすべての機能モジュール2の同期式バス1に対す
る動作の基準となる。
例えば、1つの機能モジュール2aから他の機能モジュ
ール2nへ同期式バス1を介しであるデータを渡すとき
には、データを送る側の機能ブロック2aはまず、クロ
ック発生手段3の出力するクロック信号の1周期分でア
ドレスを出力し、次のクロック信号の1周期分でデータ
を出力する。このとき、データを受は取る側の機能モジ
ュール2nはあらかじめ、上記のようにアドレスとデー
タがバスに出力されることを知っていてクロック信号に
同期して動作すれば、送信側の機能モジュール2aから
のデータを受けとることが可能となる。
[発明が解決しようとする課題] 従来の同期式バスを用いたシステムは、以上のように構
成されているので、クロック発生手段3が故障した場合
にはクロック信号の供給が断たれ、同期式バス1を介し
たデータの交換が不可能となるという課題があった。
この発明は、上記のような課題を解消するためになされ
たもので、クロック信号の供給が中断されることのない
クロック供給装置を得ることを目的とする。
[課題を解決するための手段] この発明に係るクロック供給装置は、それぞれが、クロ
ック信号を発生するクロック発生手段、クロック信号の
送出を制御するゲーティング手段、および自回路の状態
と相手回路の状態に基づいてゲーティング手段を制御す
るとともに、自回路の状態を示す信号を相手回路へ送出
する制御手段を備えた複数のクロック回路を設けたもの
である。
〔作用〕
この発明における制御手段は、自回路の状態を相手回路
に送るとともに、自回路の状態と相手回路から送られて
くる相手回路の状態に基づいてゲーティング手段を制御
して、クロック発生手段からのクロック信号の同期式バ
スへの送出を制御することにより、一方のクロック回路
のクロック発生手段に障害が発生しても、他方のクロッ
ク回路バックアップして、クロック信号の供給が停止さ
れることのないクロック供給装置を実現する。
[実施例〕 以下、この発明の一実施例を図について説明する。第1
図において、1は同期式バス、3はクロック発生手段で
あり、これらは第2図および第3図に同一符号を付した
従来のそれらと同一、あるいは相当部分である。
4a、4bはそれぞれがクロック発生手段3を内蔵して
、同期式バス1に接続された複数(2つ)のクロック回
路である。
各クロック回路4a、4b内において、5はクロック発
生手段3の発生するクロック信号をバッファリングして
同期式バス1への送出を制御する、ゲーティング手段と
してのトライステートバッファである。6は前記クロッ
ク信号によってトリガされるワンショットマルチバイブ
レータである。
7はこのワンショットマルチバイブレーク6からの信号
を一方の入力とし、その出力信号でトライステートバッ
ファ6のゲーティングを制御するとともに、当該出力信
号を自クロック回路4a(4b)の状態を示す信号とし
て相手のクロック回路4b (4a)へ送出する制御手
段としてのアンド回路である。8は相手のクロック回路
4b(4a)より送られてきた相手回路の状態を示す信
号を反転させてアンド回路7の他方の入力とするノット
回路である。
次に動作について説明をする。
各クロック回路4a、4bにおいて、それぞれのクロッ
ク発生手段3の発生するクロック信号を受けたワンショ
ットマルチバイブレータ6は、そのクロック信号によっ
てトリガされ、出力信号はハイレベル(以下、“H”と
表記する)となり、アンド回路7の一方の入力端子へ入
力される。また、このアンド回路7の出力信号は、トラ
イステートバッファ5のゲーティングを制御する。即ち
、アンド回路7の出力信号が“H”であれば、クロック
発生手段3から出力されるクロック信号はこのトライス
テートバッファ5を通過して同期式バス1に出力される
ここで、クロック回路4aのクロック発生手段3の出力
するクロック信号がクロック回路4bのクロック発生手
段3の出力するクロック信号よりも時系列的に早く、ワ
ンショットマルチバイブレータ6をトリガしたものとす
る。そのような場合にはクロック回路4aのアンド回路
7に入力されるノット回路8の出力は、クロック回路4
bのアンド回路7の出力信号がローレベル(以下、“L
“を表記する)であるため“H”となる。
従って、クロック回路4aのアンド回路7の出力信号は
、“H”となりトライステートバッファ5が開かれ、ク
ロック回路4aより、そのクロック発生手段3の出力す
るクロック信号が、同期式バス1に出力される。
一方、クロック回路4aのアンド回路7の出力信号は“
H”であるため、クロック回路4bのノット回路8の出
力信号は“L”となる。従って、そのアンド回路7から
トライステートバッファ5へ与えられるゲート信号は“
L”のままであり、クロック回路4bのクロック発生手
段3の出力するクロック信号はトライステートバッファ
5が閉じているため、同期式バス1へは出力されない。
この状態でクロック回路4aのクロック発生手段に障害
が発生してクロック信号を出力しなくなれば、そのワン
ショットマルチバイブレータ6の出力信号は“L”とな
り、アンド回路7の出力信号も“L”となる。こうなれ
ば、トライステートバッファ5は閉じられてクロック回
路4aからはクロック信号が同期式バス1に出力されな
くなる。
一方、クロック回路4bでは、クロック回路4aよりノ
ット回路8に人力される信号が“L”となるため、その
出力信号は“H”となってアンド回路7に入力される。
クロック回路4bの正常なりロック発生手段3の出力す
るクロック信号によってトリガされたワンショットマル
チバイブレータ6はその出力信号が“H″であるため、
アンド回路7の出力信号も“H”になってトライステー
トバッファ5が開かれる。従って、以後、タロツク回路
4bのクロック発生手段3より出力されたクロック信号
が同期式バス1に供給される。
[発明の効果] 以上のように、この発明によれば、クロック回路を複数
用意し、自回路の状態を相手回路に場知するとともに、
自回路の状態と相手回路の状態に基づいてクロック信号
の同期式バスへの送圧を制御するように構成したので、
一方のクロック回路からのクロック信号の供給が停止し
ても他方のクロック回路によってバックアップされ、同
期式バスの動作の基準となるクロック信号の供給が断た
れることのないクロック供給装置が得られる効果がある
【図面の簡単な説明】
第1図はこの発明の一実施例によるクロック供給装置を
示す構成図、第2図および第3図は従来のクロック供給
装置を示す構成図である。 1は同期式バス、3はクロック発生手段、4a、4bは
クロック回路、5はゲーティング手段(トライステート
バッファ)、7は制御手段(アンド回路)。 なお、図中、同一符号は同一、又は相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1. 共通の同期式バスに接続された複数のクロック回路で構
    成され、前記クロック回路のそれぞれが、クロック信号
    を発生するクロック発生手段と、前記クロック信号の前
    記同期式バスへの送出を制御するゲーティング手段と、
    自回路の状態と相手回路の状態に基づいて、前記ゲーテ
    ィング手段を制御するとともに、自回路の状態を示す信
    号を相手回路へ送出する制御手段とを備えたクロック供
    給装置。
JP29819290A 1990-11-02 1990-11-02 クロック供給装置 Pending JPH04174012A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29819290A JPH04174012A (ja) 1990-11-02 1990-11-02 クロック供給装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29819290A JPH04174012A (ja) 1990-11-02 1990-11-02 クロック供給装置

Publications (1)

Publication Number Publication Date
JPH04174012A true JPH04174012A (ja) 1992-06-22

Family

ID=17856410

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29819290A Pending JPH04174012A (ja) 1990-11-02 1990-11-02 クロック供給装置

Country Status (1)

Country Link
JP (1) JPH04174012A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5631931A (en) * 1993-03-29 1997-05-20 Hitachi, Ltd. Bus type clock supplying system for providing a clock in a communication system with a plurality of clock bus lines
JPH09282045A (ja) * 1996-04-12 1997-10-31 Nec Corp 多重化クロック分配方式

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5631931A (en) * 1993-03-29 1997-05-20 Hitachi, Ltd. Bus type clock supplying system for providing a clock in a communication system with a plurality of clock bus lines
JPH09282045A (ja) * 1996-04-12 1997-10-31 Nec Corp 多重化クロック分配方式

Similar Documents

Publication Publication Date Title
JPH05289770A (ja) 同期装置及び同期方法
CA1309506C (en) Asynchronous processor arbitration circuit
US6249875B1 (en) Interface circuit using plurality of synchronizers for synchronizing respective control signals over a multi-clock environment
CA1214567A (en) Circuit for duplex synchronization of asynchronous signals
JPH04174012A (ja) クロック供給装置
JPS63175913A (ja) クロツク供給方式
CN101425892A (zh) 一种系统时钟的实现方法、系统和时钟功能板
KR100369685B1 (ko) 교환기의 기준클럭 동기 장치 및 그 방법
KR100406863B1 (ko) 다중컴퓨터 시스템의 클럭 생성장치
KR100440571B1 (ko) 이중화된 스위치 보드 및 라인 접속 보드 사이의 클럭동기화를 위한 시스템
US6516419B1 (en) Network synchronization method and non-break clock switching method in extended bus connection system
KR100208227B1 (ko) 프로세서와 디바이스간의 타임 슬롯 스위치
JPS62169560A (ja) 二重化クロツク信号発生装置
JP2505878B2 (ja) マルチバスシステム
US6510134B1 (en) Non-break change-over device for redundancy system in information transmission systems
KR920005877B1 (ko) 시스템 프레임 신호 동기회로 및 제어방법
JPH0282834A (ja) 折返し制御方式
JP2538682B2 (ja) 基準クロック源自動切替え方式
JPH07168603A (ja) 多重化制御装置
JPH04656A (ja) 半導体集積回路
JPS62192815A (ja) クロツク切替回路
JPS63282820A (ja) クロック信号切換え方式
JPH04138728A (ja) 現用・予備切替方式
JPS6247723A (ja) 同期回路における切換方式
JPS63237158A (ja) デ−タ処理システム