JPH0417457B2 - - Google Patents
Info
- Publication number
- JPH0417457B2 JPH0417457B2 JP59182370A JP18237084A JPH0417457B2 JP H0417457 B2 JPH0417457 B2 JP H0417457B2 JP 59182370 A JP59182370 A JP 59182370A JP 18237084 A JP18237084 A JP 18237084A JP H0417457 B2 JPH0417457 B2 JP H0417457B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- electrode wire
- signal
- pulse
- tablet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はタブレツト入力装置に関し、特にタブ
レツトの電極線接続と信号検出方式を改良したタ
ブレツト入力装置に関する。
レツトの電極線接続と信号検出方式を改良したタ
ブレツト入力装置に関する。
本願人は、先にタブレツトの電極線接続を改良
したタブレツト入力装置として、昭和56年特許願
第214301号及び昭和58年特許願第113442号を出願
した。
したタブレツト入力装置として、昭和56年特許願
第214301号及び昭和58年特許願第113442号を出願
した。
これらタブレツト入力装置では、座標を特定す
るための通常の電極線に加え、これら電極線をブ
ロツク単位で走査するための桁電極線を配置して
走査時間の短縮を図つている。
るための通常の電極線に加え、これら電極線をブ
ロツク単位で走査するための桁電極線を配置して
走査時間の短縮を図つている。
しかしこの従来のタブレツト入力装置では、例
えばセグメントの間隔を６mmとするため、通常の
電極線を６mm間隔で配置することに加え、その間
に更に桁電極線を配置する必要があるから結局、
電極線の間隔はセグメントの間隔の半分の３mmと
なり、その分、パターン作成工数の増大、加工の
困難性の増大、上側の電極のシールド効果増大に
よる下側電極に係る信号のレベル低下等を招くと
いう問題があつた。
えばセグメントの間隔を６mmとするため、通常の
電極線を６mm間隔で配置することに加え、その間
に更に桁電極線を配置する必要があるから結局、
電極線の間隔はセグメントの間隔の半分の３mmと
なり、その分、パターン作成工数の増大、加工の
困難性の増大、上側の電極のシールド効果増大に
よる下側電極に係る信号のレベル低下等を招くと
いう問題があつた。
そこで、本発明タブレツト入力装置では、第１
の電極線と第２の電極線が同一方向で交互に配置
され、第１の電極線はｍ本おきに、第２の電極線
はｍ＋ｎ（ｎは奇数）本おきに、夫々並列接続さ
れ電極線群とされたタブレツトと、該タブレツト
に当接し所望の駆動パルスを印加するパルス印加
手段と、該駆動パルスが印加された際各電極線群
に生起するパルス信号を検出する検出手段と、該
検出された走査パルス信号の大きさに基いて前記
検出手段の当接領域に係る前記第１の電極及び第
２の電極の番号を算出し、各位置と第１及び第２
の電極の番号の組合せを定めたテーブルに、該算
出された番号を参照しその時の当接領域を判別す
る当接領域を判別する手段を備えるものとした。
の電極線と第２の電極線が同一方向で交互に配置
され、第１の電極線はｍ本おきに、第２の電極線
はｍ＋ｎ（ｎは奇数）本おきに、夫々並列接続さ
れ電極線群とされたタブレツトと、該タブレツト
に当接し所望の駆動パルスを印加するパルス印加
手段と、該駆動パルスが印加された際各電極線群
に生起するパルス信号を検出する検出手段と、該
検出された走査パルス信号の大きさに基いて前記
検出手段の当接領域に係る前記第１の電極及び第
２の電極の番号を算出し、各位置と第１及び第２
の電極の番号の組合せを定めたテーブルに、該算
出された番号を参照しその時の当接領域を判別す
る当接領域を判別する手段を備えるものとした。
即ち、このように第１の電極線と第２の電極線
とを異なつた本数毎に並列接続すると、例えばｍ
＝７、ｎ＝−１とするとき、第１の電極線の１番
目、８番目、15番目、………が同一の電極線群に
属する一方で、それらの隣に位置する第２の電極
線の１番目、８番目、15番目、…………は、例え
ば８番目は２番目と、15番目は３番目と、………
…というように、それぞれ異なつた電極線群に属
することとなる。
とを異なつた本数毎に並列接続すると、例えばｍ
＝７、ｎ＝−１とするとき、第１の電極線の１番
目、８番目、15番目、………が同一の電極線群に
属する一方で、それらの隣に位置する第２の電極
線の１番目、８番目、15番目、…………は、例え
ば８番目は２番目と、15番目は３番目と、………
…というように、それぞれ異なつた電極線群に属
することとなる。
従つて、指示手段に駆動パルスを印加した際各
電極線群に生起されるパルス信号の大きさから、
指示手段の当接位置に最も近い第１電極線の電極
線群番号と第２電極線の電極線群番号とを割り出
せば、その組み合わせから当該当接位置がいずれ
の第１の電極線と第２の電極線の間にあるかを判
断することが可能となる。
電極線群に生起されるパルス信号の大きさから、
指示手段の当接位置に最も近い第１電極線の電極
線群番号と第２電極線の電極線群番号とを割り出
せば、その組み合わせから当該当接位置がいずれ
の第１の電極線と第２の電極線の間にあるかを判
断することが可能となる。
以下本発明の詳細を図示実施例に基いて説明す
る。第１図はＸ方向の電極線配置の一例を示す。
図において１は第１の電極線、２は第２の電極線
であり、区別のためそれぞれ左から順にＡからＬ
までの添字を付すこととする。（電極線２Ｚにつ
いては後述）本実施例では、第１の電極線１は左
から３本おきに並列接続されて電極線群３，４，
５，６とされ、また第２の電極線２は左から２本
おきに接続されて電極線群７，８，９とされてい
る。
る。第１図はＸ方向の電極線配置の一例を示す。
図において１は第１の電極線、２は第２の電極線
であり、区別のためそれぞれ左から順にＡからＬ
までの添字を付すこととする。（電極線２Ｚにつ
いては後述）本実施例では、第１の電極線１は左
から３本おきに並列接続されて電極線群３，４，
５，６とされ、また第２の電極線２は左から２本
おきに接続されて電極線群７，８，９とされてい
る。
第２図にブロツク構成例を示す。図において１
１はタブレツトであり、第１図に示したＸ方向の
電極線群３〜９に加え、これと同じ構成の電極線
群２１〜２７をＹ方向についても配置したもので
ある。１２は入力ペンで後述する中央処理装置
CPUより駆動パルスが供給される。１３は該入
力ペン１２に内蔵されたペンスイツチである。
MPXはマルチプレクサで中央処理装置CPUから
の切替信号CHに従い、各電極線群３〜６，７〜
９，２１〜２７に生起するパルス信号を増幅器
AMPに切替供給する。Ａ／Ｄはアナログデジタ
ル変換器で、増幅されたパルス信号のアナログ値
をデジタル値に変換する。CPUは中央処理装置
で、リードオンリメモリROMに書き込まれたプ
ログラムに従い、ランダムアクセスメモリRAM
を使用して所定の処理を実行する。IOは入出力
ポートで、これを介して中央処理装置CPUと外
部回路とのデータのやりとりが行なわれる。な
お、以下の説明では各ブロツクの名称は省略す
る。
１はタブレツトであり、第１図に示したＸ方向の
電極線群３〜９に加え、これと同じ構成の電極線
群２１〜２７をＹ方向についても配置したもので
ある。１２は入力ペンで後述する中央処理装置
CPUより駆動パルスが供給される。１３は該入
力ペン１２に内蔵されたペンスイツチである。
MPXはマルチプレクサで中央処理装置CPUから
の切替信号CHに従い、各電極線群３〜６，７〜
９，２１〜２７に生起するパルス信号を増幅器
AMPに切替供給する。Ａ／Ｄはアナログデジタ
ル変換器で、増幅されたパルス信号のアナログ値
をデジタル値に変換する。CPUは中央処理装置
で、リードオンリメモリROMに書き込まれたプ
ログラムに従い、ランダムアクセスメモリRAM
を使用して所定の処理を実行する。IOは入出力
ポートで、これを介して中央処理装置CPUと外
部回路とのデータのやりとりが行なわれる。な
お、以下の説明では各ブロツクの名称は省略す
る。
而して、入力ペン１２がタブレツト１１に当接
されると、ペンスイツチ１３が動作し、信号
PSWがIOを介してCPUに供給される。CPUはこ
の信号PSWの到来に応動してMPXに対して切替
信号CHを供給し、その接続先を電極線群３とす
る。次いでCPUは入力ペン１２に駆動パルスSP
を供給する。なお、CPUにより直接駆動パルス
発生が困難なときは、入力ペン１２とIOとの間
にワンシヨツトマルチバルブレータを挿入し、
CPUによりこのワンシヨツトマルチバルブレー
タを駆動して駆動パルスSPを供給するようにし
ても良い。この駆動パルス印加により各電極線群
３〜６，７〜９，２１〜２７には、それぞれと入
力ペン１２のペン先との結合容量に対応したパル
ス信号Ｓが生起される。この時点ではMPXが電
極線群３を選択しているから、この電極線群３に
生起されるパルス信号Ｓ３がAMPに供給され、
その出力がＡ／Ｄでデジタル変換されIOに供給
される。CPUはこのデジタル値をRAMの所定番
地に格納する。
されると、ペンスイツチ１３が動作し、信号
PSWがIOを介してCPUに供給される。CPUはこ
の信号PSWの到来に応動してMPXに対して切替
信号CHを供給し、その接続先を電極線群３とす
る。次いでCPUは入力ペン１２に駆動パルスSP
を供給する。なお、CPUにより直接駆動パルス
発生が困難なときは、入力ペン１２とIOとの間
にワンシヨツトマルチバルブレータを挿入し、
CPUによりこのワンシヨツトマルチバルブレー
タを駆動して駆動パルスSPを供給するようにし
ても良い。この駆動パルス印加により各電極線群
３〜６，７〜９，２１〜２７には、それぞれと入
力ペン１２のペン先との結合容量に対応したパル
ス信号Ｓが生起される。この時点ではMPXが電
極線群３を選択しているから、この電極線群３に
生起されるパルス信号Ｓ３がAMPに供給され、
その出力がＡ／Ｄでデジタル変換されIOに供給
される。CPUはこのデジタル値をRAMの所定番
地に格納する。
以下同様にして、CPUはMPXの接続を電極線
群４〜６，７〜９，２１〜２７に順次切替えつつ
入力ペン１２に駆動パルスを印加し、そのとき生
起される各パルス信号のデジタル値をRAMの所
定番地に格納する。
群４〜６，７〜９，２１〜２７に順次切替えつつ
入力ペン１２に駆動パルスを印加し、そのとき生
起される各パルス信号のデジタル値をRAMの所
定番地に格納する。
電極線群３〜６に生起されるパルス信号Ｓ３〜
Ｓ６の例を第３図に、また電極線群７〜９に生起
されパルス信号Ｓ７〜Ｓ９の例を第４図に示す。
各図において縦軸Ｈはパルス信号の高さ、横軸ｔ
は時間の経過を示す。
Ｓ６の例を第３図に、また電極線群７〜９に生起
されパルス信号Ｓ７〜Ｓ９の例を第４図に示す。
各図において縦軸Ｈはパルス信号の高さ、横軸ｔ
は時間の経過を示す。
第１図およびこの第３図、第４図を用いてＸ方
向についての入力ペン１２の当接位置判定の手順
を説明する。なお、Ｘ方向の当接位置は第１電極
線１と第２電極線２の添字の組合せで表現するこ
ととし、例えば電極線１Ａと２Ａの間はAAと表
現する。
向についての入力ペン１２の当接位置判定の手順
を説明する。なお、Ｘ方向の当接位置は第１電極
線１と第２電極線２の添字の組合せで表現するこ
ととし、例えば電極線１Ａと２Ａの間はAAと表
現する。
而してまずCPUは、Ｘ方向の第１の電極線群
３〜６に生起された信号Ｓ３〜Ｓ６のデジタル値
を比較し、その中の最大値の信号Ｓを抽出する。
第３図の例では信号Ｓ４が抽出される。この最大
値の信号がＳ４であるということは入力ペン１２
が第１図に示す電極線群４のエリアＺ４内に当接
されていることを意味する。次いでCPUはＸ方
向の第２の電極線群７〜９に生起された信号Ｓ７
〜Ｓ９のうちの最大のものおよび２番目のものを
抽出する。第４図の例では最大のものとして信号
Ｓ８が、また２番目のものとして信号Ｓ７が検出
される。最大のものがＳ８であるということは、
第１図のＺ８の範囲に入力ペン１２が当接されて
いることを意味し、更に２番目のものがＳ７であ
るということは、その中でも電極線群Ｓ７に近い
方の半分Ｚ８７に検出ペン１２が当接されている
ことを意味する。
３〜６に生起された信号Ｓ３〜Ｓ６のデジタル値
を比較し、その中の最大値の信号Ｓを抽出する。
第３図の例では信号Ｓ４が抽出される。この最大
値の信号がＳ４であるということは入力ペン１２
が第１図に示す電極線群４のエリアＺ４内に当接
されていることを意味する。次いでCPUはＸ方
向の第２の電極線群７〜９に生起された信号Ｓ７
〜Ｓ９のうちの最大のものおよび２番目のものを
抽出する。第４図の例では最大のものとして信号
Ｓ８が、また２番目のものとして信号Ｓ７が検出
される。最大のものがＳ８であるということは、
第１図のＺ８の範囲に入力ペン１２が当接されて
いることを意味し、更に２番目のものがＳ７であ
るということは、その中でも電極線群Ｓ７に近い
方の半分Ｚ８７に検出ペン１２が当接されている
ことを意味する。
従つて、この結果から第３図および第４図に示
すような信号Ｓが生起する領域は、上記Ｚ４とＺ
８７が重複する領域、即ち領域BBがこのときの
入力ペン１２の当接領域となる。なお、この領域
の特定は、第５図に示すようなテーブルを予じめ
RAMに格納しておき、上記判定結果を該テーブ
ルに当てはめることによつて為し得る。（第５図
においては信号の頭文字Ｓは省略。）なお、領域
AAについては、第１の電極線群に生起する信号
はＳ３が最大、第２の電極線群に生起する信号は
Ｓ７が最大、同じく信号Ｓ８が２番目となり、領
域DEのそれと同じになる。そこで本実施例では、
第１図のように電極線群９に接続されたダミー電
極線２Ｚを電極線１Ａの隣りに配置し、領域AA
に入力ペン１２を当接したときの第２の電極線群
の各信号についてＳ９が２番目となるようにし
て、領域DEとの区別を行なつている。なお、領
域AAを不使用領域とするときは、このようなダ
ミー電極２Ｚを設ける必要はない。
すような信号Ｓが生起する領域は、上記Ｚ４とＺ
８７が重複する領域、即ち領域BBがこのときの
入力ペン１２の当接領域となる。なお、この領域
の特定は、第５図に示すようなテーブルを予じめ
RAMに格納しておき、上記判定結果を該テーブ
ルに当てはめることによつて為し得る。（第５図
においては信号の頭文字Ｓは省略。）なお、領域
AAについては、第１の電極線群に生起する信号
はＳ３が最大、第２の電極線群に生起する信号は
Ｓ７が最大、同じく信号Ｓ８が２番目となり、領
域DEのそれと同じになる。そこで本実施例では、
第１図のように電極線群９に接続されたダミー電
極線２Ｚを電極線１Ａの隣りに配置し、領域AA
に入力ペン１２を当接したときの第２の電極線群
の各信号についてＳ９が２番目となるようにし
て、領域DEとの区別を行なつている。なお、領
域AAを不使用領域とするときは、このようなダ
ミー電極２Ｚを設ける必要はない。
以上の処理は、Ｙ電極線群２１〜２７に生起す
る信号Ｓについても同様に行なわれ、Ｙ方向につ
いての当接領域AA〜LLが特定される。
る信号Ｓについても同様に行なわれ、Ｙ方向につ
いての当接領域AA〜LLが特定される。
そしてCPUはこれらＸ方向、Ｙ方向のそれぞ
れの当接領域を示すデータTDをIOを介して不図
示データ処理装置等へ送出する。
れの当接領域を示すデータTDをIOを介して不図
示データ処理装置等へ送出する。
以上説明したように、本発明によれば、桁電極
方式に比べ更に少ない走査回数で検出手段の当接
位置の特定ができ、かつ電極線の間がそれぞれ独
立の領域とすることが可能なタブレツト入力装置
を得ることができる。
方式に比べ更に少ない走査回数で検出手段の当接
位置の特定ができ、かつ電極線の間がそれぞれ独
立の領域とすることが可能なタブレツト入力装置
を得ることができる。
なお、本実施例では、当接位置特定のために第
１電極線群に生起する信号のうち最大のもの、第
２電極線群に生起する信号のうちの最大のものお
よび２番目のものを用いたが、第１電極線群に生
起する信号の最大のものおよび２番目のもの、第
２電極線群に生起する信号の最大のものを用いて
も同様に領域の特定ができる。
１電極線群に生起する信号のうち最大のもの、第
２電極線群に生起する信号のうちの最大のものお
よび２番目のものを用いたが、第１電極線群に生
起する信号の最大のものおよび２番目のもの、第
２電極線群に生起する信号の最大のものを用いて
も同様に領域の特定ができる。
図は本発明タブレツト入力装置の一実施例を示
し、第１図はＸ方向の電極線の配置図、第２図は
装置のブロツク図、第３図は第１電極線群に生起
するパルス信号を示す波形図、第４図は第２電極
線群に生起するパルス信号を示す波形図、第５図
は当接領域を特定するためのテーブルを示す線図
である。 １……第１の電極線、２……第２の電極線、３
〜７，２１〜２７……電極線群、１１……タブレ
ツト、１２……指示手段、CPU，ROM……パル
ス印加手段、MPX，CPU，ROM，RAM……信
号検出手段、CPU，ROM，RAM……判別手段。
し、第１図はＸ方向の電極線の配置図、第２図は
装置のブロツク図、第３図は第１電極線群に生起
するパルス信号を示す波形図、第４図は第２電極
線群に生起するパルス信号を示す波形図、第５図
は当接領域を特定するためのテーブルを示す線図
である。 １……第１の電極線、２……第２の電極線、３
〜７，２１〜２７……電極線群、１１……タブレ
ツト、１２……指示手段、CPU，ROM……パル
ス印加手段、MPX，CPU，ROM，RAM……信
号検出手段、CPU，ROM，RAM……判別手段。
Claims (1)
- １ 第１の電極線と第２の電極線が交互に平行に
配置され、第１の電極線はｍ本おきに、第２の電
極線はｍ＋ｎ本おきに、夫々並列接続され電極線
群とされたタブレツトと、該タブレツトに当接し
所望の座標を指示する指示手段と、該指示手段に
所定の駆動パルスを印加するパルス印加手段と、
該駆動パルスが印加された際各電極線群に生起す
るパルス信号を検出する検出手段と、該検出され
た走査パルス信号の大きさに基いて前記指示手段
の当接領域に係る前記第１の電極線及び第２の電
極線の番号を算出し、各位置と第１の電極線及び
第２の電極線の番号の組合せを定めたテーブル
に、該算出された番号を照合し、その時の当接領
域を判別する当接領域判別手段を備えたことを特
徴とするタブレツト入力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59182370A JPS6160117A (ja) | 1984-08-31 | 1984-08-31 | タブレット入力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59182370A JPS6160117A (ja) | 1984-08-31 | 1984-08-31 | タブレット入力装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6160117A JPS6160117A (ja) | 1986-03-27 |
| JPH0417457B2 true JPH0417457B2 (ja) | 1992-03-26 |
Family
ID=16117122
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59182370A Granted JPS6160117A (ja) | 1984-08-31 | 1984-08-31 | タブレット入力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6160117A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5606346A (en) * | 1992-12-22 | 1997-02-25 | Matsushita Electric Industrial Co., Ltd. | Coordinate input device |
| US8810543B1 (en) | 2010-05-14 | 2014-08-19 | Cypress Semiconductor Corporation | All points addressable touch sensing surface |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS592596Y2 (ja) * | 1981-06-29 | 1984-01-24 | 日本電信電話株式会社 | 入力盤電極 |
| JPS59182369A (ja) * | 1983-03-31 | 1984-10-17 | Shimadzu Corp | 液体分注装置 |
-
1984
- 1984-08-31 JP JP59182370A patent/JPS6160117A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6160117A (ja) | 1986-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0417457B2 (ja) | ||
| JPH0417456B2 (ja) | ||
| JPS61107422A (ja) | タブレツト入力装置 | |
| JPH0259487B2 (ja) | ||
| JP3367586B2 (ja) | ディジタイザ装置 | |
| JP3116631B2 (ja) | 座標入力装置 | |
| JP2000501870A (ja) | グラフィック・タブレット | |
| JPS6145545Y2 (ja) | ||
| JPS5539973A (en) | Coordinate input device | |
| JPH06187088A (ja) | タブレット | |
| JPS58117028A (ja) | 容量結合タブレツト | |
| JPS6028978Y2 (ja) | 情報入力装置 | |
| JPH0353318Y2 (ja) | ||
| JPH0245819A (ja) | コードレスタブレット | |
| JP3636243B2 (ja) | 記録計の表示手段への波形表示方法 | |
| JPH0123804B2 (ja) | ||
| JP3158780B2 (ja) | 座標検出装置 | |
| JPH0564927U (ja) | 情報入力装置 | |
| JPH0822354A (ja) | 手書き情報入力装置及びタブレット装置 | |
| JP4387024B2 (ja) | 波形表示装置 | |
| JP2682900B2 (ja) | キーマトリックス入力システム | |
| JPH0630041B2 (ja) | 座標読取装置 | |
| JP2771978B2 (ja) | 表示装置 | |
| JP2946660B2 (ja) | 座標位置入力方法 | |
| JPH04184521A (ja) | 座標検出方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |