JPH04176151A - 半導体装置およびその冷却装置 - Google Patents

半導体装置およびその冷却装置

Info

Publication number
JPH04176151A
JPH04176151A JP2303262A JP30326290A JPH04176151A JP H04176151 A JPH04176151 A JP H04176151A JP 2303262 A JP2303262 A JP 2303262A JP 30326290 A JP30326290 A JP 30326290A JP H04176151 A JPH04176151 A JP H04176151A
Authority
JP
Japan
Prior art keywords
wafers
wafer
cooling
stacked
cooling medium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2303262A
Other languages
English (en)
Inventor
Noboru Tanabe
昇 田邊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2303262A priority Critical patent/JPH04176151A/ja
Publication of JPH04176151A publication Critical patent/JPH04176151A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117Shapes of semiconductor bodies

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的1 (産業上の利用分野) 本発明は、複数枚のウェファを積み重ねて構成される半
導体装置およびその冷却装置に関するものである。
(従来の技術) 最近、半導体技術やフォールトトレラン!・技術の進歩
は目覚ましいものがあり、例えば、1枚のウェファ上に
形成されるシステムをチップ状に切断することなく、シ
ステムとして十分に目的を達せられるような動作を可能
にすることができるようになっている。つまり、このよ
うなウェファスケールインテグレーション(WSr)を
実現することにより、従来のチップ毎にパッケージを用
いた場合の配線」二の制約を回避できるとともに、実装
密度を向上させることが可能になっている。
ところが、このようにして得られたウェファを接続して
使用する場合、それぞれのウェファについて、従来のチ
ップとパッケージ間のボンディングと同様にウェファ周
辺に配線が集中する方式が採られるため、これらウェフ
ァ間を結合する配線数が制約され、配線密度をそれはと
高めることができなかった。
このため、これらウェファにより構成されるシステムを
用いて、例えば格子結合される並列システムを構築した
場合、上述したウエファスケールインテグレーンヨンに
よりプロセッサの実装密度が向上しても、配線密度の制
約から2次元格子結合までなら実装できても、3次元格
子結合までは実装できないことがあった。
そこで、このような密なウェファ間結合を実現するため
ウェファを複数枚積み重ね、各ウェファの間の結合を光
などを用いて可能にしたものが提案されている。ところ
が、複数のウェファを積み重ねて実装密度を向上させる
構成とすると、積み重ね構造の中央部分に位置されるウ
ェファから発生する熱の逃げ場かなくなるため、この部
分のウェファが異常に加熱されることがあり、ウェファ
としての正常な動作か難しくなる欠点かあった。
(発明が解決しようとする課題) このように従来のウェファスケールインテグレーション
を用いたものでは、ウェファ間の配線密度を高めること
ができないばかりか、ウェファを積み重ねて実装密度を
向」ニさせようとすると、積み重ね構造の中央部分に位
置されるウェファの発熱を効率よく処理できないことか
ら、この部分でのウェファか異常に加熱されることがあ
り、正常な動作が難しくなるなど動作不良の原因を招く
虞があった。
本発明は、上記事情に鑑みてなされたもので、ウェファ
を積み重ねて実装密度の向上を図ることができるととも
に、良好な冷却効果も確保することか可能な半導体装置
およびその冷却装置を提供することを目的とする。
[発明の構成〕 (課題を解決するための手段) 本発明は、多数のチップが搭載され且つ複数枚積み重ね
て設けられるウェファのそれぞれの間に該ウェファの面
方向に沿って冷却媒体が供給される空間部を形成すると
ともに、上記ウェファの少なくとも冷却媒体の通らない
部分に、その積み重ね方向に位置される各ウェファ間の
信号授受を行う配線部を設けるように構成したものであ
る。
また、本発明は、多数のチップが搭載され且つ複数枚積
み重ねて設けられるウェファ、これらウェファの間に該
ウェファの面方向に沿って形成され且つ冷却媒体が供給
される空間部および上記ウェファの少なくとも冷却媒体
の通らない部分に設けられ」−下方向に位置される各ウ
ェファ間の信号授受を行う配線部を具備した半導体装置
の各ウェファの間に形成される空間部を複数グループに
区分して複数の冷却路を接続し、これら冷却路に対して
異なる方向から冷却媒体を供給し上記空間部を通して上
記各ウェファを冷却するように構成したものである。
(作用) この結果、本発明によれば、積み重ねられたウェファの
中央部分に対しても冷却媒体が供給される空間部が形成
されるので、積み重ね構造の中央部分に位置されるウェ
ファ部分での蓄熱を効果的に排除することができるよう
になり、多くのウェファの積み重ね実装を可能にすると
ともに、積み重ね構造のすべての位置のウェファの不要
な加熱を防止できることから、すべてのウェファの正常
な動作を確保することができる。
また、本発明は、各ウェファの間に形成される空間部を
複数グループに区分して複数の冷却路より異なる方向か
ら冷却媒体を供給し各空間部を通してそれぞれウェファ
を冷却するようにできるので、各ウェファの冷却をむら
をなくして平均的な冷却を行うことか可能になり、冷却
むらに原因する熱膨張の違いによる各部の反りの発生、
内部応力の発生による変形、そして、変形による位置ず
れからくるウェファ間結合への悪影響をすべて除去する
ことかできる。
(実施例) 以下、本発明の第1の実施例を図面にしたがい説明する
第1図は、ウェファ10の外観を示すもので、ここでは
理解し易くするため、その一部分を切り取って切断面が
見えるようにしている。
図において、11はウェファ基板で、このウェファ基板
11は、円盤状に形成されている。このウェファ基板1
]」二には、多数のチップ]2がそれぞれ整然と並へて
形成されている。この場合、各チップ12の後述する一
方のり一ド12aは、ウェファ基板11を貫通して裏面
に導出されている。
そして、このウェファ基板11上のチップ12が形成さ
れていない部分に、それぞれ同じ方向に沿って複数の帯
状突起13を並設している。この帯状突起13は、絶縁
物より形成されるもので、各チップ12に対応させて垂
直方向に導電体14を埋設している。これら導電体14
は、対応するチップ]2の後述する他のリード]、 2
 bと電気的に接続され、また、その頭部分を僅かに突
起13より露出している。この場合、これら導電体14
は、後述するようにウェファ10を積み重ねた状態で、
上側に位置するウェファ基板11裏面に導出されたチッ
プ12の一方のリード1.2 aに、その頭部分を接触
可能にしている。
第2図は、第1図に示す構成のウェファ10を複数枚密
着して積み重ねた場合の断面図を示すものである。
この場合、各ウェファ10は、各帯状突起]3を上側ウ
ェファ10のウェファ基板1]裏面に当接するようにし
て積み重ね半導体装置15として構成するとともに、こ
の状態で、各帯状突起13の間で冷却路16を形成する
ようにしている。また、各ウェファ10の帯状突起13
は、それぞれチップ12の他のリード1.2 bを接続
した導電体14の頭部分を上側ウェファ]0のウェファ
基板11裏面に導出されたチップ]2の一方のり−ド1
2aに接触して、積み重ね方向に位置される各ウェファ
10間の信号の授受を可能にしている。
かくして、このようにすると各ウェファ10を複数密着
して積み重ね半導体装置15に構成すると、各帯状突起
13の間で冷却路16が形成されるので、例えば、第3
図に示すように、半導体装置15に対して冷却装置17
により冷却された冷却媒体18を循環ポンプ19を介し
て強制的に循環させると、半導体装置]5の各冷却路]
6に対して冷却媒体]8が供給される。これにより、半
導体装置]5の積み重ね構造の中央部分に位置さ’1す
るウェファ10での発熱を良好に排除して、効果的な冷
却を行うことができるので、ウエファコ0を多数積み重
ねて実装密度の向上を図ることができるととともに、こ
の中央部分でのウェファ10の異常な加熱を防止して、
ウェファ10の正常な動作を確保することができる。ま
た、冷却媒体18は、発熱源であるチップ12の表面を
直接通過するようになるので、チップ12表面を直接冷
却することができるようになり、−層効率の良い冷却を
行うことかできる。
この場合、積み重ね構成の各ウェファ10間は突起]3
によって接触支持されるので、ウェファ基板11上に形
成されるチップ12に応力がかかることがなく、しかも
各チップ12は突起13の間に位置されこれら突起13
により保護されるようになるので、損傷などを受ける虞
も皆無にできる。
また、このような構成とすると、例えば、ウェファ基板
1の厚みを0.5mm程度とし、突起3の高さ寸法も0
.5+nm程度とすると、このようなウェファ10を1
00枚を密着して積み重ねたとしても全体で10cm程
度の厚みをもった半導体装置15として構成できる。こ
の場合、各ウェファ10のウェファ基板1]に形成され
るチップ12の数を100個とすると、1チツプ1プロ
セツサの場合、10cm角の構成中に1万個の並列計算
機を実装できることになる。
しかも、各ウェファ10間の配線は、ウェファ10の周
辺に限らず、積み重ね方向に位置される各ウェファ10
間の配線も直接行うことができるので、多くの信号線に
よる配線が可能となり、3次元格子のようにウェファ1
0間の配線が多くなる結合方式も実現することができる
次に、第4図は、本発明の第2の実施例を示すものであ
る。この場合、積み重ね実装される各ウェファ20は、
ウェファ基板2]上のチップ22が形成されている部分
を避けて、冷却のための複数の溝部23を形成している
。また、ウェファ基板21上のチップ22の形成部分に
は、これらチップ22のリード(図示せず)が接続され
る導電体突起24を形成するとともに、チップ22の他
のリード22aをウェファ基板21を貫通して裏面に導
出している。
そして、このようなウェファ20を、図示のように複数
枚積み重ねるが、この状態で、上側に位置するウェファ
基板21裏面に導出されたチップ22の一方のリード2
2aに導電体突起24の頭部分を接触させて、積み重ね
方向に位置される各ウェファ20間の78号の授受を可
能にしている。
このようにしても、各ウェファ20を複数密着して積み
重ね半導体装置25に構成すると、各溝部23により冷
却路26か形成されているので、この溝部23による冷
却路26に対して冷却媒体を供給することにより、」二
連したと同様な効果が期待できる。この場合、各チップ
22に対する冷却効果は、間接的冷却になるため第1の
実施例のものより多少劣るが、ウェファ20間結合を行
う導電体突起24を多く搭載できるので一層の配線密度
の向上を図ることができるとともに、半導体装置25の
厚み寸法の点でも第1の実施例のものに比べ薄型が可能
になる。
第5図は、本発明の第3の実施例を示すものである。
この第5図は、ウェファの外観を示すもので、ここでも
理解し易くするため、その一部分を切り取って切断面が
見えるようにしている。この場合、ウェファ30は、ウ
ェファ基板31上に多数のチップ32を形成し、また、
これらチップ32が形成されていない部分に対応するウ
ェファ基板31の表裏面にそれぞれ発光素子33と受光
素子34を埋設している。これら発光素子33および受
光素子34は、それぞれ対応して位置されるチップ32
のリードが接続されるようになっている。
そして、ウェファ基板31上のチップ32が形成されて
いない部分の上記発光素子33および受光素子34の上
に沿って透明の帯状スペーサ35を設け、第6図に示す
ようにスペーサ35を挟み込むようにしてウェファ30
を積み重ねて半導体装置37を構成する。
このようにすると、積み重ね方向に位置される各ウェフ
ァ30間での信号の授受は、透明の帯状スペーサ35を
通して発光素子33と受光素子34の間でやり取りされ
る光信号により実現されるようになる。
かくして、各ウェファ30を透明なスペーサ35を介し
て積み重ねる構成としても、各スペーサ35の間で冷却
路36が形成されるので、これら冷却路36に対して冷
却媒体を供給することにより、上述したと同様な効果が
期待てきる。
この場合、冷却媒体は、スペーサ35により形成される
冷却路36のみを通り、発光素子33と受光素子34の
間の光路と隔てられているので、光路を冷却媒体が横切
ることがなく、冷却媒体の透明度や屈折率が発光素子3
3と受光素子34の間でやり取りされる光通信に悪影響
を与えるのを防止できる。しかも、冷却媒体は、発熱源
であるチップ32の表面を直接通過するようになるので
、チップ32表面を直接冷却することができ、効率の良
い冷却を行うことができる。また、この実施例では、各
ウェファ30の間の接触する面積を大きく取れるので、
この部分でのウェファ間配線術゛度をさらに高めること
が可能になる。さらに、スペーサ35をウェファ30と
別に作ることができるので、製作の面でも有利である。
さらに、スペーサ35の厚みを多少大きめにすれば、チ
ップ32部分に凹凸があっても良いので、チップ配線用
のウェファにチップを張り付けたものにも適用すること
ができる。
次に、第7図は、このように構成されたシステムに適用
される冷却システムを示すものである。
= 14− この場合、半導体装置40は、上述したようにウェファ
4]を複数枚積み重ね、各ウェファ4]の間に冷却路4
2を形成したものである。
このようなの各ウェファ41間の冷却路は、AとBの2
つのグループに分け、各グループASBごとに冷却パイ
プ43.44を取り伺ける。そして、グループAのパイ
プ43に、冷却装置45と循環ポンプ46を設けて、図
示矢印のように上から下に向かって冷却媒体を供給し、
一方、グループBのパイプ44に、冷却装置47と循環
ポンプ48を設けて、図示矢印のように下から上に向か
って冷却媒体を供給するようにしている。
このようにすると、各ウェファ41の冷却をむらなく均
一的に行うことが可能になる。なぜならば、グループA
、Bのすべての冷却パイプ43.44に同し方向に冷却
媒体が流れると、各ウェファ41を通り抜けるたびに冷
却媒体が熱せられ、冷却能力が落ちていくか、上述した
ようにグループAの冷却パイプ43とグループBの冷却
パイプ44に流れる冷却媒体の方向が異なると、冷却媒
体の半分が暖まっても、半分は冷えている状態になるの
で、積み重ねられたウェファ41の上部でも下部でも冷
却能力が平均化され冷却むらがなくなる。そして、冷却
むらの発生を防止することにより、が熱膨張の違いによ
るシステムの反りの発生、内部応力の発生による変形、
そして、変形による位置ずれからくるウェファ41間結
合への態形響をすべて解決することができるようになる
なお、本発明は、上記実施例にのみ限定されず、要旨を
変更しない範囲で適宜変形して実施できる。
例えば、第1の実施例では、ウェファ10」二に帯状突
起を形成するようにしたが、この突起は帯状でなくブロ
ック状のものでもよい。
[発明の効果コ 本発明は、多数のチップが搭載され且つ複数枚積み重ね
て設けられるウェファのそれぞれの間に該ウェファの面
方向に沿って冷却媒体が供給される空間部を形成すると
ともに、上記ウェファの少なくとも冷却媒体の通らない
部分に、その積み重ね方向に位置される各ウェファ間の
信号授受を行う配線部を設けるように構成したものであ
るから、積み重ねられたウェファの中央部分に対しても
冷却媒体が供給される空間部が形成されるので、積み重
ね構造の中央部分に位置されるウェファ部分での蓄熱を
効果的に排除することができるようになり、多くのウェ
ファの積み重ね実装を可能にするとともに、積み重ね構
造のすべての位置のウェファの不要な加熱を防止でき、
すべてのウェファの正常な動作を確保することができる
また、本発明は、多数のチップが搭載され且つ複数枚積
み重ねて設けられるウェファ、これらウェファの間に該
ウェファの面方向に沿って形成され且つ冷却媒体が供給
される空間部および上記ウェファの少なくとも冷却媒体
の通らない部分に設けられ上下方向に位置される各ウェ
ファ間の信号授受を行う配線部を具備した半導体装置の
各ウェファの間に形成される空間部を複数グループに区
分して複数の冷却路を接続し、これら冷却路に対して異
なる方向から冷却媒体を供給し上記空間部を通して上記
各ウェファを冷却するように構成したものであるから、
各ウェファの間に形成される空間部を複数グループに区
分して複数の冷却路より異なる方向から冷却媒体を供給
し空間部を通して各ウェファを冷却するようにできるよ
うになり、各ウェファの冷却むらをなくして平均的な冷
却を効率よく行うことが可能になり、冷却むらに原因し
ていた熱膨張の違いによる各部の反りの発生、内部応力
の発生による変形、そして、変形による位置すれから生
じるウェファ間結合への悪影響などをすべて解決するこ
とかできる。
【図面の簡単な説明】
第1図は、本発明の第1の実施例に用いられるウェファ
を一部切断して示す外観図、第2図は、同ウェファを複
数枚積み重ねた状態を示す断面図、第3図は、同実施例
に用いられる冷却装置の一例を示す構成図、第4図は、
本発明の第2の実施例を示す断面図、第5図は、第3の
実施例に用いられるウェファを一部切断して示す外観図
、第6図は、同ウェファを複数枚積み重ねた状態を示す
断面図、第7図は、各実施例に適用される冷却装置を示
す構成図である。 10,20.30.41・・ウェファ、11゜21.3
1・・ウェファ基板、1.2,22.32 ・チップ、
13・・帯状突起、4・・・導電体、コ5゜25.37
.40・・・半導体装置、16,26゜36.42・・
・冷却路、1.7.45・・冷却装置、18・・・冷却
媒体、19.46・・・循環ポンプ、24・・導電体突
起、33・・・発光素子、34・・受光素子、34・・
スペーサ、43.44・・・冷却パイプ。 出願人代理人 弁理士 鈴江武彦

Claims (2)

    【特許請求の範囲】
  1. (1)多数のチップが搭載され且つ複数枚積み重ねて設
    けられるウェファと、 これらウェファの間に該ウェファの面方向に沿って形成
    され且つ冷却媒体が供給される空間部と、上記ウェファ
    の少なくとも冷却媒体の通らない部分に設けられ積み重
    ね方向に位置される各ウェファ間の信号授受を行う配線
    部とを具備したことを特徴とする半導体装置。
  2. (2)多数のチップが搭載され且つ複数枚積み重ねて設
    けられるウェファ、これらウェファの間に該ウェファの
    面方向に沿って形成され且つ冷却媒体が供給される空間
    部および上記ウェファの少なくとも冷却媒体の通らない
    部分に設けられ上下方向に位置される各ウェファ間の信
    号授受を行う配線部を具備した半導体装置と、 上記ウェファの間に形成される空間部を複数グループに
    区分して接続される複数の冷却路と、これら冷却路に対
    して異なる方向の冷却媒体を供給し上記空間部を通して
    上記各ウェファを冷却する冷却媒体供給手段とを具備し
    たことを特徴とする冷却装置。
JP2303262A 1990-11-08 1990-11-08 半導体装置およびその冷却装置 Pending JPH04176151A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2303262A JPH04176151A (ja) 1990-11-08 1990-11-08 半導体装置およびその冷却装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2303262A JPH04176151A (ja) 1990-11-08 1990-11-08 半導体装置およびその冷却装置

Publications (1)

Publication Number Publication Date
JPH04176151A true JPH04176151A (ja) 1992-06-23

Family

ID=17918842

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2303262A Pending JPH04176151A (ja) 1990-11-08 1990-11-08 半導体装置およびその冷却装置

Country Status (1)

Country Link
JP (1) JPH04176151A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012132019A1 (ja) * 2011-03-31 2012-10-04 富士通株式会社 三次元実装半導体装置及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012132019A1 (ja) * 2011-03-31 2012-10-04 富士通株式会社 三次元実装半導体装置及びその製造方法
JP5725163B2 (ja) * 2011-03-31 2015-05-27 富士通株式会社 三次元実装半導体装置及びその製造方法
US9252070B2 (en) 2011-03-31 2016-02-02 Fujitsu Limited Three-dimensional mounting semiconductor device and method of manufacturing three-dimensional mounting semiconductor device

Similar Documents

Publication Publication Date Title
US5362986A (en) Vertical chip mount memory package with packaging substrate and memory chip pairs
US7948077B2 (en) Integrated circuit chip module with microchannel cooling device having specific fluid channel arrangement
US5025306A (en) Assembly of semiconductor chips
TWI278976B (en) Integrated circuit package device and method for manufacturing the same
US11626381B2 (en) Bonding head including a thermal compensator, die bonding apparatus including the same and method of manufacturing semiconductor package using the same
TW497184B (en) Semiconductor device and semiconductor module using the same
KR20030036125A (ko) 집적회로 구성요소들의 엣지 연결 방법 및 장치
JP2001506417A (ja) 集積回路用パッケージ構造
JPH04273466A (ja) 電子回路とその熱制御
WO2014185665A1 (ko) 방열 특성이 개선된 반도체 장치
JPH06295977A (ja) 電子パッケージにおける電力及び信号の配線
JPH04176151A (ja) 半導体装置およびその冷却装置
JPS6188547A (ja) 半導体装置
WO2022143707A1 (zh) 板级结构及通信设备
KR101119066B1 (ko) 멀티칩 패키지
TWI867610B (zh) 光電封裝結構和光子計算系統
JPH01298731A (ja) 半導体装置
US20240063184A1 (en) Perpendicular semiconductor device assemblies and associated methods
CN217507332U (zh) 半导体封装装置
TW202023178A (zh) 半切太陽能電池模組
EP0090651B1 (en) Semiconductor chip assembly including a thermal radiator plate
KR20240096086A (ko) 반도체 메모리 모듈 및 이를 포함하는 컴퓨터 시스템
KR20240112593A (ko) 반도체 패키지
US6846697B2 (en) Integrated circuit packages and the method for making the same
JPH0135484Y2 (ja)