JPH04178861A - データ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的コ （産業上の利用分野） この発明は、可変長データを扱うデータ処理装置に関し
、特に、転送しようとするデータ長を扱うデバイスが複
数ある場合において、メモリ等から一旦読み取ったデー
タをこれら複数デバイスそれぞれへ連続転送できるデー
タ処理装置、例えばダイレクトメモリアクセスコントロ
ーラ（ＤＭＡＣ）に関する。

（従来の技術） 従来のＤＭＡＣは、例えばメモリから読み取ったデータ
を複数の周辺デバイスへ転送する場合、データを個々の
デバイスへ１回転送する度に１回のデータ読み取りを行
なう（１対１転送）。

（解決しようとする課８） 上記ＤＭＡＣでは、複数デバイスへデータ転送を行なう
場合データ転送回数だけ同じデータを反復して読み取ら
ねばならないため、データ転送に時間か掛かる。つまり
、従来のＤＭＡＣては、リード・ライト・リード・ライ
ト・・・といった一連の反復動作において毎回リード動
作か必要なため、データ転送処理速度か遅い。

この発明の目的は、複数デバイスへデータ転送を行なう
場合のデータ転送時間を短縮したデータ処理装置を提供
することである。

［発明の構成］ （発明の課題を達成するだめの手段） 上記目的を達成するために、この発明のデータ処理装置
は、可変長データを読み取るＤＭＡＣと、二の読み取っ
た可変長データを格納するバッファと、このバッファに
格納されたデータ長に対応するサイズのデータを扱う１
以上のデバイスと、前記バッファ内のデータを前記１以
上のデバイスそれぞれへ連続転送する手段（ＤＭＡＣと
システムバス）とを備えている。

（作　用） 前記ＤＭＡＣはダイナミックバスサイジング機能を持ち
、例えば１６ビツトデータとともに８ビツトデータも扱
える構成を有している。このＤＭＡＣは、８／１６ビツ
トシステムバスを介して、８／１６ビツトのメモリと、
１６ビツトの周辺デバイスと、８ビツトの周辺デバイス
に接続されているとする。

ＤＭＡＣがメモリから１６ビツトデータを１度読み取る
と、このデータは可変長データ（１〜１６ビツト）を格
納するバッファに一旦格納される。この後、ＤＭＡＣは
、複数の１６ビット周辺デバイスヘバッファ内の１６ビ
ツトデータを連続して転送する。この転送期間中、ＤＭ
ＡＣはメモリからデータリードを行なわない。（Ｄ　Ｍ
　Ａ　Ｃは転送先のデバイス数を示すデータを格納する
インデックスレジスタ（図示せず）を備えている。この
インデックスレジスタの内容は１回転送を行なう度にデ
クリメントされ、このインデックスレジスタの内容か例
えばゼロでない限り、ＤＭＡＣはメモリからデータリー
ドを行なわない。）１６ビツトデータの連続転送の］区
切りかつくと、ＤＭＡＣはメモリから例えば８ビツトデ
ータを１度読み取る。この８ビツトデータは可変長デー
タを格納するバッファに一旦格納される。この後、ＤＭ
ＡＣは、複数の８ビツト周辺デバイスヘバッファ内の８
ビツトデータを連続して転送する。

この転送期間中、やはりＤＭＡＣはメモリからデータリ
ードを行なわない。

以上のように同じサイズのデータの連続転送中にメモリ
リードを挾まないようにして、データ転送時間の短縮を
図る。

（実施例） 第１図はこの発明の一実施例に係るデータ処理装置の構
成を示すブロック図である。ＤＭＡＣ１０は、可変長デ
ータを格納するバッファ１２と、図示しないインデック
スレジスタおよびフラグレジスタを有している。

ＤＭＡＣ］、０は、８／１６ビツトのシステムバス］４
を介して、メモリ１６．１６ビット周辺デバイス１８．
２０、および８ビツト周辺デバイス２２．２４その他に
接続されている。

ＤＭＡＣｌ０は１６ビツトデータおよび８ビツトデータ
の双方を扱うダイナミックバスサイジング機能を持つ。

１６ビツトの周辺デバイス１８．２０としては、例えば
ビデオカードや拡張メモリボード等がある。８ビツトの
周辺デバイスとしては、例えばＳＣ３Ｉハードディスク
コントローラやサウンドボード等がある。

第２図は第１図の装置の動作を説明するフローチャート
である。ＤＭＡＣｌ０がメモリュ６から例えば１６ビツ
トデータを読み取る場合、まず図示しないリードフラッ
グがセットされる（ＳＴ１０）。この後、読み取り準備
が整うと（ＳＴ１２イエス）　、ＤＭＡＣｌ０は１６ビ
ツトデータをメモリ１６から読み取る（ＳＴ１４）。こ
れが可変長バッファ１２に転送される（第１図の矢印Ａ
）。この読み取り・転送動作は、１６ビツト幅分繰り返
される（ＳＴユ６ノー）。この読み取り・転送動作中は
、各周辺デバイスかたとえライトイネーブルの状態にあ
っても、それらへの書き込みは行なわれない。１６ビッ
ト幅分のデータかバッファ１２に転送され終ると（ＳＴ
１６イエス）、リートフラグかりセットされる（ＳＴ１
８）。

可変長バッファ１２への１６ビツトデータの格納が済む
と、ライトフラグがセットされる（ＳＴ２０）。この後
、書き込み準備が整うと（ＳＴ２２イエ刈、ＤＭＡＣｌ
０は１６ビツトデータをバッファ１２から読み出し、１
６ビット周辺デバイス１８．２０へ順に書き込む（ＳＴ
２４　；第１図の矢印Ｂ、Ｃ）。周辺デバイス１８．２
０各々へ１６ビット分の書き込みが終了するまで（ＳＴ
２６ノー）、この書き込み動作は、縁り返される（ＳＴ
２８ノー）。

全ての１６ビツト周辺デバイス各々へ１６ビツト分の書
き込みが終了すると（ＳＴ２８イエス）、リードフラグ
がセットされ（ＳＴ３０）、ライトフラグがリセットさ
れて（ＳＴ３２）、ステップ５Ｔ１２へ戻る。

以上は１６ビツト周辺デバイス１８．２０への連続書き
込み動作であるが、メモリ１６から８ビツトデータをバ
ッファ］２に転送することで、８ビット周辺デバイス２
２．２４への連続書き込み動作も同様に行なわれる（Ｓ
Ｔ１２〜５Ｔ３２）。

全てのサイズのデータのＤＭＡ転送処理が終了すると（
ＳＴ３４イエス）、図示しないＣＰＵ等へ処理か移る。

以上のようにして、第３図に示すようなデータサイズ毎
の連続ＤＭＡ転送処理が行なわれる（この例では各ビッ
トサイズ毎に１リード対２ライトの連続転送処理）。

上記連続転送処理においては、ライト動作よりもリード
動作の方が優先して行なわれる（第２図で言えばリード
フラグのセットの方がライトフラグのセットよりも先に
行なわれる）。しかしどのデバイスから先に書き込みを
行なうかは、任意に定めてよい。（通常は、同一データ
サイズのデバイス間にあって各デバイスのＩＤ番号の若
い順から書き込みを行なうようにすればよい。）各周辺
デバイス１８〜２４は、自己が扱うデータサイズの情報
をバス１４に８カするとともに、データの授受状態を示
すアクル・ンジをＤＭＡ　Ｃ１０に返すように構成され
ている。ＤＭＡＣ１０は、バス１４から各周辺デバイス
１８〜２４の数およびそれらのデータサイズ情報を取り
込むことで、どんなサイズのデータをどのデバイスに何
回連続転送すればよいか、予め知ることができる。

また、どのデバイスもデータ授受のアクノレツジを返す
ので、ＤＭＡＣｌ０は常に正しいタイミングでデータ転
送を連続実行できる。

なお、ＤＭＡＣｌ０に接続される可変長バッファ１２は
、２以上の独立した可変長バッファまたは２種以上の固
定長バッファを含むものであってもよい。この場合、第
１のバッファに８ビツトデータを保持し、第２のバッフ
ァに１６ビツトデータを保持しておけば、第１図の８／
１６ビツト周辺デバイス全てに対して、１度もリード動
作で中断されることなく、連続データ転送を行なうこと
ができる。

［発明の効果］ この発明のデータ処理装置によれば、種々なサイズのデ
ータのうち、個々のデータ長について１対多箇所の連続
データ転送を行なうため、以下の効果か得られる。

（１）１度のデータ読み取りで複数デバイスへの連続転
送を行なうのでトータルで見たデータ転送時間が短縮さ
れる。

（２）可変長データを扱えるので種々なデータサイズを
扱う周辺デバイスへの連続データ転送が可能となる。

【図面の簡単な説明】

第１図はこの発明の一実施例に係るデータ処理装置の構
成を示すブロック図；第２図は第１図の装置の動作を説
明するフローチャート；第３図は第１図の装置における
データ転送状態を例示する図である。 １０・・・ＤＭＡＣ（ダイレクトメモリアクセスコント
ローラ）；１２・・・可変長バッファ；１４・・・シス
テムバス；１６・・・メモリ；１８〜２４・・・周辺デ
バイス。 出願人代理人　弁理士　鈴江武彦 ＄２図 ｓ　３　図

Claims (1)

【特許請求の範囲】
1. 　可変長データを読み取る手段と、この読み取った可変
   長データを格納する手段と、この格納手段に格納された
   データ長に対応するサイズのデータを扱う２以上のデバ
   イスと、前記格納手段内のデータを前記２以上のデバイ
   スそれぞれへ連続転送する手段とを備えたデータ処理装
   置。