JPH04180147A - プロセッサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） この発明は、外部バスの解放を自ら行なうプロセッサに
関する。

（従来の技術） マイクロプロセッサ（ＭＰＵ）を用いたシステムにあっ
ては、入出力装置、主記憶装置、ＤＭＡ（ダイレクトメ
モリアクセス）装置、コプロセッサ等が外部バスを介し
て接続されて構成されているものがある。

このようなシステム構成にあって、マスタデノくイスと
なるＭＰＵが、ＤＭＡ装置やコプロセッサ等の外部バス
を占有することができるスレーブデバイスに外部バスを
解放する場合がある。すなわち、ＭＰＵと外部バスを非
接続状態として、ＭＰＵが外部バスを非使用状態とする
場合である。

このような状態とするためには、ＭＰＵに外部バスを介
して接続された外部デバイスがＭＰＵに対して外部バス
の解放を要求し、ＭＰＵがこの要求を受は付けることに
よって外部バスが解放されていた。すなわち、ＭＰＵと
外部デバイスとの／＼ンドシェーク方式により外部バス
の解放が行なわれることになる。

したがって、ハンドシェークのためのノー−ドウエア構
成がマスクデバイス及びスレーブデバイスの双方に必要
になるとともに、要求、承認といったやりとりに時間が
かかつていた。

また、ＭＰＵの命令実行が中断されて外部バスが解放さ
れる場合であって、例えばＭＰＵか割込み待ち状態等で
実質的に命令実行を中断するような場合には、ＭＰＵは
ソフトウェアによるループプログラムを実行して、実質
的な命令実行の中断を得ていた。しかしながら、このよ
うな中断にあっては、ＭＰＵがループプログラムを実行
し続けるため、プロセッサの命令実行が本質的に中断さ
れるわけではなく、消費電力の増加やループプログラム
が必要になっていた。

また、外部デバイスにより割込み待ち状態を検出し、外
部デバイスからＭＰＵに外部バスの解放要求が出されて
ＭＰＵの命令実行が中断される場合には、外部デバイス
に上記動作を行なうためのハードウェア構成が必要とな
る。

一方、プロセッサが有する命令によって自ら命令実行を
一時的に中断するような場合にあっては、ＭＰＵが外部
バスを解放する際に、外部デバイスはＭＰＵに対して外
部バスを解放してよい旨の承認信号を与えていた。この
ため、外部デバイスには、このためのハードウェア構成
が必要になっていた。また、外部ハスのうち解放される
バスはデータバスのみであり、アドレスバスや制御信号
か転送される制御バスは解放されず、解放されないバス
の信号により外部デバイスが動作し、消費電力が増加す
るといった不具合を招いていた。

（発明が解決しようとする課題） 以上説明したように、外部バスを解放する従来の方式に
あっては、スレーブデバイス側にバスを解放するための
ハードウェア構成が必要であった。

また、マスクデバイスとスレーブデバイスとの間でハン
ドシェーキングを行なっていたため、外部バスの解放に
時間がかかつていた。

さらに、外部バスの解放にあっては、すべての外部バス
が解放されるわけてはなく、解放されない外部バスによ
り転送された信号によりスレーブデバイスが動作し、消
費電力の増加を招いていた。

そこで、この発明は、上記に鑑みてなされたものであり
、その目的とするところは、外部バスに接続されるスレ
ーブデバイスの構成を増加させることなく、すべての外
部バスを短時間で解放することを可能にしたプロセッサ
を提供することにある。

〔発明の構成〕

（課題を解決するための手段） 上記目的を達成するために、この発明は、プロセッサの
命令実行を一時的に中断させる中断命令をマイクロプロ
グラムにより実行処理する実行手段と、前記実行手段に
よる中断命令の実行によりプロセッサにインターフェー
スされたすべての外部バスを解放状態にして、外部バス
が解放されたことを外部に通知するバス制御手段とから
構成される。

（作用） 上記構成において、この発明は、プロセッサ自らの命令
セットに含まれる中断命令を実行することによって、プ
ロセッサの命令実行を一時的に中断し、同時にすべての
外部バスを解放するようにしている。

（実施例） 以下、図面を用いてこの発明の詳細な説明する。

第１図はこの発明の一実施例に係わるプロセッサの要部
構成を示す図である。同図に示す実施例のプロセッサに
あっては、自ら有する命令の実行により命令実行を一時
的に中断し、外部デバイス（スレーブデバイス）の承認
を受けることなく外部バスを解放するようにしたもので
ある。

第１図において、プロセッサ１は、機械語命令をフェッ
チして解読するデコードユニット２、デコードユニット
２て解読された命令をマイクロプログラム処理により実
行処理する実行ユニット３及び、本発明の特徴となるバ
ス制御ユニット４、バスインターフェース５を備え、バ
スインターフェース５を介して外部バス６ａ、６ｂに接
続されて構成されており、命令実行を一時的に中断状態
として外部バス６ａ、６ｂを解放する命令（ＷＡＩＴ命
令）を自らの命令、セットに備えている。

バス制御ユニット４は、実行ユニット３における命令実
行にともなう外部バス６ａ、　６ｂの制御を行なうユニ
ットである。また、バス制御ユニット４は、外部バス６
ａ、６ｂを解放するＷＡ　Ｉ　Ｔ命令が実行されて、実
行ユニット３からＷＡ　Ｉ　Ｔ信号が与えられると、外
部バス６ａ、６ｂが使用されている場合には使用が終了
した時点でバス解放信号をバスインターフェース５に与
えるとともに、外部に出力して、すべての外部バス６ａ
、６ｂが解放されることを外部に通知する。

バスインターフェース５は、プロセッサ１から外部に出
力される信号が転送される一方向性の外部バス６ａ及び
、プロセッサ１と外部との間で入出力される信号が転送
される双方向性の外部バス６ｂとプロセッサ１をインタ
ーフェースしており、例えば第２図に示すように構成さ
れている。

第２図において、バスインターフェース５は、プロセッ
サ１と外部バス６ａとがバス解放信号により導通制御さ
れるバッファ回路５１を介して接続され、プロセッサ１
と外部バス６ｂとがクロスカップルされたバッファ回路
５１及びバッファ回路５２を介して接続されて構成され
ている。バッファ回路５１は、バス解放信号の入力によ
り非導通状態となり、プロセッサ１と外部バス６ａとを
非接続状態にするとともに、プロセッサ１から外部バス
６ｂへの出力を不能とする。

次に、この実施例の作用を第３図に示すタイミングチャ
ートを参照して説明する。

第３図のタイミングチャートにあっては、実行処理にメ
モリの読出し処理を必要とする命令■１、実行処理にメ
モリの書込み処理を必要とする命令■２の次にプロセッ
サ１の命令実行を一時的に中断してすべての外部バスを
解放するＷＡ　Ｉ　Ｔ命令！、が実行されるタイミング
を示している。なお、各命令のデコードユニット２にお
けるデコード時間はｌクロックサイクルとし、メモリの
読出し／書込み動作に必要なバスサイクルは５クロツク
サイクルとする。

第３図において、まず、命令１１がデコードユニット２
でデコードされて、デコード結果が実行ユニット３に与
えられると、実行ユニット３て実行処理か開始され、バ
ス制御ユニット４は命令■１の実行処理にともなうメモ
リに対するデータの読出し動作が外部バス６ｂを介して
行なわれるべく、バスインターフェース５を制御する。

命令１１が第３図に示すように実行開始から６クロツク
サイクルで終了すると、命令１１に続いてデコードされ
た命令Ｉ２の実行処理が実行ユニット３で開始される。

命令Ｉ２の実行処理か開始されると、命令Ｉ２の実行処
理にともなって行なわれるメモリへのデータの書込み動
作はバス制御ユニット４が行なうため、実行ユニット３
ての命令Ｉ２の実行処理は１クロツクで終了する。

命令Ｉ２の実行ユニット３における実行処理が終了する
と、命令■２に続いてデコードされたＷＡＩＴ命令■、
が実行ユニット３て実行処理される。ＷＡ　Ｉ　Ｔ命令
Ｉ−３が実行処理されると、プロセッサ１の命令実行は
一時的に中断状態となり、命令Ｉ、以降に続く命令のフ
ェッチ、デコード処理が行なわれなくなる。さらに、ロ
ウレベルからハイレベルに遷移して有効となったＷＡ　
Ｉ　Ｔ信号が実行ユニット３からバス制御ユニット４に
与えられる。

これにより、バス制御ユニット４は、ＷＡＩＴ命令Ｉ、
が実行されたことを認識する。ここで、バス制御ユニッ
ト４は、バス解放信号を出力して外部バス６ａ、６ｂを
解放するわけであるが、第３図に示すように、ＷＡ　Ｉ
　Ｔ信号がハイレベル状態になった時には、命令■２の
実行処理にともなうデータのメモリへの書込み動作が外
部バスを使用して行なわれているので、書込み動作が終
了して外部バスが未使用状態になった後、ハイレベルか
らロウレベルに遷移して有効となるバス解放信号が、バ
ス制御ユニット４からバスインターフェース５及び外部
へ出力される。

これにより、バスインターフェース５のバッファ回路５
１は非導通状態となり、すべての外部バス６ａ、６ｂが
プロセッサ１により非使用状態となり、すべての外部バ
ス６ａ、６ｂが解放される。

このように、ＷＡ　Ｉ　Ｔ命令を実行することによって
、プロセッサ１の命令実行は一時的に中断されるので、
従来のようにループプログラムや外部デバイスに特別な
ハードウェア構成を必要とすることなく、プロセッサ１
の命令実行を確実に中断させることが可能となり、外部
デバイスに対する構成の増加やプロセッサにおける消費
電力の増大を抑制することができる。

さらに、ＷＡ　Ｉ　Ｔ命令を実行することによって、外
部デバイスからの要求信号や承認信号を受けることなく
、プロセッサの状態によらず無条件にすべての外部バス
を解放して外部に通知することか可能となり、外部デバ
イスに特別なハードウェア構成を必要とすることなく、
すべての外部バスを外部デバイスに短時間で解放するこ
とかできるようになる。

なお、ＷＡＩＴ命令が実行された時に、プロセッサの状
態によって条件付きて外部バスを解放するようにしても
良い。

また、上記実施例にあっては、命令により外部バスを解
放するようにしているので、他の命令と同期して外部バ
スを命令により解放して、プロセッサの命令実行を一時
的に中断てきるので、プロセッサを使用したシステムの
開発時におけるデハック工程において、第４図に示すよ
うに、命令実行によりプロセッサ７を一時的に停止させ
て外部バス８を解放した後、例えば信号発生装置９から
信号を外部ハス８に直接供給しなからデパックを実行す
ることか可能となるため、多様なデハノクを行なうこと
ができるようになる。

〔発明の効果〕

以上説明したように、この発明によれば、プロセッサ自
らの命令セットに含まれる中断命令を実行することによ
って、プロセッサの命令実行を一時的に中断し、同時に
すべての外部バスを解放するようにしているので、マス
クデバイスとなるプロセッサに外部バスを介してインタ
ーフェースされるスレーブデバイスの構成を増加させる
ことなく、すべての外部バスを短時間で解放することか
できる。

【図面の簡単な説明】

第１図はこの発明の一実施例に係わるプロセッサの要部
構成を示す図、 第２図は第１図に示すプロセッサにおける要部構成の一
具体的構成例を示す図、 第３図は第１図に示すプロセッサのタイミングチャート
を示す図、 第４図は本発明か適用されたプロセッサの一使用構成例
を示す図である。 １．７・・・プロセッサ ２・・・デコードユニット ３・・・実行ユニット ４・・・バス制御ユニット ５・・・バスインターフェース ６ａ、６ｂ、８・・・外部バス ５１．５２・・・バッファ回路

Claims (1)

1. 【特許請求の範囲】 プロセッサの命令実行を一時的に中断させる中断命令を
   マイクロプログラムにより実行処理する実行手段と、 前記実行手段による中断命令の実行によりプロセッサに
   インターフェースされたすべての外部バスを解放状態に
   して、外部バスが解放されたことを外部に通知するバス
   制御手段と を有することを特徴とするプロセッサ。