JPH04181176A

JPH04181176A - 断線検知回路

Info

Publication number: JPH04181176A
Application number: JP2311003A
Authority: JP
Inventors: Yuzo Yoshioka; 雄三吉岡
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1990-11-15
Filing date: 1990-11-15
Publication date: 1992-06-29
Anticipated expiration: 2012-10-22
Also published as: JP2665567B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〈産業上の利用分野〉本発明は電気負荷等の断線検知を行う断線検知回路に関
する。

〈従来の技術〉この種の回路の従来例として第３図に示すようなものが
ある。

商用交流（ＡＣｌｏｏ　Ｖ）が通電された電源ラインα
には、負荷１０、抵抗Ｒ３、スイッチ回路２０が直列に
配線されている。なお、負荷１０、抵抗Ｒ３、スイッチ
回路２０は電源ラインαに対して接続ラインβにより接
続されている。

スイッチ回路２０はトライアックを有する回路であって
、外部回路で生成された信号によりトライアックがオン
状態になると、負荷１０等に商用交流を通電する一方、
トライアックがオフ状態になると、負荷１０等に商用交
流を通電せず、負荷電流が流れないようになっている。

断線検知回路は、負荷１０の内部又は接続ラインβの断
線の有無を検知するために設けられているもので、以下
のような回路構成となっている。

抵抗Ｒ３の両端にはダイオードＤ１、抵抗Ｒ１、フォト
カプラＰＣの入力側が直列に接続されている。フォトカ
プラＰＣの出力側トランジスタのエミツタは接地されて
いる一方、コレクタは抵抗Ｒ２を介して電源Ｖｄに接続
されている。しかもフォトカプラＰＣの出力側トランジ
スタのコレクタ電圧は、断線の有無を示す判定信号γと
して出力されている。

即ち、負荷ＩＯの内部や接続ラインβに断線が発生して
おらず全く正常である場合には、スイッチ回路２０がオ
ン状態であれば、負荷電流が抵抗Ｒ３に流れてこの両端
に電圧が発生する。特に、商用交流の電圧が図中Ａ点が
プラスで、Ｂ点がマイナスであるタイミングでは、ダイ
オードＤ１、抵抗Ｒ１、フォトカプラＰＣの入力側ダイ
オードに電流が流れて、フォトカプラＰＣがオン状態と
なる。

一方、商用交流の電圧が図中Ａ点がマイナスで、Ｂ点が
プラスであるタイミングでは、ダイオードＤ１がオフ状
態である故に、フォトカプラＰＣの入力側ダイオード等
には電流が流れず、フォトカプラＰＣもオフ状態である
。従って、負荷ＩＯや接続ラインβが正常である場合に
は、判定信号Ｔには商用周波数に応したパルスが現れる
。

これに対して、負荷１０の内部や接続ラインβの何れか
に断線が発生して異常である場合には、抵抗Ｒ３に負荷
電流が流れ得す、これに伴って、フォトカプラＰＣは常
にオフ状態のままで、判定信号Ｔには電源Ｖｄの一定電
圧が現れる。

このように判定信号Ｔにより負荷１０の内部や接続ライ
ンβの断線の有無が判るようになっている。

〈発明が解決しようとする課題〉しかしながら、上記従来例による場合には、次に述べる
欠点が指摘されている。

まず第１には、スイッチ回路２０をオン状態にしなけれ
ば、断線の有無を検知できないという欠点がある。完全
に断線していれば特に大きな問題は生じないものの、断
線に近い状態で、スイッチ回路２０をオン状態にすると
、断線に近い状態から完全に断線し、このときに発生す
る過渡的な電流により断線検知回路が影響を受けるとい
うおそれがある。

第２には、負荷１０とスイッチ回路２０との間に抵抗Ｒ
３が接続されているので、効率の点からして抵抗Ｒ３の
値は低いことが望ましいが、負荷１０がモータ等のコイ
ル負荷である場合で、コイルにレアショートが発生する
と、抵抗Ｒ３に過渡的に大きな電流が流れて大きな電圧
が発生し、断線検知回路、特に、フォトカプラＰＣ等が
破壊され、最悪の場合には発火する等の危険な状態とな
る。

つまり従来例による場合には回路の安全性の点で大きな
問題があった。

本発明は上記事情に鑑みて創案されたものであり、その
目的とするところは、安全性の高い断線検知回路を提供
することにある。

〈課題を解決するための手段〉本発明の断線検知回路は、電源ラインにはスイッチ回路
と負荷とが直列に接続されており、この接続ライン又は
負荷の断線を検知する断線検知回路において、スイッチ
回路の両端に並列に接続してありスイ・ンチ回路がオフ
状態の時に接続ライン及び負荷に流れる電流の有無を検
知する高入力抵抗の検知回路と、検知回路の検知結果に
基づいて断線の有無を判定する判定回路とを具備してい
る。

〈作用〉スイッチ回路がオフ状態の時には、負荷、スイッチ回路
のルートには電流が流れないが、負荷、検知回路のルー
トには電流が流れ得る。

電流が流れていることを検知回路が検知したときには、
判定回路は、負荷の内部又は接続ラインに断線が発生し
ておらず正常であると判定する。

ただ、検知回路の入力抵抗は高いので、このときに流れ
る電流は非常に小さい。

これに対して、電流が流れていないことを検知回路が検
知したときには、判定回路は、負荷の内部又は接続ライ
ンに断線が発生し異常であると判定する。

〈実施例〉以下、本発明にかかる断線検知回路の一実施例を図面を
参照して説明する。第１図は断線検知回路を中心とした
回路図、第２図は判定信号の波形を示す図であって、（
ａ）は正常時、（ｂ）は断線発生時を夫々示している。

商用交流（ＡＣｌｏｏ　Ｖ）が通電された電源ラインα
には、負荷ＩＯ、スイッチ回路２０が直列に配線されて
いる。

なお、負荷１０、スイッチ回路２０は電源ラインαに対
して接続ラインβにより接続されている。

スイッチ回路２０はトライアックを有する回路であって
、マイクロコンピュータ５０で生成された制御信号εに
基づいて、トライアックがオン状態になると負荷ＩＯに
商用交流を通電する一方、トライアックがオフ状態にな
ると負荷１０に商用交流を通電せず、負荷電流を流さな
いような構成となっている。

ここに掲げる断線検知回路は、負荷１０の内部或いは接
続ラインβの断線を検知するとともに、断線時にはスイ
ッチ回路２０を強制的にオフ状態にするような基本構成
となっている。以下、回路構成について詳しく説明する
。

スイッチ回路２０の両端には、ダイオードＤ１、抵抗Ｒ
、フォトカプラＰＣの入力側が直列に接続されている。

フォトカプラＰＣの出力側トランジスタのエミッタは接
地されている一方、コレクタは抵抗Ｒ２を介して電ｆｉ
Ｖｄに接続されている。

しかもフォトカプラＰＣの出力側トランジスタのコレク
タ電圧は、断線の有無を示す判定信号γとしてマイクロ
コンピュータ５０に導出されるようになっている。

但し、スイッチ回路２０がオフ状態であるときでも、負
荷１０の内部又は接続ラインβに断線か発生していない
場合で、負荷１０、抵抗Ｒ、ダイオードＤＩ、フォトカ
プラＰＣの入力側にかけて電流が流れるが、抵抗Ｒの抵
抗値は、このときに流れる電流がフォトカプラＰＣの入
力許容電流値を超えないような値に設定されている。即
ち、検知回路３０の入力抵抗は負荷１０に比べて高く設
定されている。通常、フォトカプラＰＣの入力側ダイオ
ードに必要な電流は数ｍＡであるので、抵抗Ｒは数にΩ
から数１ＯＫΩ程度の大きな抵抗値となる。

マイクロコンピュータ５０では、判定信号Ｔに基づいて
断線の有無を認識した上で、断線が発生していないと認
識したときには、負荷運転用のスイッチ（図示せず）が
オンであることを条件に、スイッチ回路２０をオン状態
にするための制御信号εを作り出すようになっている。

これに対して、断線が発生していると認識したときには
、負荷運転用のスイッチに関係なく、スイッチ回路２０
を強制的にオフ状態にする制御信号εを作り出すととも
に、断線の発生をランプ等で知らしめるようになってい
る。

以下、上記のように構成された断線検知回路により断線
の有無を検知できる原理について説明する。

まず、負荷１０の内部や接続ラインβに断線が発生して
おらず全（正常であると仮定する。すると、スイッチ回
路２０がオン状態の時には、検知回路３０の経路に電流
が流れることはないが、スイッチ回路２０がオフ状態で
、且つ商用交流の電圧が図中Ａ点がプラスで、Ｂ点がマ
イナスであるタイミングで電流が流れる。ただ、検知回
路３０の入力抵抗は高いので、このとき流れる電流は非
常に小さい。

フォトカプラＰＣの入力側ダイオードに電流が流れると
、判定回路４０としてのフォトカプラＰＣの出力側トラ
ンジスタがターンオンして、このトランジスタのコレク
タ電圧がＶｄからＧＮＤに変化する。スイッチ回路２０
がオフ状態でも、商用交流の電圧が図中Ｂ点がプラスで
、Ａ点がマイナスであるタイミングではフォトカプラＰ
Ｃの入力側ダイオードに電流は流れないので、結果とし
て判定信号γは第２図（ａ）に示すような波形となる。

一方、負荷１０の内部や接続ラインβに断線が発生して
異常である場合について仮定する。このときには、スイ
ッチ回路２０のオン・オフ状態に関係なく、負荷１０、
電源ラインβには電流が流れない。

従って、検知回路３０にも電流が流れず、判定回路４０
としてのフォトカプラＰＣの出力側トランジスタはオフ
状態のままで、このトランジスタのコレクタ電圧はＶｄ
を維持する。結果として、判定信号γは第２図（ｂ）に
示すような波形となる。

つまり判定信号γにより負荷１０の内部や接続うインβ
の断線の有無が判るようになっている。

なお、゛本発明にかかる断線検知回路は上記実施例に限
定されることなく、スイッチ回路としてはサイリスクや
リレーを用いた回路でも良く、多相の電源ラインにも適
用できる。

〈発明の効果〉本発明の第１請求項にかかる断線検知回路による場合に
は、スイ・ンチ回路がオフ状態の時に断線の有無が検知
できる回路構成となっているので、スイッチ回路をオン
状態にしなければ断線の有無を検知できなかった従来回
路に比べると這かに安全性が高い。特に、負荷がコイル
負荷である場合で、コイルにレアショートが発生したと
きでも、検知回路の入力抵抗は非常に高い故に、大きな
過渡電流が発生することがなく、回路自体が破壊された
り発火する可能性がなくなる。

本発明の第２請求項にかかる断線検知回路による場合に
は、フォトカプラを利用した回路構成となっているので
、回路自体を非常に単純化できると同時に、負荷側の電
源と判定信号の処理回路側電源とをｔ源分離することも
できるので、回路の低コスト化及び高性能化を推進する
上で大きなメリットがある。

【図面の簡単な説明】

第１図及び第２図は本発明にかかる断線検知回路の一実
施例を説明するための図であって、第１図は断線検知回
路を中心に示した回路図、第２図は判定信号の波形を示
す図であって、（ａ）は正常時、（ｂ）は断線発生時を
夫々示している。第３図は従来の断線検知回路を説明す
るための図であって、第１図に対応する図である。 α・・・電源ライン β・・・接続ライン１０・・・負荷２０・・・スイッチ回路３０・・・検知回路Ｒ・・・抵抗４０・・・判定回路ＰＣ・・・フォトカプラ γ・・・判定信号特許出願人　　シャープ株式会社

Claims

【特許請求の範囲】

（１）電源ラインにはスイッチ回路と負荷とが直列に接
続されており、この接続ライン又は負荷の断線を検知す
る断線検知回路において、スイッチ回路の両端に並列に
接続してありスイッチ回路がオフ状態の時に接続ライン
及び負荷に流れる電流の有無を検知する高入力抵抗の検
知回路と、検知回路の検知結果に基づいて断線の有無を
判定する判定回路とを具備していることを特徴とする断
線検知回路。
（２）検知回路として、抵抗とフォトカプラの入力側と
を直列に接続した回路を用い、判定回路として前記フォ
トカプラを用い、当該フォトカプラの出力側から断線の
有無を判定する判定信号を出力するようにした請求項１
記載の断線検知回路。