JPH04185116A - Ｄ／ａコンバータ回路 - Google Patents
Ｄ／ａコンバータ回路Info
- Publication number
- JPH04185116A JPH04185116A JP31651590A JP31651590A JPH04185116A JP H04185116 A JPH04185116 A JP H04185116A JP 31651590 A JP31651590 A JP 31651590A JP 31651590 A JP31651590 A JP 31651590A JP H04185116 A JPH04185116 A JP H04185116A
- Authority
- JP
- Japan
- Prior art keywords
- data
- converter
- channel
- address
- forced
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、例えばコンピュータシステム等の他の装置か
らデータを取り込みアナログ信号に変換して出力するＤ
／Ａコンバータ回路、特に所定チャネル数のＤ／Ａコン
バータを備えた回路に関する。
らデータを取り込みアナログ信号に変換して出力するＤ
／Ａコンバータ回路、特に所定チャネル数のＤ／Ａコン
バータを備えた回路に関する。
［従来の技術］
従来から、コンピュータシステム等の装置からデジタル
のデータを取り込み、これをアナログ信号に変換して出
力するＤ／Ａコンバータ回路か用いられている。
のデータを取り込み、これをアナログ信号に変換して出
力するＤ／Ａコンバータ回路か用いられている。
第２図には、−従来例に係るＤ／Ａコンバータ回路の構
成か示されている。
成か示されている。
この図に示される回路は、コンピュータシステム１０と
アドレスバス１２及びデータバス１４によって接続され
ている。このうちアドレスバス１２は、デコーダ１６及
びコンパレータ１８に接続されている。コンパレータ１
８にはさらにアドレス設定スイッチ２０が接続されてい
る。
アドレスバス１２及びデータバス１４によって接続され
ている。このうちアドレスバス１２は、デコーダ１６及
びコンパレータ１８に接続されている。コンパレータ１
８にはさらにアドレス設定スイッチ２０が接続されてい
る。
この従来例においては、アドレス設定スイッチ２０によ
り指定されるアドレスと、コンピュータシステム１０か
らアドレスバス１２を介して供給されるアドレスと、か
コンパレータ１８により比較される。コンパレータ１８
は、両者が一致した場合にＬ値を設定し、デコーダ１６
に供給する。
り指定されるアドレスと、コンピュータシステム１０か
らアドレスバス１２を介して供給されるアドレスと、か
コンパレータ１８により比較される。コンパレータ１８
は、両者が一致した場合にＬ値を設定し、デコーダ１６
に供給する。
デコーダ１６は、コンパレータ１８の出力をイネーブル
入力端子Ｇから取り込む。一方、デコーダ１６は、コン
ピュータシステム１０からアドレスバッファ１２を介し
てアドレス信号を取り込み、さらにコンピュータシステ
ム１０からイネーブル入力端子Ｇを介してＷＲＩＴＥ信
号を取り込む。
入力端子Ｇから取り込む。一方、デコーダ１６は、コン
ピュータシステム１０からアドレスバッファ１２を介し
てアドレス信号を取り込み、さらにコンピュータシステ
ム１０からイネーブル入力端子Ｇを介してＷＲＩＴＥ信
号を取り込む。
デコーダ１６は、コンピュータシステム１０からＨ値の
ＷＲＩＴＥ信号が供給されかつコンパレータ１８からＬ
値の信号が供給されている場合に、コンピュータシステ
ム１０から供給されるアドレスをデコードし、そのデコ
ード結果を出力する。
ＷＲＩＴＥ信号が供給されかつコンパレータ１８からＬ
値の信号が供給されている場合に、コンピュータシステ
ム１０から供給されるアドレスをデコードし、そのデコ
ード結果を出力する。
デコーダ１６の後段には、４個のＤ／Ａコンバータ２４
が接続されている。デコーダ１６の出力は、Ｄ／Ａコン
バータ２４のチップセレクト端子テ百に取り込まれる。
が接続されている。デコーダ１６の出力は、Ｄ／Ａコン
バータ２４のチップセレクト端子テ百に取り込まれる。
すなわち、デコーダ１６の出力はパラレル４ビツトであ
り、各ビットの出力がチップセレクト信号としてＤ／Ａ
コンバータ２４に供給される。
り、各ビットの出力がチップセレクト信号としてＤ／Ａ
コンバータ２４に供給される。
一方、Ｄ／Ａコンバータ２４は、データバス１４を介し
てそれぞれデータを取り込む。
てそれぞれデータを取り込む。
デ：７−ダ１６からＤ／Ａコンバータ２４に供給される
チップセレクト信号は、データバス１４を介して取り込
まれるデータ信号の処理をいずれのＤ／Ａコンバータ２
４が担当するかを選択する信号である。すなわち、所定
値のチップセレクト信号が入力されたＤ／Ａコンバータ
２４のみが、コンピュータシステム１０から供給される
データ信号についてのＤ／Ａ （ディジタル／アナログ
）変換を実行する。各Ｄ／Ａコンバータ２４は、それぞ
れ１個のアナログ出力端子を有しており、Ｄ／Ａ変換の
結果得られるアナログ信号は、当該アナログ出力端子か
ら出力される。
チップセレクト信号は、データバス１４を介して取り込
まれるデータ信号の処理をいずれのＤ／Ａコンバータ２
４が担当するかを選択する信号である。すなわち、所定
値のチップセレクト信号が入力されたＤ／Ａコンバータ
２４のみが、コンピュータシステム１０から供給される
データ信号についてのＤ／Ａ （ディジタル／アナログ
）変換を実行する。各Ｄ／Ａコンバータ２４は、それぞ
れ１個のアナログ出力端子を有しており、Ｄ／Ａ変換の
結果得られるアナログ信号は、当該アナログ出力端子か
ら出力される。
このように、従来のＤ／Ａコンバータ回路においては、
動作させるＤ／Ａコンバータ２４を選択しつつ、コンピ
ュータシステム１０から供給されるデータをＤ／Ａ変換
することか可能であった。
動作させるＤ／Ａコンバータ２４を選択しつつ、コンピ
ュータシステム１０から供給されるデータをＤ／Ａ変換
することか可能であった。
従って、各チャンネルに接続される外部機器に対し、選
択的にアナログ信号を与えることが可能であった。
択的にアナログ信号を与えることが可能であった。
［発明が解決しようとする課題］
しかしながら、従来のＤ／Ａコンバータ回路においては
、コンピュータシステム等の外部装置からデータが供給
されこれに応じてＤ／Ａ変換か行われるため、使用者が
任意のデジタルデータに対応したアナログ出力を得るこ
とが困難であった。
、コンピュータシステム等の外部装置からデータが供給
されこれに応じてＤ／Ａ変換か行われるため、使用者が
任意のデジタルデータに対応したアナログ出力を得るこ
とが困難であった。
すなわち、コンピュータシステム等の外部装置において
任意のデータを出力するためのプログラムが用意されて
いない場合には、当該必要なデータに係るアナログ出力
をＤ／Ａコンバータから得ることができない。すなわち
、Ｄ／Ａコンバータ回路の出力データを設定することが
できない。
任意のデータを出力するためのプログラムが用意されて
いない場合には、当該必要なデータに係るアナログ出力
をＤ／Ａコンバータから得ることができない。すなわち
、Ｄ／Ａコンバータ回路の出力データを設定することが
できない。
また、コンピュータシステムに所定のプログラムが実装
されており、当該コンピュータシステムが当該プログラ
ムにより動作している状態においては、Ｄ／Ａコンバー
タの出力データを設定するためには、−旦コンビュータ
システム及びＤ／Ａコンバータ回路の動作を止め、改め
てＤ／Ａコンバータ回路に対して出力データの設定に係
るコンピュータシステムの動作を再開させる必要がある
という問題点があった。
されており、当該コンピュータシステムが当該プログラ
ムにより動作している状態においては、Ｄ／Ａコンバー
タの出力データを設定するためには、−旦コンビュータ
システム及びＤ／Ａコンバータ回路の動作を止め、改め
てＤ／Ａコンバータ回路に対して出力データの設定に係
るコンピュータシステムの動作を再開させる必要がある
という問題点があった。
本発明は、このような問題点を解決することを課題とし
てなされたものであり、Ｄ／Ａコンバータ回路の出力デ
ータを任意に設定可能にすることを目的とする。
てなされたものであり、Ｄ／Ａコンバータ回路の出力デ
ータを任意に設定可能にすることを目的とする。
［課題を解決するための手段］
このような目的を達成するために、本発明は、入力され
るデータをＤ／Ａ変換してそれぞれ出力する所定チャネ
ル数のＤ／Ａコンバータと、コンピュータシステム等の
他の装置からアドレスを取り込むアドレス入力手段と、
当該他の装置からデータを取り込むデータ入力手段と、
アドレス入力手段により取り込まれたアドレスか所定の
アドレスである場合にこのアドレスに対応するチャネル
のＤ／Ａコンバータを選択するチップセレクト手段と、
データ入力手段により取り込まれたデータを少なくとも
チップセレクト手段により選択されているＤ／Ａコンバ
ータに供給するデータ供給手段と、を有するＤ／Ａコン
バータ回路において、チャネルを指定しＤ／Ａコンバー
タを選択する強制チップセレクト手段と、データを設定
し強制チップセレクト手段により選択されているＤ／Ａ
コンバータにデータを供給する強制データ供給手段と、
を有することを特徴とする 請求項（２）は、強制チップセレクト手段が、チャネル
を設定するチャネル設定スイッチと、チャネル設定スイ
ッチにより設定されたチャネルのＤ／Ａコンバータを選
択するデコーダと、チップセレクト手段又はデコーダに
よりＤ／Ａコンバータを選択させる所定個数の論理和素
子と、を有することを特徴とする。
るデータをＤ／Ａ変換してそれぞれ出力する所定チャネ
ル数のＤ／Ａコンバータと、コンピュータシステム等の
他の装置からアドレスを取り込むアドレス入力手段と、
当該他の装置からデータを取り込むデータ入力手段と、
アドレス入力手段により取り込まれたアドレスか所定の
アドレスである場合にこのアドレスに対応するチャネル
のＤ／Ａコンバータを選択するチップセレクト手段と、
データ入力手段により取り込まれたデータを少なくとも
チップセレクト手段により選択されているＤ／Ａコンバ
ータに供給するデータ供給手段と、を有するＤ／Ａコン
バータ回路において、チャネルを指定しＤ／Ａコンバー
タを選択する強制チップセレクト手段と、データを設定
し強制チップセレクト手段により選択されているＤ／Ａ
コンバータにデータを供給する強制データ供給手段と、
を有することを特徴とする 請求項（２）は、強制チップセレクト手段が、チャネル
を設定するチャネル設定スイッチと、チャネル設定スイ
ッチにより設定されたチャネルのＤ／Ａコンバータを選
択するデコーダと、チップセレクト手段又はデコーダに
よりＤ／Ａコンバータを選択させる所定個数の論理和素
子と、を有することを特徴とする。
そして、請求項（３）は、強制データ設定手段が、デー
タを設定するデータ設定スイッチと、少なくともチップ
セレクト手段によりＤ／Ａコンバータの選択が行われて
いないときにデータ設定スイッチに設定されたデータを
強制チップセレクト手段により選択されたチャネルのＤ
／Ａコンバータに供給する選択供給手段と、を有するこ
とを特徴とする。
タを設定するデータ設定スイッチと、少なくともチップ
セレクト手段によりＤ／Ａコンバータの選択が行われて
いないときにデータ設定スイッチに設定されたデータを
強制チップセレクト手段により選択されたチャネルのＤ
／Ａコンバータに供給する選択供給手段と、を有するこ
とを特徴とする。
［作用］
本発明のＤ／Ａコンバータ回路においては、Ｄ／Ａコン
バータの選択が、チップセレクト手段及び強制チップセ
レクト手段により行われる。チップセレクト手段におけ
る選択は、他の装置、例えばコンピュータシステムから
供給されるアドレスに基づき実行される。一方で、強制
チップセレクト手段による選択は、例えば使用者の手動
によるチャネルの指定に基づき実行される。
バータの選択が、チップセレクト手段及び強制チップセ
レクト手段により行われる。チップセレクト手段におけ
る選択は、他の装置、例えばコンピュータシステムから
供給されるアドレスに基づき実行される。一方で、強制
チップセレクト手段による選択は、例えば使用者の手動
によるチャネルの指定に基づき実行される。
また、Ｄ／Ａコンバータに供給すべきデータの設定は、
データ供給手段及び強制データ供給手段により実行され
る。データ供給手段によるＤ／Ａコンバータへのデータ
の供給は、チップセレクト手段によるＤ／Ａコンバータ
選択に応じて実行される。すなわち、チップセレクト手
段により選択されたＤ／Ａコンバータには、データ入力
手段により取り込まれたデータがデータ供給手段によっ
て供給される。一方、強制データ供給手段によるデータ
供給は、強制チップセレクト手段による選択結果に応じ
て実行される。すなわち、強制データ供給手段によって
Ｄ／Ａコンバータにデータを供給する場合、この強制デ
ータ供給手段には例えば使用者の手動によってデータが
設定され、強制チンブセレトク手段により選択されてい
るＤ／Ａコンバータに当該データが供給される。
データ供給手段及び強制データ供給手段により実行され
る。データ供給手段によるＤ／Ａコンバータへのデータ
の供給は、チップセレクト手段によるＤ／Ａコンバータ
選択に応じて実行される。すなわち、チップセレクト手
段により選択されたＤ／Ａコンバータには、データ入力
手段により取り込まれたデータがデータ供給手段によっ
て供給される。一方、強制データ供給手段によるデータ
供給は、強制チップセレクト手段による選択結果に応じ
て実行される。すなわち、強制データ供給手段によって
Ｄ／Ａコンバータにデータを供給する場合、この強制デ
ータ供給手段には例えば使用者の手動によってデータが
設定され、強制チンブセレトク手段により選択されてい
るＤ／Ａコンバータに当該データが供給される。
このように、本発明においては、コンピュータシステム
等の他の装置からチャネルの指定及びデータの供給を受
けてＤ／Ａコンバータが動作する。
等の他の装置からチャネルの指定及びデータの供給を受
けてＤ／Ａコンバータが動作する。
一方で、本発明においては、例えば使用者の手動によっ
て設定されたデータが、同様に使用者の手動によって指
定されたチャネルのＤ／Ａコンバータに供給され、当該
Ｄ／Ａコンバータが動作することになる。
て設定されたデータが、同様に使用者の手動によって指
定されたチャネルのＤ／Ａコンバータに供給され、当該
Ｄ／Ａコンバータが動作することになる。
さらに、請求項（２）においては、前述した強制チップ
セレクト手段がチャネル設定スイッチ、デコーダ及び所
定個数の論理和素子を備えている。
セレクト手段がチャネル設定スイッチ、デコーダ及び所
定個数の論理和素子を備えている。
まず、チャネル設定スイッチによりチャネルか設定され
、デコーダにより当該設定されたチャネルのＤ／Ａコン
バータが選択され、そして、論理和素子により、チップ
セレクト手段またはデコーダにより選択されたＤ／Ａコ
ンバータが選択される。
、デコーダにより当該設定されたチャネルのＤ／Ａコン
バータが選択され、そして、論理和素子により、チップ
セレクト手段またはデコーダにより選択されたＤ／Ａコ
ンバータが選択される。
そして、請求項（３）においては、強制データ供給手段
が、データ設定スイッチ及び選択供給手段を備えている
。データ設定スイッチは、チップセレクト手段によりＤ
／Ａコンバータ選択が行われていない時に、データ設定
スイッチにより設定されたデータを強制チップセレクト
手段により選択されたチャネルＤ／Ａコンバータに供給
する。
が、データ設定スイッチ及び選択供給手段を備えている
。データ設定スイッチは、チップセレクト手段によりＤ
／Ａコンバータ選択が行われていない時に、データ設定
スイッチにより設定されたデータを強制チップセレクト
手段により選択されたチャネルＤ／Ａコンバータに供給
する。
従って、請求項（３）においては、チップセレクト手段
及びデータ供給手段の動作と、強制チップセレクト手段
及び強制データ供給手段の動作と、が調和し、それぞれ
により選択されたＤ／Ａコンバータが相異なる時点で動
作することとなる。
及びデータ供給手段の動作と、強制チップセレクト手段
及び強制データ供給手段の動作と、が調和し、それぞれ
により選択されたＤ／Ａコンバータが相異なる時点で動
作することとなる。
［実施例コ
以下、本発明の好適な実施例を図面に基づいて説明する
。なお、第２図に示される従来例と同様の構成には同一
の符号を付し説明を省略する。
。なお、第２図に示される従来例と同様の構成には同一
の符号を付し説明を省略する。
第１図には、本発明の一実施例に係るＤ／Ａコンバータ
回路の構成が示されている。
回路の構成が示されている。
この図に示される実施例は、第２図に示される従来例に
、さらにチャネル設定スイッチ２６、スイッチ２８、デ
コーダ３０１４個の０Ｒ３２、Ｎ０Ｔ３４、データ設定
スイッチ３６及びスリーステートバッファ３８を付加し
た構成である。
、さらにチャネル設定スイッチ２６、スイッチ２８、デ
コーダ３０１４個の０Ｒ３２、Ｎ０Ｔ３４、データ設定
スイッチ３６及びスリーステートバッファ３８を付加し
た構成である。
デコーダ１６の出力側には、０Ｒ３２が各チャネルのチ
ップセレクト信号に対応して設けられている。０Ｒ３２
の出力端は、Ｄ／Ａコンバータ２４のチップセレクト端
子Ｃ８側に接続されている。
ップセレクト信号に対応して設けられている。０Ｒ３２
の出力端は、Ｄ／Ａコンバータ２４のチップセレクト端
子Ｃ８側に接続されている。
一方、０Ｒ３２の他の入力端は、デコーダ３０の出力端
に接続されている。すなわち、デコーダ３０は、デコー
ダ１６と同様パラレル４ビツトの出力を有している。デ
コーダ３０の入力側には、チャネル設定スイッチ２６が
設けられており、また、イネーブル入力端子Ｇにはスイ
ッチ２８か接続されている。
に接続されている。すなわち、デコーダ３０は、デコー
ダ１６と同様パラレル４ビツトの出力を有している。デ
コーダ３０の入力側には、チャネル設定スイッチ２６が
設けられており、また、イネーブル入力端子Ｇにはスイ
ッチ２８か接続されている。
コンパレータ１８の出力に係る信号は、デコーダ１６の
イネーブル入力端子で及びスリーステートバッファ２２
のイネーブル入力端子ＥＮに接続されると共に、Ｎ０Ｔ
３４を介してスリーステートバッファ３８のイネーブル
入力端子ＥＮに接続されている。スリーステートバッフ
ァの入力端には、データ設定スイッチ３６が接続されて
おり、スリーステートバッファ３８の出力は、スリース
テートバッファ２２と同様にデータバス１４に接続され
ている。
イネーブル入力端子で及びスリーステートバッファ２２
のイネーブル入力端子ＥＮに接続されると共に、Ｎ０Ｔ
３４を介してスリーステートバッファ３８のイネーブル
入力端子ＥＮに接続されている。スリーステートバッフ
ァの入力端には、データ設定スイッチ３６が接続されて
おり、スリーステートバッファ３８の出力は、スリース
テートバッファ２２と同様にデータバス１４に接続され
ている。
次に、この実施例の動作について説明する。
まず、コンピュータシステム１０からアドレス信号及び
データ信号か供給されている場合の動作については、第
２図に示される従来例と同様の動作になる。
データ信号か供給されている場合の動作については、第
２図に示される従来例と同様の動作になる。
すなわち、コンピュータシステム１０からアドレスバス
１２を介してコンパレータ１８にアドレス信号が供給さ
れると、このアドレス信号の内容が、アドレス設定スイ
ッチ２０により設定されているアドレスと比較され、一
致した場合にデコーダ１６のイネーブル入力端子Ｇ及び
スリーステートバッファ２２のイネーブル入力端子ＥＮ
にＬ値の信号が出力される。
１２を介してコンパレータ１８にアドレス信号が供給さ
れると、このアドレス信号の内容が、アドレス設定スイ
ッチ２０により設定されているアドレスと比較され、一
致した場合にデコーダ１６のイネーブル入力端子Ｇ及び
スリーステートバッファ２２のイネーブル入力端子ＥＮ
にＬ値の信号が出力される。
この状態で、コンピュータシステム１ｏからデコーダ１
６にＨ値のＷＲＩＴＥ信号が供給されると、デコーダ１
６はイネーブル入力端子ＧがらこのＷＲＩＴＥ信号を取
り込み、コンピュータシステム１０から与えられるアド
レスに係るチャネル＋７）Ｄ／Ａ：７ンバータ２４を選
択すべく、パラレル４ビツトのチップセレクト信号を出
力する。
６にＨ値のＷＲＩＴＥ信号が供給されると、デコーダ１
６はイネーブル入力端子ＧがらこのＷＲＩＴＥ信号を取
り込み、コンピュータシステム１０から与えられるアド
レスに係るチャネル＋７）Ｄ／Ａ：７ンバータ２４を選
択すべく、パラレル４ビツトのチップセレクト信号を出
力する。
このとき、デコーダ１６の出力側に設けられている論理
素子か０Ｒ３２であるため、デコーダ１６によるチップ
セレクト信号は、従来例と同様Ｄ／Ａコンバータ２４の
チップセレクト端子Ｃ８に入力され、このチップセレク
ト信号により選択されたＤ／Ａコンバータ２４からのア
ナログ出力が得られることになる。
素子か０Ｒ３２であるため、デコーダ１６によるチップ
セレクト信号は、従来例と同様Ｄ／Ａコンバータ２４の
チップセレクト端子Ｃ８に入力され、このチップセレク
ト信号により選択されたＤ／Ａコンバータ２４からのア
ナログ出力が得られることになる。
なお、この時、データ信号は、データバス１４及びスリ
ーステートバッファ２２を介してＤ／Ａコンバータ２４
に供給される。
ーステートバッファ２２を介してＤ／Ａコンバータ２４
に供給される。
この実施例において特徴的な動作は、使用者の手動によ
りＤ／Ａコンバータ２４の出力を設定する動作である。
りＤ／Ａコンバータ２４の出力を設定する動作である。
この場合、使用者は、まずスイッチ２８を閉じ、デコー
ダ３０のイネーブル入力端子互を地絡する。
ダ３０のイネーブル入力端子互を地絡する。
また、使用者は、これに先立ちチャネル設定スイッチ２
６にチャネルを設定する。デコーダ３０は、イネーブル
入力端子でから取り込まれる信号がＬ値となったとき、
すなわちスイッチ２８が閉じられた時に、チャネル設定
スイッチ２６において設定されているチャネルのＤ／Ａ
コンノー一夕２４を選択すべく、チップセレクト信号を
出力する。このチップセレクト信号は、デコーダ１６の
出力に係るチップセレクト信号と同様、０Ｒ３２を介し
て各Ｄ／Ａコンバータ２４のチップセレクト端子Ｃ８に
入力される。
６にチャネルを設定する。デコーダ３０は、イネーブル
入力端子でから取り込まれる信号がＬ値となったとき、
すなわちスイッチ２８が閉じられた時に、チャネル設定
スイッチ２６において設定されているチャネルのＤ／Ａ
コンノー一夕２４を選択すべく、チップセレクト信号を
出力する。このチップセレクト信号は、デコーダ１６の
出力に係るチップセレクト信号と同様、０Ｒ３２を介し
て各Ｄ／Ａコンバータ２４のチップセレクト端子Ｃ８に
入力される。
一方で、使用者が手動によってＤ／Ａコンバータ回路の
出力を設定しようとする場合、Ｄ／Ａコンバータ２４に
おいてＤ／Ａ変換の対象となるデジタルデータはデータ
設定スイッチ３６からスリーステートバッファ３８及び
データバス１４を介して供給される。
出力を設定しようとする場合、Ｄ／Ａコンバータ２４に
おいてＤ／Ａ変換の対象となるデジタルデータはデータ
設定スイッチ３６からスリーステートバッファ３８及び
データバス１４を介して供給される。
すなわち、手動により出力の設定を実行する場合、使用
者は、予めデータ設定スイッチ３６にＤ／Ａ変換の対象
となるデータを設定する。スリーステートバッファ３８
は、イネーブル入力端子Ｈに入力される信号がＬ値の時
にのみ、データ設定スイッチ３６から供給されるデータ
をデータバス１４上に送出する。スリーステートバッフ
ァ３８のイネーブル入力端子ＥＮに取り込まれる信号が
Ｌ値となる場合とは、コンパレータ１８の出力に係る信
号がＨ値となる場合、従ってコンピュータシステム１０
から出力されるアドレス信号の内容かアドレス設定スイ
ッチ２０により設定されているアドレスと一致しない場
合である。
者は、予めデータ設定スイッチ３６にＤ／Ａ変換の対象
となるデータを設定する。スリーステートバッファ３８
は、イネーブル入力端子Ｈに入力される信号がＬ値の時
にのみ、データ設定スイッチ３６から供給されるデータ
をデータバス１４上に送出する。スリーステートバッフ
ァ３８のイネーブル入力端子ＥＮに取り込まれる信号が
Ｌ値となる場合とは、コンパレータ１８の出力に係る信
号がＨ値となる場合、従ってコンピュータシステム１０
から出力されるアドレス信号の内容かアドレス設定スイ
ッチ２０により設定されているアドレスと一致しない場
合である。
従って、コンピュータシステム１０から出力されるデー
タ信号と、データ設定スイッチ３６により設定されるデ
ータと、は同時にＤ／Ａコンバータ２４に供給されるこ
とはない。
タ信号と、データ設定スイッチ３６により設定されるデ
ータと、は同時にＤ／Ａコンバータ２４に供給されるこ
とはない。
この結果、Ｄ／Ａコンバータ２４は、チャネル設定スイ
ッチ２６の設定に応じ、データ設定スイッチ３６により
設定されているデータをＤ／Ａ変換して出力することに
なる。すなわち、Ｄ／Ａコンバータ回路の出力が設定さ
れる。
ッチ２６の設定に応じ、データ設定スイッチ３６により
設定されているデータをＤ／Ａ変換して出力することに
なる。すなわち、Ｄ／Ａコンバータ回路の出力が設定さ
れる。
このように、本実施例においては、使用者か手動によっ
てチャネル設定スイッチ２６及びデータ設定スイッチ３
６にチャネル及びデータを設定しておき、この状態でス
イッチ２８を閉じてデコーダ３０のイネーブル入力端子
Ｇを地絡させれば、Ｄ／Ａコンバータ２４の出力を所定
の値に設定することができる。すなわち、Ｄ／Ａコンバ
ータ回路の出力を所定のアナログ値に設定することがで
きる。
てチャネル設定スイッチ２６及びデータ設定スイッチ３
６にチャネル及びデータを設定しておき、この状態でス
イッチ２８を閉じてデコーダ３０のイネーブル入力端子
Ｇを地絡させれば、Ｄ／Ａコンバータ２４の出力を所定
の値に設定することができる。すなわち、Ｄ／Ａコンバ
ータ回路の出力を所定のアナログ値に設定することがで
きる。
二の場合、コンピュータシステム１０において格別のプ
ログラムを実装する必要がなく、また、当該コンピュー
タシステム１０の動作とは無関係に、かかる動作を実行
できる。従って、目的とするアナログ出力を自在に得る
ことができる。
ログラムを実装する必要がなく、また、当該コンピュー
タシステム１０の動作とは無関係に、かかる動作を実行
できる。従って、目的とするアナログ出力を自在に得る
ことができる。
［発明の効果］
以上説明したように、本発明によれば、強制チップセレ
クト手段及び強制データ供給手段を設はチャネルの指定
及びデータの設定を可能にしたため、コンピュータシス
テムの動作にかかわりなく任意のアナログ出力を得るこ
とができる。また、チャネルの指定及びデータの設定は
、例えば手動により実行することかできる。
クト手段及び強制データ供給手段を設はチャネルの指定
及びデータの設定を可能にしたため、コンピュータシス
テムの動作にかかわりなく任意のアナログ出力を得るこ
とができる。また、チャネルの指定及びデータの設定は
、例えば手動により実行することかできる。
さらに、請求項（２）によれば、このような効果を簡易
な構成の強制セレクト手段により実現できる。そして、
請求項（３）によれば、前述した効果を簡易な構成の強
制データ供給手段により実現することが可能になると共
に、データ入力手段により取り込まれるデータと、強制
データ設定手段により設定されるデータと、が同時にＤ
／Ａコンバータに供給され、画処理か衡突することを防
止することができる。
な構成の強制セレクト手段により実現できる。そして、
請求項（３）によれば、前述した効果を簡易な構成の強
制データ供給手段により実現することが可能になると共
に、データ入力手段により取り込まれるデータと、強制
データ設定手段により設定されるデータと、が同時にＤ
／Ａコンバータに供給され、画処理か衡突することを防
止することができる。
第１図は、本発明の一実施例に係るＤ／Ａコンバータ回
路の構成を示すブロック図、 第２図は、−従来例に係るＤ／Ａコンバータ回路の構成
を示すブロック図である。 １０ ・・・ コンピュータシステム １２ ・・・ アドレスバス １４ ・・・ データバス １６、３０ ・・・ デコーダ １８ ・・・ コンパレータ ２０ ・・・ アドレス設定スイッチ ２２、 ３８ ・・・ スリーステートバッファ２４
−１．２４−２．２４−３．２４−４・・・ Ｄ／Ａコ
ンバータ ２６ ・・・ チャネル設定スイッチ ２８ ・・・ スイッチ ３２−１．３２−２．３２−３．３２−４・・・ ０Ｒ ３４・・・ Ｎ０Ｔ ３６ ・・・ データ設定スイッチ
路の構成を示すブロック図、 第２図は、−従来例に係るＤ／Ａコンバータ回路の構成
を示すブロック図である。 １０ ・・・ コンピュータシステム １２ ・・・ アドレスバス １４ ・・・ データバス １６、３０ ・・・ デコーダ １８ ・・・ コンパレータ ２０ ・・・ アドレス設定スイッチ ２２、 ３８ ・・・ スリーステートバッファ２４
−１．２４−２．２４−３．２４−４・・・ Ｄ／Ａコ
ンバータ ２６ ・・・ チャネル設定スイッチ ２８ ・・・ スイッチ ３２−１．３２−２．３２−３．３２−４・・・ ０Ｒ ３４・・・ Ｎ０Ｔ ３６ ・・・ データ設定スイッチ
Claims (3)
- （１）入力されるデータをディジタル／アナログ変換し
てそれぞれ出力する所定チャネル数のＤ／Ａコンバータ
と、 他の装置からアドレスを取り込むアドレス入力手段と、 当該他の装置からデータを取り込むデータ入力手段と、 アドレス入力手段により取り込まれたアドレスが所定の
アドレスである場合にこのアドレスに対応するチャネル
のＤ／Ａコンバータを選択するチップセレクト手段と、 データ入力手段により取り込まれたデータを少なくとも
チップセレクト手段により選択されているＤ／Ａコンバ
ータに供給するデータ供給手段と、を有するＤ／Ａコン
バータ回路において、 チャネルを指定しＤ／Ａコンバータを選択する強制チッ
プセレクト手段と、 データを設定し強制チップセレクト手段により選択され
ているＤ／Ａコンバータにデータを供給する強制データ
供給手段と、 を有することを特徴とするＤ／Ａコンバータ回路。 - （２）請求項（１）記載のＤ／Ａコンバータ回路におい
て、 強制チップセレクト手段が、 チャネルを設定するチャネル設定スイッチと、チャネル
設定スイッチにより設定されたチャネルのＤ／Ａコンバ
ータを選択するデコーダと、チップセレクト手段又はデ
コーダにより選択されたＤ／Ａコンバータを選択させる
所定個数の論理和素子と、 を有することを特徴とするＤ／Ａコンバータ回路。 - （３）請求項（１）記載のＤ／Ａコンバータ回路におい
て、 強制データ供給手段が、 データを設定するデータ設定スイッチと、 少なくともチップセレクト手段によるＤ／Ａコンバータ
の選択が行われていないときにデータ設定スイッチによ
り設定されたデータを強制チップセレクト手段により選
択されたチャネルのＤ／Ａコンバータに供給する選択供
給手段と、 を有することを特徴とするＤ／Ａコンバータ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31651590A JPH04185116A (ja) | 1990-11-20 | 1990-11-20 | Ｄ／ａコンバータ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31651590A JPH04185116A (ja) | 1990-11-20 | 1990-11-20 | Ｄ／ａコンバータ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04185116A true JPH04185116A (ja) | 1992-07-02 |
Family
ID=18077970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31651590A Pending JPH04185116A (ja) | 1990-11-20 | 1990-11-20 | Ｄ／ａコンバータ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04185116A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014082592A (ja) * | 2012-10-15 | 2014-05-08 | Sumitomo Electric Ind Ltd | 光通信システム用光モジュール、及び光通信システム用光モジュールのファームウェアのアップデート方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5455157A (en) * | 1977-10-11 | 1979-05-02 | Mitsubishi Electric Corp | Processor for analog signal |
| JPS61181221A (ja) * | 1985-02-06 | 1986-08-13 | Toyo Commun Equip Co Ltd | アナログ／デジタル変換装置 |
| JPS63136724A (ja) * | 1986-11-27 | 1988-06-08 | Matsushita Graphic Commun Syst Inc | 多出力ｄ／ａ変換回路 |
| JPH01258020A (ja) * | 1988-04-07 | 1989-10-16 | Toshiba Corp | データ読込み装置 |
| JPH02116223A (ja) * | 1988-10-26 | 1990-04-27 | Fuji Electric Co Ltd | 絶縁型ディジタル−アナログ変換回路 |
-
1990
- 1990-11-20 JP JP31651590A patent/JPH04185116A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5455157A (en) * | 1977-10-11 | 1979-05-02 | Mitsubishi Electric Corp | Processor for analog signal |
| JPS61181221A (ja) * | 1985-02-06 | 1986-08-13 | Toyo Commun Equip Co Ltd | アナログ／デジタル変換装置 |
| JPS63136724A (ja) * | 1986-11-27 | 1988-06-08 | Matsushita Graphic Commun Syst Inc | 多出力ｄ／ａ変換回路 |
| JPH01258020A (ja) * | 1988-04-07 | 1989-10-16 | Toshiba Corp | データ読込み装置 |
| JPH02116223A (ja) * | 1988-10-26 | 1990-04-27 | Fuji Electric Co Ltd | 絶縁型ディジタル−アナログ変換回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014082592A (ja) * | 2012-10-15 | 2014-05-08 | Sumitomo Electric Ind Ltd | 光通信システム用光モジュール、及び光通信システム用光モジュールのファームウェアのアップデート方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6142306B2 (ja) | ||
| US6477177B1 (en) | Multiple device access to serial data stream | |
| JPH04185116A (ja) | Ｄ／ａコンバータ回路 | |
| US5481753A (en) | I/O device having identification register and data register where identification register indicates output from the data register to be an identifier or normal data | |
| JP2574909B2 (ja) | マイクロコンピュータ | |
| US5918027A (en) | Data processor having bus controller | |
| JP3689915B2 (ja) | Ａ／ｄ変換器を内蔵したマイクロコンピュータ | |
| JP2699680B2 (ja) | Ａ−ｄ変換装置 | |
| JPH0121383Y2 (ja) | ||
| JP2571090B2 (ja) | アドレス送信装置及び受信装置 | |
| JPS6314497Y2 (ja) | ||
| JPH02296413A (ja) | データ選択回路 | |
| JPH05252039A (ja) | ３線式シリアルデータ転送方式の多チャネルｄ−ａ変換器 | |
| JPS6156812B2 (ja) | ||
| JPH0637857A (ja) | シリアルデータ受信回路 | |
| JP3248565B2 (ja) | バスインタフェース回路 | |
| JP2763655B2 (ja) | 半導体集積回路 | |
| JPS6120028B2 (ja) | ||
| JPH10199228A (ja) | メモリ回路 | |
| JPH1031647A (ja) | データバス幅変換制御回路を有するｃｐｕボード | |
| JPH01233515A (ja) | 情報処理装置 | |
| JPS63298650A (ja) | シングルチツプマイクロコンピユ−タ | |
| JPH09311738A (ja) | インタフエース拡張カード | |
| JPS62107521A (ja) | 条件分岐回路 | |
| JPH0396034A (ja) | 先優先選択回路 |