JPH04186442A - ブレークポイント設定方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、マイクロプロセサ等、プログラムによって
制御される情報処理装置の命令実行制御装置に係わり、
特にデバッグのためのブレークポイント設定機構を内蔵
するブレークポイント設定方式に関するものである。

［従来の技術］ 情報処理装置のハードウェア開発時のデバッグに用いら
れる手法として、ロジックアナライザ等を用いるものが
ある。これは、デバッグ対象のハードウェアのある信号
線にロジックアナライザのプローブを当てておいてテス
トプログラム等を実行させ、上記の信号線が所定の状態
となったときをトリガとして残りのプローブでその時の
ハードウェアの内部状態を記録し、不具合の解析を行う
ものである。しかしながら、近年のＶＬＳＩ技術の向上
に伴いハードウェアの高集積化が進み、プローブを当て
たい信号線が半導体チップ内部に隠れてしまったり、チ
ップのインターフェースピンの間隔が狭いためにプロー
ブが当てられない等の問題が起きており、ハードウェア
開発の効率低下の一因となって来ている。

このため、特定の内部状態になったときに命令の実行を
一時停止させたり、任意の機能を実行させたりするブレ
ークポイントの設定機構をチップ内部に組み込んでおく
手法が一般的になって来ている。

第２図は、例えば「新世代マイクロプロセッサＲＩＳＣ
，Ｃｌ５Ｃ，ＴＲ０ＮＪ　　（Ｂ経ＢＰ社、１９８９）
の５９頁に紹介されている従来のブレークポイント設定
機構のうち、命令のフェッチアドレスの状態によってブ
レークポイントを設定するものを図示したものである。

図中、６はマイクロプロセサ等のハードウェアにおいて
、プログラムまたは命令列が保持されている記憶装置（
図示せず）から命令のフェッチが行われているときに、
上記の命令−時停止機構（図示せず）等を動作させたい
命令フェッチアドレスを指定するブレークアドレス指定
機構、７はブレークアドレス指定機構６によって指定さ
れたブレークアドレスを保持するためのブレークアドレ
ス設定レジスタ、８は上記ハードウェア内にあって命令
フェッチ用アドレスを生成する命令フェッチアドレス生
成機構、４は上記ブレークアドレス設定レジスタ７の出
力と命令フェッチアドレス生成機構８から出力された命
令フェッチアドレスを比較する比較器、５は比較器４の
結果を上記の命令−時停止機構等の任意の機能を実行す
る機構に報告する信号線である。

次に動作について説明する。

まず、上記の任意の機能を実行する機構を動作させよう
とする命令が置かれている記憶装置のアドレスをブレー
クアドレス指定機構６を用いてブレークアドレス設定レ
ジスタ７に設定しておく。

次いで当該ハードウェア上で上記のテストプログラム等
を実行させると、上記記憶装置から命令を取り込むため
に命令フェッチアドレス生成機構８が動作し、命令フェ
ッチアドレスが出力される。

このとき比較器４において常に、命令フェッチアドレス
生成機構８の出力である命令フェッチアドレスと、ブレ
ークアドレス設定レジスタ７の出力であるブレークアド
レスが比較されており、比較器４において両アドレスの
一致が検出された場合、信号線５が有意となる。信号線
５が有意になることでブレーク条件が発生したこと、す
なわち上記の任意の機能を実行する機構を動作させよう
とする命令が記憶装置からフェッチされたことが上記の
任意の機能を実行する機構に報告され、これに基づいて
命令−時停止等の任意の機能が実行される。

以上のように従来は、ある番地に置かれた命令の実行時
に当該ハードウェア内で不具合が発生するような場合に
、その命令が置かれている番地をブレークアドレスとし
て指定し、その命令が当該ハードウェアによってフェッ
チされるときに命令−時停止機構等を動作させることに
よって、ハードウェアの内部を観測できる状況にして不
具合の解析を可能としていた。

なお、上記従来例では、命令フェッチアドレスをブレー
クポイントとして設定する例について説明したが、オペ
ランドまたはデータの読み出しアドレスや書き込みアド
レスをブレークポイントとして設定するものについても
上記従来例と同様である。また、ハードウェアのデバッ
グ時にブレークポイントの設定機構を利用する場合につ
いて説明したが、ブレークポイント設定機構はソフトウ
ェアの開発時にも頻繁に利用される。

［発明が解決しようとする課題］ 従来のブレークポイント設定機構は以上のように構成さ
れているが、命令フェッチアドレスを指定するようにな
っているため、命令かフェッチされる時点にブレークポ
イントを設定しなければならず、ある命令の実行時に命
令実行の一時停止を行いたい場合などに、命令のフェッ
チと実際にその命令が実行されるタイミングが異なるパ
イプライン手法を用いた情報処理装置のハードウェアに
おいては、確実に当該命令の実行段階を捕らえることが
困難であった。また、実行するプログラムまたは命令列
にプログラムの流れを変える分岐命令が含まれている場
合には、ブレークポイントを設定していない時のプログ
ラムの流れと異なった状態を発生させてしまったり、実
際に上記命令が実行されない状況であるにも拘らず上記
の任意の機能を実行させてしまうなどの問題や、上記命
令が置かれているアドレスを捜すために、時には膨大な
量のプログラムの記憶装置へのマツピング情報を繻かな
ければならないといった問題があった。

この発明は以上のような問題を解決するためになされた
もので、命令の実行時に確実にブレークポイントを設定
でき、ブレークポイントの設定も容易となるブレークポ
イント設定機構を実現することを目的とする。

［課題を解決するための手段］ この発明に係るブレークポイント設定方式は、プログラ
ムによって制御される情報処理装置の命令実行制御装置
において、任意の命令のオペレーションコードを設定す
る設定手段と、この設定手段に設定されたオペレーショ
ンコードと実際に実行に移される命令のオペレーション
コードとを比較する比較手段とを有するブレークポイン
ト設定機構を内蔵し、上記比較手段の一致出力に基づき
任意の機能を実行する機構を動作させることにより、設
定した命令が実行に移される時に任意の機能を実行させ
るようにしたものである。

［作用］ この発明においては、ブレークポイントの設定に命令の
オペレーションコードを用いたものであり、上記命令の
オペレーションコードの利用は、命令の実行段階に確実
にブレークポイントを設定でき、また、ブレークポイン
トの設定を容易なものとする。

［実施例コ 以下、この発明の一実施例を図について説明する。

第１図において、１は前述した命令−時停止機構（図示
せず）等を動作させたい命令のオペレーションコード（
以下簡略化のため、○Ｐコードと呼ぶ）を指定するブレ
ーク命令指定機構、２はブレーク命令指定機構１によっ
て指定された命令のＯＰコードを保持するためのブレー
ク命令ＯＰコード設定レジスタであり、これらにより本
願の設定手段１０が構成されている。また、３はマイク
ロプロセサ等のハードウェア（図示せず）内にある命令
デコーダ、４は上記ブレーク命令ＯＰコード設定レジス
タ２の出力と命令デコーダ３から出力された実行命令Ｏ
Ｐコードを比較する比較器、５は比較器４の結果を上記
の命令−時停止機構等の任意の機能を実行する機構に報
告する信号線である。

次に動作について説明する。

まず、上記の任意の機能を実行する機構を動作させよう
とする命令をブレーク命令指定機構１を用いて指定し、
当該命令のＯＰコードをブレーク命令ＯＰコード設定レ
ジスタ２に設定しておく。

次いで当該ハードウェア上で従来例と同様のテストプロ
グラム等を実行させると、命令デコーダ３から次に実行
される命令のデコード情報が出力され、このデコード情
報の一部が次に実行される命令のＯＰコードとなる。こ
のとき比較器４において常に、命令デコーダ３の出力の
一部である実行命令ＯＰコードと、ブレーク命令ＯＰコ
ード設定レジスタ２の出力であるブレーク命令ＯＰコー
ドが比較されており、比較器４において両○Ｐコードの
一致が検出された場合、信号線５が有意となる。信号線
５が有意となることでブレーク条件が発生したこと、す
なわち上記の任意の機能を実行する機構を動作させよう
とする命令が現在実行中の命令の次に実行されることが
上記の任意の機能を実行する機構に報告され、これに基
づいて命令−時停止等の任意の機能が実行される。

以上のように本実施例では、命令デコーダ３が分岐命令
などのプログラムの流れを変化させるような状況を総て
解決した上で確実に次に実行する命令をデコードしてい
ることに注目し、この命令デコーダ３の出力の一部であ
る各命令に固有のＯＰコードを比較の対象としているた
め、上記の任意の機能を実行する機構を動作させようと
する命令の実行段階において確実に命令−時停止機構等
を動作可能としている。また、各命令の固有の○Ｐコー
ドを指定するだけであるため命令が置かれているアドレ
スを捜す必要がなく、容易にブレークポイントを設定で
きるので、ハードウェアやソフトウェアの開発効率の向
上に効果がある。

更に、比較器４に関して云えば、アドレスを比較する従
来例の場合よりも命令のＯＰコードを比較する本実施例
の方がハードウェア量の節約効果がある。

なお、上記実施例では、命令デコーダ３の出力を利用し
ている例を示したが、次に実行する命令のＯＰコードを
示すことが可能なものであれば、命令デコーダ３の出力
でなくてもよい。また、従来例の場合と同様に、上記実
施例のブレークポイント設定機構はソフトウェアの開発
時にも利用可能である。

［発明の効果コ 以上のように、この発明によれば、確実に任意の命令の
実行段階にブレークポイントを設定でき、また各命令に
固有のＯＰコードを指定するだけであるため命令が置か
れているアドレスを捜す必要がなく、ブレークポイント
を容易に設定でき、ハードウェアやソフトウェアの開発
効率の向上に効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例によるブレークポイント設
定機構を示すブロック図、第２図は従来のブレークポイ
ント設定機構を示すブロック図である。 １はブレーク命令指定機構、２はブレーク命令ＯＰコー
ド設定レジスタ、３は命令デコーダ、４は比較器、１０
は設定手段。 なお、図中、同一符号は同一、又は相当部分を示す。 代理人　　弁理士　　宮　園　純　−

Claims (1)

1. 【特許請求の範囲】 プログラムによって制御される情報処理装置の命令実行
   制御装置において、 任意の命令のオペレーションコードを設定する設定手段
   と、この設定手段に設定されたオペレーションコードと
   実際に実行に移される命令のオペレーションコードとを
   比較する比較手段とを有するブレークポイント設定機構
   を内蔵し、上記比較手段の一致出力に基づき任意の機能
   を実行する機構を動作させることにより、設定した命令
   が実行に移される時に任意の機能を実行させることを特
   徴とするブレークポイント設定方式。