JPH04186729A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04186729A JPH04186729A JP31392590A JP31392590A JPH04186729A JP H04186729 A JPH04186729 A JP H04186729A JP 31392590 A JP31392590 A JP 31392590A JP 31392590 A JP31392590 A JP 31392590A JP H04186729 A JPH04186729 A JP H04186729A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- alloy
- melting point
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の配線材料、特に、高集積半導体装
置の高信頼性配線材料を用いた半導体装置に関する。
置の高信頼性配線材料を用いた半導体装置に関する。
半導体装置の集積度が増加することによって、Ａｆｌ配
線構造も複雑、多層化になり、エレクトロマイグレーシ
ョンやストレスマイグレーションに起因する配線の断線
が問題となっている。
線構造も複雑、多層化になり、エレクトロマイグレーシ
ョンやストレスマイグレーションに起因する配線の断線
が問題となっている。
この問題を解決するため、特開昭６３−２９５４８号公
報に記載のように、Ａｌ−Ｃｕ−５ｉ合金と高融点金属
であるＴｉＷを積層した配線が考案されている。しかし
、この方法ではストレスマイグレーションによる断線は
防止できるが、エレクトロマイグレーションによる配線
の抵抗増加を防止することはできない。
報に記載のように、Ａｌ−Ｃｕ−５ｉ合金と高融点金属
であるＴｉＷを積層した配線が考案されている。しかし
、この方法ではストレスマイグレーションによる断線は
防止できるが、エレクトロマイグレーションによる配線
の抵抗増加を防止することはできない。
配線の抵抗増加は、Ａｌ配線と高融点金属との界面で両
者が反応するためである。従来の配線は。
者が反応するためである。従来の配線は。
熱酸化によって形成した絶縁膜上にＴｉＷ膜をスパッタ
法で形成後、その上に、Ａｆｆ−Ｃｕ−’Ｓｉ合金膜を
スパッタにより堆積し、形成される。その後、４５０
’Ｃ近傍の温度でアニールする。このアニール時に、Ａ
１２合金膜とＴ ｉ Ｗ゛との界面で反応が起こり、高
抵抗のＡ、Ｑの化合物が形成される。
法で形成後、その上に、Ａｆｆ−Ｃｕ−’Ｓｉ合金膜を
スパッタにより堆積し、形成される。その後、４５０
’Ｃ近傍の温度でアニールする。このアニール時に、Ａ
１２合金膜とＴ ｉ Ｗ゛との界面で反応が起こり、高
抵抗のＡ、Ｑの化合物が形成される。
この配線に高い電流密度を与えると、Ａ Ｑ −Ｃｕ−
Ｓｉ合金膜がエレクトロマイグレーションにより断線す
るとＡ Ｑ、の化合物が露畠する。そのため、配線の抵
抗が増加するという問題がある。
Ｓｉ合金膜がエレクトロマイグレーションにより断線す
るとＡ Ｑ、の化合物が露畠する。そのため、配線の抵
抗が増加するという問題がある。
従来例の積層配線構造は、Ａｌ金合金高融点金属との界
面反応については考慮がなされておらず、配線の抵抗増
加は必ずしも改善されないという問題がある。
面反応については考慮がなされておらず、配線の抵抗増
加は必ずしも改善されないという問題がある。
本発明の目的は、Ａｌ金合金高融点金属との反応を防止
し、配線の抵抗増加を抑制した、高信頼のＡｌ配線を有
する半導体装置を提供することにある。
し、配線の抵抗増加を抑制した、高信頼のＡｌ配線を有
する半導体装置を提供することにある。
この発明はＴ ｉ Ｗ膜上の膜質の異なる二層のＡ Ｑ
−Ｃｕ −Ｓ ｉ合金膜を形成することにある。
−Ｃｕ −Ｓ ｉ合金膜を形成することにある。
すなわち、ＴｉＷ膜上の第一層目に膜質の低いＡ Ｑ
−Ｃｕ −Ｓ ｉ合金膜をスパッタにより形成後、その
上に通常の膜質のＡｌ−Ｃｕ−Ｓｉ合金膜をスパッタに
よって形成して成るものである。ＴｉＷ膜と接している
Ａｌ２−Ｃｕ−Ｓｉ合金膜は、Ｔ 、ｉ’Ｊとの反応を
抑制するため、配線の抵抗増加の少ない、高信頼性のＡ
Ｑ配線を実現する技術である。
−Ｃｕ −Ｓ ｉ合金膜をスパッタにより形成後、その
上に通常の膜質のＡｌ−Ｃｕ−Ｓｉ合金膜をスパッタに
よって形成して成るものである。ＴｉＷ膜と接している
Ａｌ２−Ｃｕ−Ｓｉ合金膜は、Ｔ 、ｉ’Ｊとの反応を
抑制するため、配線の抵抗増加の少ない、高信頼性のＡ
Ｑ配線を実現する技術である。
Ａｌ−Ｃｕ−Ｓｉ合金／ Ｔ ｉ Ｗ界面に形成する化
合物は、ＡｌとＷとの化合物であることを確認した。Ｔ
ｉＷ膜中のＷは、アニール時に界面に集中し、徐々にＡ
ｌＱ金膜中に拡散し、Ａｌと化合物を形成する。従って
、ＡｌＱ金膜中へのＷ′の拡散を抑制できれば化合物生
成を防止できることに着目した。
合物は、ＡｌとＷとの化合物であることを確認した。Ｔ
ｉＷ膜中のＷは、アニール時に界面に集中し、徐々にＡ
ｌＱ金膜中に拡散し、Ａｌと化合物を形成する。従って
、ＡｌＱ金膜中へのＷ′の拡散を抑制できれば化合物生
成を防止できることに着目した。
そこで、本発明はＴｉＷ膜上に膜質の低いＡｌ−Ｃｕ−
Ｓｉ合金膜を設けることによって、Ａｌ合合金へのＷの
拡散を抑制できることを見出した。
Ｓｉ合金膜を設けることによって、Ａｌ合合金へのＷの
拡散を抑制できることを見出した。
膜質の低い膜は、不純物、特にＮ２及びＡｒが通常の膜
質の場合より多く、このＮ２ がＷの拡散を抑制する効
果を持つことがわかった。
質の場合より多く、このＮ２ がＷの拡散を抑制する効
果を持つことがわかった。
第２図は、Ａ Ｑ −Ｃｕ −Ｓ ｉ ／ Ｔ ｉ Ｗ
積層膜におけるアニール後のＡｌ−Ｗ化合物生成量に及
ぼすＡｆｌ−Ｃｕ−Ｓｉ合金膜中のＮ２ ガス含有量の
影響を示したものである。Ｎ２がＩ Ｘ １０’−３ｍ
ｏｌ／ｇ以上になるとＡｌ−Ｗ化合物の生成が抑制され
るのがわかる。
積層膜におけるアニール後のＡｌ−Ｗ化合物生成量に及
ぼすＡｆｌ−Ｃｕ−Ｓｉ合金膜中のＮ２ ガス含有量の
影響を示したものである。Ｎ２がＩ Ｘ １０’−３ｍ
ｏｌ／ｇ以上になるとＡｌ−Ｗ化合物の生成が抑制され
るのがわかる。
従って、ＴｉＷ膜に接しているＡｌ−Ｃｕ−Ｓｉ合金膜
は、Ｎ２ガスがＩ Ｘ １０−’ｉｏＱ／ ｇ以上含有
していればよい。しかし、上層のＡｌ−Ｃｕ−Ｓｉ合金
膜は、できるかぎりＮ２等の不純物は少ない方がよい。
は、Ｎ２ガスがＩ Ｘ １０−’ｉｏＱ／ ｇ以上含有
していればよい。しかし、上層のＡｌ−Ｃｕ−Ｓｉ合金
膜は、できるかぎりＮ２等の不純物は少ない方がよい。
これは、不純物が多いとエレクトロマイグレーションに
よって断線し易くなるためである。
よって断線し易くなるためである。
以下、本発明における積層配線を形成する場合の一実施
例を第１図の工程順断面図により詳述する。
例を第１図の工程順断面図により詳述する。
まず、第１図（ａ）に示すように、シリコン基板１上に
形成した拡散層２と第一の配線との分離を行うために膜
厚約８０００人の絶縁膜３をウェハ全面にＣＶＤ法によ
り形成する。次に拡散ＷＩ２と第一の配線と接続するた
めの孔、つまり、コンタクトホール４を形成する。その
後、第１図（ｂ）に示すように、まず、ＴｉＷ膜５をス
パッタ法により形成する。次に、到達圧力が８ Ｘ Ｉ
Ｏ−７Ｔｏｒｒ以上のスパッタ条件で第−層のＡｌ−
Ｃｕ−Ｓｉ合金膜６をＴｉＷ膜上に形成し、さらにその
上に到達圧力が８ Ｘ １０−７Ｔｏｒｒ以上のスパッ
タ条件で第二層目のＡｌＣｕ−Ｓｉ合金膜７を形成する
。
形成した拡散層２と第一の配線との分離を行うために膜
厚約８０００人の絶縁膜３をウェハ全面にＣＶＤ法によ
り形成する。次に拡散ＷＩ２と第一の配線と接続するた
めの孔、つまり、コンタクトホール４を形成する。その
後、第１図（ｂ）に示すように、まず、ＴｉＷ膜５をス
パッタ法により形成する。次に、到達圧力が８ Ｘ Ｉ
Ｏ−７Ｔｏｒｒ以上のスパッタ条件で第−層のＡｌ−
Ｃｕ−Ｓｉ合金膜６をＴｉＷ膜上に形成し、さらにその
上に到達圧力が８ Ｘ １０−７Ｔｏｒｒ以上のスパッ
タ条件で第二層目のＡｌＣｕ−Ｓｉ合金膜７を形成する
。
ＴｉＷ膜の厚さは２０００人、Ａｌ−Ｃｕ−Ｓｉ合金膜
の厚さは第−及び第二層を合わせて８０００人である。
の厚さは第−及び第二層を合わせて８０００人である。
次に、配線として必要な領域のみ残し、他の領域を選択
的にエツチング除去する。その後、拡散層２と配線と良
好なコンタクトを形成するために、アニールを行なう。
的にエツチング除去する。その後、拡散層２と配線と良
好なコンタクトを形成するために、アニールを行なう。
アニール温度は４５０ ’Ｃ程度である。次に、第一の
配線と第二の配線を電気的に分離するための絶縁膜８を
ＣＶＤ法により形成する。その後、第一の配線と第二の
配線とを接続するためのコンタクトホール９を絶縁膜８
の所定の位置に形成する。次に第１図（Ｃ）に示すよう
に、第２の配線１ｏを第一の配線の形成方法と同じ方法
で形成する。その後、第一の配線の場合と同様に配線と
して必要な領域のみ残し、他の領域は選択的にエツチン
グ除去する。最後に、配線を保護するために、保護膜１
１をＣＶＤ法にて形成する。ここで１．１１配線はＡ
１１− Ｃｕ −Ｓ ｉの他に、Ａｆｆ−Ｃｕでも、ま
た、Ｃｕの替りに他の元素でも良い。高融点金属として
Ｗでも良い。さらに、本発明の配線は、第−及び第二配
線のいずれか一方でもよい。
配線と第二の配線を電気的に分離するための絶縁膜８を
ＣＶＤ法により形成する。その後、第一の配線と第二の
配線とを接続するためのコンタクトホール９を絶縁膜８
の所定の位置に形成する。次に第１図（Ｃ）に示すよう
に、第２の配線１ｏを第一の配線の形成方法と同じ方法
で形成する。その後、第一の配線の場合と同様に配線と
して必要な領域のみ残し、他の領域は選択的にエツチン
グ除去する。最後に、配線を保護するために、保護膜１
１をＣＶＤ法にて形成する。ここで１．１１配線はＡ
１１− Ｃｕ −Ｓ ｉの他に、Ａｆｆ−Ｃｕでも、ま
た、Ｃｕの替りに他の元素でも良い。高融点金属として
Ｗでも良い。さらに、本発明の配線は、第−及び第二配
線のいずれか一方でもよい。
本発明は、シリコンを基板とする半導体装置すべての配
線材料として応用できることは明らかである。
線材料として応用できることは明らかである。
第３図は、本発明の詳細な説明するためのグラフである
。従来のＡ Ｑ −Ｃｕ −Ｓ ｉ ／ Ｔ ｉ Ｗ積
層配線と本発明の２層Ａ Ｑ −Ｃｕ −Ｓ ｉ ／
Ｔ ｉ Ｗ積層配線に高電流を流した時の配線の抵抗増
加を測定した結果である。本発明の配線の方が、従来の
配線より抵抗の増加が少ないことがわかる。
。従来のＡ Ｑ −Ｃｕ −Ｓ ｉ ／ Ｔ ｉ Ｗ積
層配線と本発明の２層Ａ Ｑ −Ｃｕ −Ｓ ｉ ／
Ｔ ｉ Ｗ積層配線に高電流を流した時の配線の抵抗増
加を測定した結果である。本発明の配線の方が、従来の
配線より抵抗の増加が少ないことがわかる。
本発明によれば、ＴｉＷとの反応を抑制できるＡｌ配線
にしたため、配線の抵抗増加が少ない。
にしたため、配線の抵抗増加が少ない。
第１図（ａ）〜（ｄ）は、本発明の一実施例における半
導体装置の製造工程を説明するための工程順の断面図、
第２図は、Ａｎ−Ｃｕ−３ｉ／ＴｉＷ積層膜をアニール
した時のＡｌ−Ｗ化合物生成量とＡｌ−Ｃｕ−５ｉ合金
膜中のＮ２ガス含有量との関係を示した説明図、第３図
は、本発明の効果を従来技術と比較して示した説明図で
ある。 １・・・シリコン基板、２・・拡散層、３・・・絶縁膜
、４・・・コンタクトホール、５・・ＴｉＷ膜、６・Ａ
ｌ−Ｃｕ−８ｉ合金膜、７＝＃ｋＱ−Ｃｕ−５ｉ合金膜
、８・・・絶縁膜、９・・・コンタクトホール、１０・
・・Ａｌ−Ｃｕ −Ｓ ｉ合金膜、１１・・・保護膜。 ′・代理人 弁理士 小川勝馬＼ごッ 第１図 第２図
導体装置の製造工程を説明するための工程順の断面図、
第２図は、Ａｎ−Ｃｕ−３ｉ／ＴｉＷ積層膜をアニール
した時のＡｌ−Ｗ化合物生成量とＡｌ−Ｃｕ−５ｉ合金
膜中のＮ２ガス含有量との関係を示した説明図、第３図
は、本発明の効果を従来技術と比較して示した説明図で
ある。 １・・・シリコン基板、２・・拡散層、３・・・絶縁膜
、４・・・コンタクトホール、５・・ＴｉＷ膜、６・Ａ
ｌ−Ｃｕ−８ｉ合金膜、７＝＃ｋＱ−Ｃｕ−５ｉ合金膜
、８・・・絶縁膜、９・・・コンタクトホール、１０・
・・Ａｌ−Ｃｕ −Ｓ ｉ合金膜、１１・・・保護膜。 ′・代理人 弁理士 小川勝馬＼ごッ 第１図 第２図
Claims (1)
- 【特許請求の範囲】 １、半導体あるいは絶縁体基板上にＡｌ合金と高融点金
属との積層配線をもつ半導体装置において、 前記高融点金属の膜上にそれぞれ異なる方法で形成され
た二層のＡｌ合金膜よりなることを特徴とする半導体装
置。 ２、請求項１において、前記高融点金属の膜に接してい
る下層のＡｌ合金膜は、Ｎ＿２ガスが１×１０＾−＾３
ｍｏｌ／ｇ以上含有する半導体装置。 ３、請求項１において、上層のＡｌ合金膜は、Ｎ＿２ガ
スが１×１０＾−＾３ｍｏｌ／ｇ以下である半導体装置
。 ４、請求項１において、前記高融点金属の膜はＴｉＷ及
びＷである半導体装置。 ５、請求項１において、前記高融点金属の膜に接してい
るＡｌ合金膜は、８×１０＾−＾７Ｔｏｒｒ以上の到達
圧力のスパッタ条件で形成している半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31392590A JPH04186729A (ja) | 1990-11-21 | 1990-11-21 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31392590A JPH04186729A (ja) | 1990-11-21 | 1990-11-21 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04186729A true JPH04186729A (ja) | 1992-07-03 |
Family
ID=18047176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31392590A Pending JPH04186729A (ja) | 1990-11-21 | 1990-11-21 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04186729A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08181139A (ja) * | 1994-12-26 | 1996-07-12 | Nec Corp | 半導体装置及びその製造方法 |
-
1990
- 1990-11-21 JP JP31392590A patent/JPH04186729A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08181139A (ja) * | 1994-12-26 | 1996-07-12 | Nec Corp | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6706629B1 (en) | Barrier-free copper interconnect | |
| US5272376A (en) | Electrode structure for a semiconductor device | |
| JP2789332B2 (ja) | 金属配線の構造及びその形成方法 | |
| JP2000349085A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPS6364057B2 (ja) | ||
| JP2600593B2 (ja) | 半導体装置およびその製造方法 | |
| JP2000068269A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH06236878A (ja) | 金属配線 | |
| JPH04186729A (ja) | 半導体装置 | |
| US7163884B2 (en) | Semiconductor device and fabrication method thereof | |
| JPH06196526A (ja) | 半導体装置の製造方法 | |
| JP3368629B2 (ja) | 半導体装置 | |
| JP2900522B2 (ja) | 半導体装置 | |
| JPH0629294A (ja) | 半導体装置の製造方法 | |
| JP2598780B2 (ja) | 半導体装置およびその製造方法 | |
| JPH11283981A (ja) | 半導体装置およびその製造方法 | |
| JP2723023B2 (ja) | 半導体装置およびその製造方法 | |
| JP3230909B2 (ja) | 半導体装置およびその製造方法 | |
| JP3014887B2 (ja) | 半導体装置およびその製造方法 | |
| JPH04192332A (ja) | 薄膜配線の製造方法並びに薄膜配線及び半導体装置 | |
| JP3510943B2 (ja) | 半導体装置の製造方法 | |
| JPH06275725A (ja) | 半導体装置の製造方法 | |
| JPH0555296A (ja) | 半導体装置 | |
| JPS62190850A (ja) | 半導体装置 | |
| JPH04162531A (ja) | 半導体装置の製造方法 |