JPH04186821A - 化合物半導体基板の製造方法 - Google Patents
化合物半導体基板の製造方法Info
- Publication number
- JPH04186821A JPH04186821A JP31688490A JP31688490A JPH04186821A JP H04186821 A JPH04186821 A JP H04186821A JP 31688490 A JP31688490 A JP 31688490A JP 31688490 A JP31688490 A JP 31688490A JP H04186821 A JPH04186821 A JP H04186821A
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- layer
- substrate
- grown
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
ｌ１上り皿里豆■
本発明は化合物半導体基板の製造方法、より詳細にはＳ
ｉ単結晶基板上に化合物半導体層が形成されている化合
物半導体基板の製造方法に関する。
ｉ単結晶基板上に化合物半導体層が形成されている化合
物半導体基板の製造方法に関する。
灸米二退１
ＧａＡｓ等の化合物半導体は、Ｓｉ半導体では実現でき
ない種々の特徴を備えており、光あるいは高速デバイス
に対する需要は大きい。これに対し、ＧａＡｓウェハに
関する大きな問題点は価格が非常に高いということ、ま
た完全結晶の作成が困難であること、しかも機械的強度
が小さく、もろいために大面積化が難しいという点にあ
る。
ない種々の特徴を備えており、光あるいは高速デバイス
に対する需要は大きい。これに対し、ＧａＡｓウェハに
関する大きな問題点は価格が非常に高いということ、ま
た完全結晶の作成が困難であること、しかも機械的強度
が小さく、もろいために大面積化が難しいという点にあ
る。
このような状況下で、Ｓ１基板上にＧａＡｓをエピタキ
シャル成長させる技術が注目されており、研究開発が活
発に行なわれている。しかしながら、室温でのＳｉの格
子定数はａ ｓ ＋ ＝ ５．４３０９人、ＧａＡｓの
格子定数はａａａＡ＊＝５．６５３３人と、ＧａＡｓと
３１との間には格子定数の差が約４％もあり、ＧａＡｓ
基板の場合と同様の成長条件では、直接Ｓｉ基板上に単
結晶のＧａＡｓ層を成長させるのは困難である。このた
め、直接Ｓｉ基板上にＧａＡｓ層を成長させた場合、Ｇ
ａＡｓ層の結晶性は非常に悪（、転位等の欠陥が多数存
在していた。そこで、この欠陥を減少させるために８１
基板とＧａＡｓ層の中間にバッファー層を形成した構造
が提案され、種々のバッファー層が試みられている。
シャル成長させる技術が注目されており、研究開発が活
発に行なわれている。しかしながら、室温でのＳｉの格
子定数はａ ｓ ＋ ＝ ５．４３０９人、ＧａＡｓの
格子定数はａａａＡ＊＝５．６５３３人と、ＧａＡｓと
３１との間には格子定数の差が約４％もあり、ＧａＡｓ
基板の場合と同様の成長条件では、直接Ｓｉ基板上に単
結晶のＧａＡｓ層を成長させるのは困難である。このた
め、直接Ｓｉ基板上にＧａＡｓ層を成長させた場合、Ｇ
ａＡｓ層の結晶性は非常に悪（、転位等の欠陥が多数存
在していた。そこで、この欠陥を減少させるために８１
基板とＧａＡｓ層の中間にバッファー層を形成した構造
が提案され、種々のバッファー層が試みられている。
その−例として、Ｊｏｕｒｎａｌ ｏｆ Ｃｒｙｓｔａ
ｌ Ｇｒｏｗｔｈ７７ （１９８６） ｐ４９０〜４９
７に示されたように低温で成長したアモルファス層をバ
ッファー層として作用させるものがある。
ｌ Ｇｒｏｗｔｈ７７ （１９８６） ｐ４９０〜４９
７に示されたように低温で成長したアモルファス層をバ
ッファー層として作用させるものがある。
これは第５図に示したように、先ず最初に３１基板１０
上に第１層として４５０’Ｃ以下の温度で２００人程度
以下の厚さのＧａＡｓ層１１を成長させ、引き続き通常
の成長温度（６００〜７００’Ｃ）で第２層としてのＧ
ａＡｓ層１２を成長させるものである。このとき、第１
層であるＧａＡｓ層１１にがなりの欠陥が発生するが、
これがバッファー層となって第２層であるＧａＡｓ層１
２の成長が可能となる。
上に第１層として４５０’Ｃ以下の温度で２００人程度
以下の厚さのＧａＡｓ層１１を成長させ、引き続き通常
の成長温度（６００〜７００’Ｃ）で第２層としてのＧ
ａＡｓ層１２を成長させるものである。このとき、第１
層であるＧａＡｓ層１１にがなりの欠陥が発生するが、
これがバッファー層となって第２層であるＧａＡｓ層１
２の成長が可能となる。
明が解゛しようとする課題
上記した従来の化合物半導体基板の製造方法において、
バッファー層であるＧａＡｓ層１１には、第６図に示し
た如く表面に凹凸が認められ、これが上層ＧａＡｓ層の
結晶性を悪くする。すなわち、低温で第１層のＧａＡｓ
層１１を成長させた後の昇温時においてＧａＡｓ層ＩＩ
が３次元的に島状成長し、これが引き続いて成長する第
２層のＧａＡｓＮｊｉ Ｉ ２の結晶性を低下させると
いった課題があった。
バッファー層であるＧａＡｓ層１１には、第６図に示し
た如く表面に凹凸が認められ、これが上層ＧａＡｓ層の
結晶性を悪くする。すなわち、低温で第１層のＧａＡｓ
層１１を成長させた後の昇温時においてＧａＡｓ層ＩＩ
が３次元的に島状成長し、これが引き続いて成長する第
２層のＧａＡｓＮｊｉ Ｉ ２の結晶性を低下させると
いった課題があった。
そこで、３１基板１０上に第１層のＧａＡｓ層１１を成
長させる際には、できるだけ表面を滑らかにする必要が
ある。これには原子層エピタキシー（ＡＬＥ）成長法を
用いることが考えられるが、ＡＬＥ成長させるには特別
な装置が必要であり、また成長速度が遅いといった生産
性の悪さから、実用化には耐えないといった課題があっ
た。
長させる際には、できるだけ表面を滑らかにする必要が
ある。これには原子層エピタキシー（ＡＬＥ）成長法を
用いることが考えられるが、ＡＬＥ成長させるには特別
な装置が必要であり、また成長速度が遅いといった生産
性の悪さから、実用化には耐えないといった課題があっ
た。
本発明はこれら課題に鑑み発明されたものであって、３
１基板上に結晶欠陥の少ない化合物半導体層を形成する
ことができる化合物半導体基板の製造方法を提供するこ
とを目的としている。
１基板上に結晶欠陥の少ない化合物半導体層を形成する
ことができる化合物半導体基板の製造方法を提供するこ
とを目的としている。
課題を解決するための ？
上記した目的を達成するために本発明に係る化合物半導
体基板の製造方法は、Ｓ１単結晶基板上に化合物半導体
をエピタキシャル成長させる化合物半導体基板の製造方
法において、化合物半導体を成長させる際の温度よりも
低い温度でもって前記化合物半導体成分を含む第２の化
合物半導体を成長させる工程と、該第２の化合物半導体
上に引き続き通常の成長温度でもって前記化合物半導体
を成長させる工程とを含んでいることを特徴としている
。
体基板の製造方法は、Ｓ１単結晶基板上に化合物半導体
をエピタキシャル成長させる化合物半導体基板の製造方
法において、化合物半導体を成長させる際の温度よりも
低い温度でもって前記化合物半導体成分を含む第２の化
合物半導体を成長させる工程と、該第２の化合物半導体
上に引き続き通常の成長温度でもって前記化合物半導体
を成長させる工程とを含んでいることを特徴としている
。
■
上記した方法によれば、Ｓｉ単結晶基板上に化合物半導
体をエピタキシャル成長させる化合物半導体基板の製造
方法において、化合物半導体を成長させる際の温度より
も低い温度でもって前記化合物半導体成分を含む第２の
化合物半導体を成長させた後、該第２の化合物半導体上
に引き続き通常の温度でもって前記化合物半導体を成長
させることにより、第２の化合物半導体の成長後の昇温
時に該第２の化合物半導体成分もしくは前配化合物半導
体成分を構成する元素がマイグレーションを起こし、表
面が平坦化される。従ってこの上に成長するＧａＡｓ層
の表面モホロジーは著しく改善され、Ｓｉ基板上に、結
晶欠陥の少ない化合物半導体がエピタキシャル成長する
こととなる。
体をエピタキシャル成長させる化合物半導体基板の製造
方法において、化合物半導体を成長させる際の温度より
も低い温度でもって前記化合物半導体成分を含む第２の
化合物半導体を成長させた後、該第２の化合物半導体上
に引き続き通常の温度でもって前記化合物半導体を成長
させることにより、第２の化合物半導体の成長後の昇温
時に該第２の化合物半導体成分もしくは前配化合物半導
体成分を構成する元素がマイグレーションを起こし、表
面が平坦化される。従ってこの上に成長するＧａＡｓ層
の表面モホロジーは著しく改善され、Ｓｉ基板上に、結
晶欠陥の少ない化合物半導体がエピタキシャル成長する
こととなる。
Ｘ電型
以下本発明に係る化合物半導体基板の製造方法の実施例
について説明する。
について説明する。
［実施例１］
第１図において、２０は化合物半導体基板であり、この
化合物半導体基板２０は、Ｓｉ基板２１上にバッファー
層として第２の化合物半導体層であるＩｎＧａＡｓ層２
２が形成され、更にその上にＧａＡｓ層２３が順次積層
されて形成されている。ここでＩｎＧａＡｓ層２２の組
′成はＩｎｏ、 ＋Ｇａｏ９Ａｓである。
化合物半導体基板２０は、Ｓｉ基板２１上にバッファー
層として第２の化合物半導体層であるＩｎＧａＡｓ層２
２が形成され、更にその上にＧａＡｓ層２３が順次積層
されて形成されている。ここでＩｎＧａＡｓ層２２の組
′成はＩｎｏ、 ＋Ｇａｏ９Ａｓである。
次に化合物半導体基板２０の製造方法について説明する
。
。
基板として（１００）面から［０１１］方向へ２°オフ
しているＳｉ基板２１を用い、またＩｎ。、 ＋Ｇａｏ
９Ａｓ層２２は原料上２２ＴＭＧ（トリメチルガリウム
）、ＴＭＩ（）−リメチルインジウム）及びＡＳＨ３（
アルシン）を使用し、ＭＯＣＶＤ法により成長させる。
しているＳｉ基板２１を用い、またＩｎ。、 ＋Ｇａｏ
９Ａｓ層２２は原料上２２ＴＭＧ（トリメチルガリウム
）、ＴＭＩ（）−リメチルインジウム）及びＡＳＨ３（
アルシン）を使用し、ＭＯＣＶＤ法により成長させる。
まず、前処理を施したＳｉ基板２１をＭＯＣＶＤ装置の
反応炉内のサセプタ上に搬送した後、Ｈ２雰囲気中、約
１０００℃でＳｉ基板２１の表面を３０分間程度、ＲＦ
加熱する。
反応炉内のサセプタ上に搬送した後、Ｈ２雰囲気中、約
１０００℃でＳｉ基板２１の表面を３０分間程度、ＲＦ
加熱する。
その後、４５０℃に降温し、ＡｓＨ３ガスを５分間導大
した後、ＴＭＧ 、 ＴＭＩ 、 ＡｓＨ３の化合物半
導体構成原料を導入し、第２の化合物半導体層であるＩ
ｎＧａＡｓ層２２を２００人程度成長させる。次に、７
５０℃まで昇温させてＧａＡｓ層２３を形成するが、こ
の昇温過程においてＩｎＧａＡｓ層２２はアニールされ
、結晶化する。昇温後ＩｎＧａＡｓ層２２の上にＧａＡ
ｓ層２３を成長させる。
した後、ＴＭＧ 、 ＴＭＩ 、 ＡｓＨ３の化合物半
導体構成原料を導入し、第２の化合物半導体層であるＩ
ｎＧａＡｓ層２２を２００人程度成長させる。次に、７
５０℃まで昇温させてＧａＡｓ層２３を形成するが、こ
の昇温過程においてＩｎＧａＡｓ層２２はアニールされ
、結晶化する。昇温後ＩｎＧａＡｓ層２２の上にＧａＡ
ｓ層２３を成長させる。
上記した実施例によれば、ＩｎとＡｓとの結合はＧａと
Ａｓとの結合よりも弱いため、ＩｎＧａＡｓ層２２成長
後の昇温時においてエロがマイグレーションを起こし、
第２図に示した如＜ ＩｎＧａＡｓ層２２の表面を平坦
化するために、従来の技術の項で説明したＳｉ基板１０
上に第１層のＧａＡｓ層１１を成長させた場合よりも滑
らかな表面が得られるようになる。従って引き続きこの
上に成長させたＧａＡｓ層２３の結晶性も向上し、Ｓｉ
基板上に、結晶欠陥の少ない化合物半導体層がエピタキ
シャル成長することとなる。尚、ＩｎＧａＡｓの組成は
Ｉｎｏ、 ＋Ｇａｏ、 ９ＡＳに限られるものではなく
、ＩｎとＧａの組成比が異なっていてもよい。
Ａｓとの結合よりも弱いため、ＩｎＧａＡｓ層２２成長
後の昇温時においてエロがマイグレーションを起こし、
第２図に示した如＜ ＩｎＧａＡｓ層２２の表面を平坦
化するために、従来の技術の項で説明したＳｉ基板１０
上に第１層のＧａＡｓ層１１を成長させた場合よりも滑
らかな表面が得られるようになる。従って引き続きこの
上に成長させたＧａＡｓ層２３の結晶性も向上し、Ｓｉ
基板上に、結晶欠陥の少ない化合物半導体層がエピタキ
シャル成長することとなる。尚、ＩｎＧａＡｓの組成は
Ｉｎｏ、 ＋Ｇａｏ、 ９ＡＳに限られるものではなく
、ＩｎとＧａの組成比が異なっていてもよい。
［実施例２］
第２の化合物半導体としてＡｊＧａＡｓを用いる以外は
実施例１と同様の方法で化合物半導体基板を作成した。
実施例１と同様の方法で化合物半導体基板を作成した。
第３図において、３０は化合物半導体基板であり、この
化合物半導体基板３０は、Ｓｉ基板３１上にバッファー
層として第２の化合物半導体層であるＡｌｌＧａＡｓ層
３２が形成され、更にその上にＧａＡｓ層３３が順次積
層されて形成されている。ここでＡｌＧａＡｓ層３２の
組成はＡｌｏ６Ｇａｏ、 ４Ａｓである６次に化合物半
導体基板３０の製造方法について説明する。
化合物半導体基板３０は、Ｓｉ基板３１上にバッファー
層として第２の化合物半導体層であるＡｌｌＧａＡｓ層
３２が形成され、更にその上にＧａＡｓ層３３が順次積
層されて形成されている。ここでＡｌＧａＡｓ層３２の
組成はＡｌｏ６Ｇａｏ、 ４Ａｓである６次に化合物半
導体基板３０の製造方法について説明する。
基板として（１００）面から［０１１］方向へ２°オフ
している３１基板３１を用い、またＡｊｏ、 ５Ｇａ（
１，４ＡＳ層３２は原料としてＴＭＧ （１−リメチル
ガリウム）、ＴＭＡ（トリメチルアルミニウム）及びＡ
ＳＴ（３（アルシン）を使用し、ＭＯＣＶＤ法により成
長させる。
している３１基板３１を用い、またＡｊｏ、 ５Ｇａ（
１，４ＡＳ層３２は原料としてＴＭＧ （１−リメチル
ガリウム）、ＴＭＡ（トリメチルアルミニウム）及びＡ
ＳＴ（３（アルシン）を使用し、ＭＯＣＶＤ法により成
長させる。
まず、前処理を施したＳｉ基板３１をＭＯＣＶＤ装置の
反応炉内のサセプタ上に搬送した後、Ｈ２雰匣気中、約
１０００℃でＳｉ基板３１の表面を３０分間程度、ＲＦ
加熱する。
反応炉内のサセプタ上に搬送した後、Ｈ２雰匣気中、約
１０００℃でＳｉ基板３１の表面を３０分間程度、ＲＦ
加熱する。
その後、４５０°Ｃに降温し、ＡＳＨ３ガスを５分間導
入した後、ＴＭＧ 、 ＴＭＡ 、 ＡｓＨ３の化合物
半導体構成原料を導入し、第２の化合物半導体層である
ＡｌＧａＡｓ層３２を２００人程度成長させる。次に、
７５０°Ｃまで昇温させてＧａＡｓ層３３を形成するが
、この昇温過程においてＡｌＧａＡｓ層３２はアニール
され、結晶化する。昇温後ＡｇＧａＡｓ層３２の上にＧ
ａＡｓ層３３を成長させる。
入した後、ＴＭＧ 、 ＴＭＡ 、 ＡｓＨ３の化合物
半導体構成原料を導入し、第２の化合物半導体層である
ＡｌＧａＡｓ層３２を２００人程度成長させる。次に、
７５０°Ｃまで昇温させてＧａＡｓ層３３を形成するが
、この昇温過程においてＡｌＧａＡｓ層３２はアニール
され、結晶化する。昇温後ＡｇＧａＡｓ層３２の上にＧ
ａＡｓ層３３を成長させる。
上記した実施例によれば、ＡＱとＡｓとの結合はＧａと
Ａｓとの結合よりも強いため、ＡｊＧａＡｓ層３２成長
後の昇温時においてＧａがマイグレーションを起こし、
第４図に示した如＜ ＡｊＧａＡｓ層３２の表面を平坦
化するために、従来の技術の項で説明したＳｉ基基板ｌ
上上第１層であるＧａＡｓ層１１を成長させた場合より
も滑らかな表面が得られるようになる。
Ａｓとの結合よりも強いため、ＡｊＧａＡｓ層３２成長
後の昇温時においてＧａがマイグレーションを起こし、
第４図に示した如＜ ＡｊＧａＡｓ層３２の表面を平坦
化するために、従来の技術の項で説明したＳｉ基基板ｌ
上上第１層であるＧａＡｓ層１１を成長させた場合より
も滑らかな表面が得られるようになる。
従って引き続きこの上に成長させたＧａＡｓ層３３の結
晶性も向上し、３１基板上に結晶欠陥の少ない化合物半
導体層がエピタキシャル成長することとなる。
晶性も向上し、３１基板上に結晶欠陥の少ない化合物半
導体層がエピタキシャル成長することとなる。
尚、ＡｇＧａＡｓの組成はＡｊｏ、 ａＧａｏ、 ４Ａ
Ｓに限られるものではな（、Ａ［とＧａの組成比が異な
っていてもよい。
Ｓに限られるものではな（、Ａ［とＧａの組成比が異な
っていてもよい。
尚、上記実施例では３１基板２１．３１上に化合物半導
体層としてＧａＡｓ層２３．３３を成長させた場合につ
いて述べたが、他の化合物半導体を成長させる場合にも
、本発明は同様に適用することができるものである。
体層としてＧａＡｓ層２３．３３を成長させた場合につ
いて述べたが、他の化合物半導体を成長させる場合にも
、本発明は同様に適用することができるものである。
また、上記実施例ではＭＯＣＶＤ法を用いて結晶成長を
行ったが、他の気相成長法を用いることも可能である。
行ったが、他の気相成長法を用いることも可能である。
ｌ肌五勲盟
以上の説明により明らかなように本発明に係る化合物半
導体基板の製造方法によれば、化合物半導体を成長させ
る際の温度よりも低い温度でもって前記化合物半導体成
分を含む第２の化合物半導体をバッファー層として成長
させた後、該第２の化合物半導体上に引き続き通常の成
長温度でもって前記化合物半導体を成長させるので、前
記第２の化合物半導体の構成成分のマイグレーションに
よりバッファー層の表面モホロジーは著しく改善され、
引き続き成長させる化合物半導体層の結晶性も向上させ
ることができ、結晶欠陥の少ない、高品質の化合物半導
体層をエピタキシャル成長させることができる。従って
、安価で大面積の光あるいは高速デバイス用化合物半導
体基板を作製することができる。
導体基板の製造方法によれば、化合物半導体を成長させ
る際の温度よりも低い温度でもって前記化合物半導体成
分を含む第２の化合物半導体をバッファー層として成長
させた後、該第２の化合物半導体上に引き続き通常の成
長温度でもって前記化合物半導体を成長させるので、前
記第２の化合物半導体の構成成分のマイグレーションに
よりバッファー層の表面モホロジーは著しく改善され、
引き続き成長させる化合物半導体層の結晶性も向上させ
ることができ、結晶欠陥の少ない、高品質の化合物半導
体層をエピタキシャル成長させることができる。従って
、安価で大面積の光あるいは高速デバイス用化合物半導
体基板を作製することができる。
第１図は本発明に係る化合物半導体基板の一実施例を示
す断面図、第２図はＩｎｏ、 ＋Ｇａｏ、 ＱＡＳ層の
表面のホモロジー状態を示す平面図、第３図は本発明に
係る化合物半導体基板の別の実施例を示す断面図、第４
図はＡｊｏ、 ５Ｇａｏ、 ４ＡＳ層の表面のホモロジ
ー状態を示す平面図、第５図は従来の化合物半導体基板
の製造方法により製造された化合物半導体基板を示す断
面図、第６図は従来のＧａＡｓ層の表面状態を示す平面
図である。 ２０．３０・・・化合物半導体基板 ２１．３１・・・Ｓｉ基板 ２２・・・ＩｎＧａＡｓ層（第２の化合物半導体）３２
・・・ＡＱＧａＡｓ層（第２の化合物半導体）２３・・
・ＧａＡｓ層（化合物半導体）３３・・・ＧａＡｓ層（
化合物半導体）特許出願人 ： 住友金属工業株式会社
代 理 人 ・ 弁理士 弁内 龍ニ第１図 第２図 第３図 第５図 第６図
す断面図、第２図はＩｎｏ、 ＋Ｇａｏ、 ＱＡＳ層の
表面のホモロジー状態を示す平面図、第３図は本発明に
係る化合物半導体基板の別の実施例を示す断面図、第４
図はＡｊｏ、 ５Ｇａｏ、 ４ＡＳ層の表面のホモロジ
ー状態を示す平面図、第５図は従来の化合物半導体基板
の製造方法により製造された化合物半導体基板を示す断
面図、第６図は従来のＧａＡｓ層の表面状態を示す平面
図である。 ２０．３０・・・化合物半導体基板 ２１．３１・・・Ｓｉ基板 ２２・・・ＩｎＧａＡｓ層（第２の化合物半導体）３２
・・・ＡＱＧａＡｓ層（第２の化合物半導体）２３・・
・ＧａＡｓ層（化合物半導体）３３・・・ＧａＡｓ層（
化合物半導体）特許出願人 ： 住友金属工業株式会社
代 理 人 ・ 弁理士 弁内 龍ニ第１図 第２図 第３図 第５図 第６図
Claims (1)
- （１）Ｓｉ単結晶基板上に化合物半導体をエピタキシャ
ル成長させる化合物半導体基板の製造方法において、化
合物半導体を成長させる際の温度よりも低い温度でもっ
て前記化合物半導体成分を含む第２の化合物半導体を成
長させる工程と、該第２の化合物半導体上に引き続き通
常の成長温度でもって前記化合物半導体を成長させる工
程とを含んでいることを特徴とする化合物半導体基板の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31688490A JPH04186821A (ja) | 1990-11-21 | 1990-11-21 | 化合物半導体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31688490A JPH04186821A (ja) | 1990-11-21 | 1990-11-21 | 化合物半導体基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04186821A true JPH04186821A (ja) | 1992-07-03 |
Family
ID=18081988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31688490A Pending JPH04186821A (ja) | 1990-11-21 | 1990-11-21 | 化合物半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04186821A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014022564A (ja) * | 2012-07-18 | 2014-02-03 | Asahi Kasei Corp | 化合物半導体基板及びその製造方法 |
-
1990
- 1990-11-21 JP JP31688490A patent/JPH04186821A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014022564A (ja) * | 2012-07-18 | 2014-02-03 | Asahi Kasei Corp | 化合物半導体基板及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01289108A (ja) | ヘテロエピタキシャル成長方法 | |
| JP3270945B2 (ja) | ヘテロエピタキシャル成長方法 | |
| JPH07118450B2 (ja) | 単成分半導体基板上に化合物半導体層を成長させる方法及びかかる半導体構造 | |
| EP0291346B1 (en) | A laminated structure of compound semiconductors | |
| JPH01290221A (ja) | 半導体気相成長方法 | |
| JPH01245512A (ja) | ３−ｖ族化合物半導体のエピタキシャル成長方法 | |
| JPH04186824A (ja) | 半導体基板およびその製造方法 | |
| JPH05283336A (ja) | 化合物半導体層の形成方法 | |
| JPH04198095A (ja) | 化合物半導体薄膜成長方法 | |
| JPH01315127A (ja) | ガリウムヒ素層の形成方法 | |
| JPH04186821A (ja) | 化合物半導体基板の製造方法 | |
| JP2845464B2 (ja) | 化合物半導体の成長方法 | |
| CN103548114B (zh) | 制造III/V Si模板的方法 | |
| JPH0822800B2 (ja) | ▲ｉｉｉ▼―ｖ族化合物半導体薄膜の形成方法 | |
| JPH02139918A (ja) | ヘテロ構造体の製造方法 | |
| JPS6066811A (ja) | 化合物半導体装置の製造方法 | |
| JPH0719756B2 (ja) | 化合物半導体層の形成方法 | |
| JPH01270594A (ja) | 化合物半導体の製造方法 | |
| JPH03290925A (ja) | 化合物半導体装置およびその製造方法 | |
| JPH04179219A (ja) | 化合物半導体基板の製造方法 | |
| JPH01120011A (ja) | ＩｎＰ半導体薄膜の製造方法 | |
| JPH02263427A (ja) | 化合物半導体基板およびその製造方法 | |
| JPH047819A (ja) | ＧａＡｓ薄膜 | |
| JPH01184815A (ja) | 半導体ウエハ及びその製造方法 | |
| JPH04208518A (ja) | 化合物半導体基板の製造方法 |