JPH0418862A - 映像信号受信処理回路 - Google Patents
映像信号受信処理回路Info
- Publication number
- JPH0418862A JPH0418862A JP2122309A JP12230990A JPH0418862A JP H0418862 A JPH0418862 A JP H0418862A JP 2122309 A JP2122309 A JP 2122309A JP 12230990 A JP12230990 A JP 12230990A JP H0418862 A JPH0418862 A JP H0418862A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- noise
- digital video
- converter
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は受信した映像信号をＡ／Ｄ変換処理する映像
信号受信処理回路に関するものである。
信号受信処理回路に関するものである。
〔従来の技術］
第５図は従来の映像信号受信処理回路を示すブロック図
であり、図において、１は受信したアナログ映像信号か
らノイズを除去するフィルタ、２はフィルタ１を通して
ノイズ除去された映像信号の振幅を調整する振幅調整回
路、３はアナログ映像信号から垂直同期信号、水平同期
信号を抽出する同期クロ、り抽出回路、４は振幅調整さ
れた映像信号を増幅するビデオアンプ部、５はクランプ
回路で、増幅された映像信号と同期クロンク抽出回路３
から得られるクロンクとに基づいてビデオアンプ部４の
直流レベルをクランプする。６は増幅された映像信号を
デジタル映像信号に変換するＡ／Ｄコンバータである。
であり、図において、１は受信したアナログ映像信号か
らノイズを除去するフィルタ、２はフィルタ１を通して
ノイズ除去された映像信号の振幅を調整する振幅調整回
路、３はアナログ映像信号から垂直同期信号、水平同期
信号を抽出する同期クロ、り抽出回路、４は振幅調整さ
れた映像信号を増幅するビデオアンプ部、５はクランプ
回路で、増幅された映像信号と同期クロンク抽出回路３
から得られるクロンクとに基づいてビデオアンプ部４の
直流レベルをクランプする。６は増幅された映像信号を
デジタル映像信号に変換するＡ／Ｄコンバータである。
次に動作について説明する。
受信されたアナログ映像信号をフィルタ１に通して高周
波ノイズを除去する。ノイズを除去した後、映像信号の
振幅を振幅調整回路２により適切な値に調整する。振幅
調整後の映像信号はビデオアンプ部４で信号成分のみ増
幅し、直流成分はクランプ回路５でＡ／Ｄコンバータ６
に適する直流レベルになるよう制御される。そしてＡ／
Ｄコンバータ６においてアナログ映像信号がデジタル映
像信号に変換される。
波ノイズを除去する。ノイズを除去した後、映像信号の
振幅を振幅調整回路２により適切な値に調整する。振幅
調整後の映像信号はビデオアンプ部４で信号成分のみ増
幅し、直流成分はクランプ回路５でＡ／Ｄコンバータ６
に適する直流レベルになるよう制御される。そしてＡ／
Ｄコンバータ６においてアナログ映像信号がデジタル映
像信号に変換される。
また、映像信号の同期は同期クロック抽出回路３におい
て、受信した映像信号より水平同期信号、垂直同期信号
を抽出し、回路各部へ分配される。
て、受信した映像信号より水平同期信号、垂直同期信号
を抽出し、回路各部へ分配される。
従来の映像信号受信処理回路は以上のように構成されて
いるので、Ａ／Ｄコンバータ６の入力部分の映像信号に
フィルタ１で除去しきれないノイズが重畳された場合、
Ａ／Ｄコンバータ６の出力であるデジタル映像信号の下
位ビットが不安定となり、モニタ画面に映した時、画像
の乱れとして現れるという課題があった。
いるので、Ａ／Ｄコンバータ６の入力部分の映像信号に
フィルタ１で除去しきれないノイズが重畳された場合、
Ａ／Ｄコンバータ６の出力であるデジタル映像信号の下
位ビットが不安定となり、モニタ画面に映した時、画像
の乱れとして現れるという課題があった。
この発明は上記のような課題を解消するためになされた
もので、Ａ／Ｄコンバータの出力信号（デジタル信号）
の下位ピントの不安定さを取り除き、画面に乱れが現れ
るのを抑制できる映像信号受信処理回路を得ることを目
的とする。
もので、Ａ／Ｄコンバータの出力信号（デジタル信号）
の下位ピントの不安定さを取り除き、画面に乱れが現れ
るのを抑制できる映像信号受信処理回路を得ることを目
的とする。
〔課題を解決するための手段〕
この発明に係る映像信号受信処理回路は、Ａ／Ｄコンバ
ータの後段にノイズが原因となる最下位ビットのハタつ
きを検出するノイズ検出回路を設けると共に、Ａ／Ｄコ
ンバータの出力信号を格納する映像信号記憶部を設け、
上記検出回路の検出に応して上記映像信号記憶部の書込
みを制御するようにしたものである。
ータの後段にノイズが原因となる最下位ビットのハタつ
きを検出するノイズ検出回路を設けると共に、Ａ／Ｄコ
ンバータの出力信号を格納する映像信号記憶部を設け、
上記検出回路の検出に応して上記映像信号記憶部の書込
みを制御するようにしたものである。
検出回路によりＡ／Ｄ変換後のデジタル映像信号のＬＳ
Ｂのみが繰り返し一定回数以上変化するのを検出し、そ
の時点でデジタル映像信号の上記映像信号記憶部への書
込みを禁止することにより、モニタ画面においてノイズ
に起因する画面の乱れを防止する。
Ｂのみが繰り返し一定回数以上変化するのを検出し、そ
の時点でデジタル映像信号の上記映像信号記憶部への書
込みを禁止することにより、モニタ画面においてノイズ
に起因する画面の乱れを防止する。
Ｃ発明の実施例〕
以下、この発明の一実施例を図について説明する。第１
図においては第５図と対応する部分には同一符号を付し
て説明を省略する。７はＡ／Ｄコンバータ６から得られ
るデジタル映像信号のＬＳＢ（最下位ピント）が所定期
間に所定回数変化することを検出するノイズ検出回路、
８は上記デジタル映像信号が書込まれるレジスタから成
る映像信号記憶部であり、ノイズ検出回路７により制御
される。
図においては第５図と対応する部分には同一符号を付し
て説明を省略する。７はＡ／Ｄコンバータ６から得られ
るデジタル映像信号のＬＳＢ（最下位ピント）が所定期
間に所定回数変化することを検出するノイズ検出回路、
８は上記デジタル映像信号が書込まれるレジスタから成
る映像信号記憶部であり、ノイズ検出回路７により制御
される。
第２図はノイズ検出回路７の構成を示すブロック図であ
り、９は映像信号を所定期間格納しておくレジスタ、１
０は上記所定期間前の映像信号と現在の映像信号を比較
する映像データ比較回路、１１は映像データ比較回路１
０で比較した結果を格納し、ＬＳＢが所定回数以上変動
した場合に映像信号記憶部８に対して制御を行う制御回
路である。
り、９は映像信号を所定期間格納しておくレジスタ、１
０は上記所定期間前の映像信号と現在の映像信号を比較
する映像データ比較回路、１１は映像データ比較回路１
０で比較した結果を格納し、ＬＳＢが所定回数以上変動
した場合に映像信号記憶部８に対して制御を行う制御回
路である。
次に動作について説明する。
デジタル映像信号が生成される部分までは第５図につい
て説明した従来技術の作用、動作と同しであるので、Ａ
／Ｄ変換後の動作を中心に説明する。上記生成されたデ
ジタル映像信号はノイズ検出回路７に入力される。この
ノイズ検出回路７においては、現在入力されているデジ
タル映像信号とレジスタ９に格納された所定期間前のデ
ジタル映像信号とを比較して、ＬＳＢ以外のビットがす
へて−敗しており、かつＬＳＢのみが「１」と「０」と
の間で変化しているか否かを映像データ比較回路１０で
調べる。ここで、ＬＳＢ以外のビットか一致しており、
ＬＳＢのみが変化していることを調べる理由は、一般に
Ａ／Ｄコンバータ６−・の入力信号にノイズが含まれた
場合、デジタル値に変換すると、ＬＳＢのみが変化する
確率が高いことによるＬＳＢ以外のピントの一致および
ＬＳＢの不一致情報は制御回路１１に入力される。
て説明した従来技術の作用、動作と同しであるので、Ａ
／Ｄ変換後の動作を中心に説明する。上記生成されたデ
ジタル映像信号はノイズ検出回路７に入力される。この
ノイズ検出回路７においては、現在入力されているデジ
タル映像信号とレジスタ９に格納された所定期間前のデ
ジタル映像信号とを比較して、ＬＳＢ以外のビットがす
へて−敗しており、かつＬＳＢのみが「１」と「０」と
の間で変化しているか否かを映像データ比較回路１０で
調べる。ここで、ＬＳＢ以外のビットか一致しており、
ＬＳＢのみが変化していることを調べる理由は、一般に
Ａ／Ｄコンバータ６−・の入力信号にノイズが含まれた
場合、デジタル値に変換すると、ＬＳＢのみが変化する
確率が高いことによるＬＳＢ以外のピントの一致および
ＬＳＢの不一致情報は制御回路１１に入力される。
この人力情報から制御回路１１はＬＳＢ以外のビットが
−敗し、かっＬＳＢが不一致の状態が一定回数以上連続
して起こったとき、Ａ／Ｄコンハーク６の入力信号にノ
イズが含まれると判断し、その検出信号により映像信号
記憶部８への書換えを禁止する。これと共に所定期間前
に格納された映像信号をそのまま映像信号記憶部８より
送出する。
−敗し、かっＬＳＢが不一致の状態が一定回数以上連続
して起こったとき、Ａ／Ｄコンハーク６の入力信号にノ
イズが含まれると判断し、その検出信号により映像信号
記憶部８への書換えを禁止する。これと共に所定期間前
に格納された映像信号をそのまま映像信号記憶部８より
送出する。
第３図に具体的な動作の一例を示す。これはアナログ映
像信号を４ビツトのデジタル映像信号に変換する場合を
示し、ｒ Ａ ｊ、 ｒ Ｂ Ｊはそれぞれ「１．又
はｒＱ、を表すものとする。
像信号を４ビツトのデジタル映像信号に変換する場合を
示し、ｒ Ａ ｊ、 ｒ Ｂ Ｊはそれぞれ「１．又
はｒＱ、を表すものとする。
第３図（Ａ）は入力されたアナログ映像信号にノイズが
重畳されている状態を示したもので、ノイズのアナログ
レベルはほぼデジタル映像信号のｒＡＡＢ ＩＪとｒＡ
ＡＢＯＪのスレッショルドレベルにある。従って、同図
（Ｂ）のようにＡ／Ｄコンバータ６の出力はノイズ成分
に影響を受けてｒＡＡＢ Ｉ ＪとｒＡＡＢＯＪとの間
で変動を繰り返す。この繰り返しが所定期間Ｔにおいて
一定回数起こった時点（同図（Ｃ）の■点）で映像信号
記憶部８の書換えを禁止し、図示例のようにｒＡＡＢＯ
Ｊで映像信号記憶部８の出力が固定される。
重畳されている状態を示したもので、ノイズのアナログ
レベルはほぼデジタル映像信号のｒＡＡＢ ＩＪとｒＡ
ＡＢＯＪのスレッショルドレベルにある。従って、同図
（Ｂ）のようにＡ／Ｄコンバータ６の出力はノイズ成分
に影響を受けてｒＡＡＢ Ｉ ＪとｒＡＡＢＯＪとの間
で変動を繰り返す。この繰り返しが所定期間Ｔにおいて
一定回数起こった時点（同図（Ｃ）の■点）で映像信号
記憶部８の書換えを禁止し、図示例のようにｒＡＡＢＯ
Ｊで映像信号記憶部８の出力が固定される。
なお、上記実施例ではノイズ検出回路７として、信号比
較するのに映像データ比較回路１０を設けたものを示し
たが、第４図の他の実施例に示すように、ノイズ検出回
路７としてＲＯＭを使用してステートマシン処理をして
もよい。
較するのに映像データ比較回路１０を設けたものを示し
たが、第４図の他の実施例に示すように、ノイズ検出回
路７としてＲＯＭを使用してステートマシン処理をして
もよい。
第４図において、９はデジタル映像信号が加えられるレ
ジスタ、１２はＲＯＭで構成され、映像信号の比較機能
を有する映像ノイズ検出メモリ、１３はＬＳＢ以外のビ
ットが一致し、かつＬＳＢが不一致の状態を計数するレ
ジスタである。
ジスタ、１２はＲＯＭで構成され、映像信号の比較機能
を有する映像ノイズ検出メモリ、１３はＬＳＢ以外のビ
ットが一致し、かつＬＳＢが不一致の状態を計数するレ
ジスタである。
次に動作について説明する。
現在のデジタル映像信号と所定期間前のデジタル映像信
号（レジスタ９出力）とを映像ノイズ検出メモリ１２の
アドレスにそれぞれ入力して対応するビット毎に比較す
る。ＬＳＢ以外のビットが一致し、かつＬＳＢが不一致
の状態が存在すれば計数レジスタ１３でカウントする。
号（レジスタ９出力）とを映像ノイズ検出メモリ１２の
アドレスにそれぞれ入力して対応するビット毎に比較す
る。ＬＳＢ以外のビットが一致し、かつＬＳＢが不一致
の状態が存在すれば計数レジスタ１３でカウントする。
そのカウント値は再度映像ノイズ検出メモリ１２に入力
され、一定回数以上上記状態が連続したときに、Ａ／Ｄ
コンバータ６の入力信号にノイズが含まれると判断し、
映像信号記憶部８の書換えを禁止し、所定期間前に格納
された映像信号をそのまま映像信号記憶部８より送出す
る。
され、一定回数以上上記状態が連続したときに、Ａ／Ｄ
コンバータ６の入力信号にノイズが含まれると判断し、
映像信号記憶部８の書換えを禁止し、所定期間前に格納
された映像信号をそのまま映像信号記憶部８より送出す
る。
この他の実施例特有の効果を以下に示す。
ノイズが含まれたアナログ映像信号（Ａ／Ｄコンバータ
６人力）についてこれをデジタル映像信号に変換する場
合、上記他の実施例ではＲＯＭを使用しているので、Ｌ
ＳＢ以外のピントが一致し、かつＬＳＢのみが変化して
いる場合に、ノイズが含まれていると判断するという条
件をさらに拡大することができる。例えば、デジタル映
像信号を４ビ、トとすると、ノイズによりｒｌ１００ｔ
ｒｌ１０１Ｊ間で変動する場合は、第２図の実施例の場
合も、第４図の他の実施例の場合もノイズが含まれると
判断されるが、’ｌｌ０ＩＪ。
６人力）についてこれをデジタル映像信号に変換する場
合、上記他の実施例ではＲＯＭを使用しているので、Ｌ
ＳＢ以外のピントが一致し、かつＬＳＢのみが変化して
いる場合に、ノイズが含まれていると判断するという条
件をさらに拡大することができる。例えば、デジタル映
像信号を４ビ、トとすると、ノイズによりｒｌ１００ｔ
ｒｌ１０１Ｊ間で変動する場合は、第２図の実施例の場
合も、第４図の他の実施例の場合もノイズが含まれると
判断されるが、’ｌｌ０ＩＪ。
ｒｌｌｌ、ＯＪ間で変動する場合は、他の実施例の場合
しかノイズが含まれると判断できない。
しかノイズが含まれると判断できない。
〔発明の効果］
以上のようにこの発明によれば、Ａ／Ｄコンバータの出
力部にノイズが原因であるビットの不安定を吸収するた
め、デジタル映像信号のＬＳＢのみが繰り返して一定数
以上変化するのを検出し、その時点でデジタル映像信号
が書込まれる映像信号記憶部への書込みを禁止するよう
に構成したので、モニタ画面においてノイズに起因する
画面の乱れを有効に防止することができる効果がある。
力部にノイズが原因であるビットの不安定を吸収するた
め、デジタル映像信号のＬＳＢのみが繰り返して一定数
以上変化するのを検出し、その時点でデジタル映像信号
が書込まれる映像信号記憶部への書込みを禁止するよう
に構成したので、モニタ画面においてノイズに起因する
画面の乱れを有効に防止することができる効果がある。
第１図はこの発明の一実施例による映像信号受信処理回
路を示すブロック図、第２図は同回路におけるノイズ検
出回路のブロック図、第３図は動作を説明するタイミン
グチャート、第４図はノイズ検出回路の他の実施例を示
すブロア・り図、第５図は従来の映像信号受信処理回路
を示すブロック図である。 ７は７？イズ検出回路、８は映像信号記憶部、９はレジ
スタ、１０は映像データ比較回路、１１は制御回路、１
２は映像ノイズ検出メモリ、１３は計数レジスタ。 なお、図中、同一符号は同一、又は相当部分を示す。
路を示すブロック図、第２図は同回路におけるノイズ検
出回路のブロック図、第３図は動作を説明するタイミン
グチャート、第４図はノイズ検出回路の他の実施例を示
すブロア・り図、第５図は従来の映像信号受信処理回路
を示すブロック図である。 ７は７？イズ検出回路、８は映像信号記憶部、９はレジ
スタ、１０は映像データ比較回路、１１は制御回路、１
２は映像ノイズ検出メモリ、１３は計数レジスタ。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- アナログ映像信号をデジタル映像信号に変換するＡ／Ｄ
コンバータと、上記Ａ／Ｄコンバータから得られるデジ
タル映像信号が所定期間毎に書込まれる映像信号記憶部
と、上記Ａ／Ｄコンバータから得られるデジタル映像信
号の最下位ビットが上記所定期間に変化する回数が所定
回数となったことを検出しその検出信号により上記映像
信号記憶部への書込みを禁止するノイズ検出回路とを備
えた映像信号受信処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2122309A JPH0418862A (ja) | 1990-05-11 | 1990-05-11 | 映像信号受信処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2122309A JPH0418862A (ja) | 1990-05-11 | 1990-05-11 | 映像信号受信処理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0418862A true JPH0418862A (ja) | 1992-01-23 |
Family
ID=14832769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2122309A Pending JPH0418862A (ja) | 1990-05-11 | 1990-05-11 | 映像信号受信処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0418862A (ja) |
-
1990
- 1990-05-11 JP JP2122309A patent/JPH0418862A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4984082A (en) | Circuit for displaying picture of multiple channels | |
| JPH0226190A (ja) | テレテキスト情報用デコーダとテレテキスト情報処理方法 | |
| US5469091A (en) | Data slice circuit | |
| US4622666A (en) | Circuits for detecting framing bits in a t.d.m. bit stream | |
| JP2537181B2 (ja) | 映像信号補正装置 | |
| JPS59211388A (ja) | ゴ−スト除去装置 | |
| AU597649B2 (en) | A sync separator | |
| JPH0418862A (ja) | 映像信号受信処理回路 | |
| US4543611A (en) | Method and an apparatus for image processing | |
| US4697211A (en) | Sync separator with periodic updating | |
| US6515600B2 (en) | Circuit arrangement for regenerating the black level of video signals | |
| US4407020A (en) | Automatic compensation circuit and method | |
| JPS6363289A (ja) | 映像信号のデジタルメモリ制御方式 | |
| JPS637594A (ja) | 映像記憶装置 | |
| JPH0720974Y2 (ja) | ２重ｐｌｌ装置 | |
| JPS637706B2 (ja) | ||
| JPH07114504B2 (ja) | 周波数変換回路及び周波数変換方法 | |
| KR100213011B1 (ko) | 직류레벨 재생회로 | |
| JPS59211335A (ja) | レベルシフト回路 | |
| KR200150066Y1 (ko) | 디지탈 콘버젼스 보정장치 | |
| JPH11261845A (ja) | 映像信号処理回路 | |
| JP2576273B2 (ja) | 同期保護回路 | |
| US20040136691A1 (en) | Apparatus and method of generating video-reproducing clock signal from 480P signal | |
| JPH01174077A (ja) | 映像信号処理装置 | |
| JPS6451587A (en) | Vehicle discriminator |