JPH04191884A - 液晶表示駆動装置 - Google Patents
液晶表示駆動装置Info
- Publication number
- JPH04191884A JPH04191884A JP32374090A JP32374090A JPH04191884A JP H04191884 A JPH04191884 A JP H04191884A JP 32374090 A JP32374090 A JP 32374090A JP 32374090 A JP32374090 A JP 32374090A JP H04191884 A JPH04191884 A JP H04191884A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- display
- common
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、小型電子機器などに用いられる液晶表示部の
液晶表示駆動装置に関するものである。
液晶表示駆動装置に関するものである。
[従来の技術]
従来、小型電子式計算機に用いられる液晶表示部の駆動
装置として、第4図に示すように構成したものがある。
装置として、第4図に示すように構成したものがある。
この構成のものは、制御部1より表示命令DISPまた
は表示停止命令DISP OFFがタイミング信号発
生部2に与えられる。ここで、制御部1より表示命令D
ISPが出力された状態で、メモリ3に対しアドレスデ
ータを与えられると、表示データが読み出され、表示デ
ータ発生器4に送られる。そして、この表示データ発生
器4で表示データはデコードされ、シリアルのセグメン
トデータとしてセグメント信号発生回路5に送られる。
は表示停止命令DISP OFFがタイミング信号発
生部2に与えられる。ここで、制御部1より表示命令D
ISPが出力された状態で、メモリ3に対しアドレスデ
ータを与えられると、表示データが読み出され、表示デ
ータ発生器4に送られる。そして、この表示データ発生
器4で表示データはデコードされ、シリアルのセグメン
トデータとしてセグメント信号発生回路5に送られる。
一方、表示命令DISPによりタイミング信号発生回路
2では、信号φA、φRを出力し、信号φAがセグメン
ト信号発生回路5に、信号φRかセグメント信号発生回
路5およびコモン信号発生回路6にそれぞれ与えられ、
さらに、信号φX、φYを出力し、これら信号φX、φ
Yかセグメント信号発生回路5およびコモン信号発生回
路6に与えられる。
2では、信号φA、φRを出力し、信号φAがセグメン
ト信号発生回路5に、信号φRかセグメント信号発生回
路5およびコモン信号発生回路6にそれぞれ与えられ、
さらに、信号φX、φYを出力し、これら信号φX、φ
Yかセグメント信号発生回路5およびコモン信号発生回
路6に与えられる。
これにより、セグメント信号発生回路5よりセグメント
信号al 、bl 、cl−c8か出力され、コモン信
号発生回路6より出力されるx、y、zのコモン信号に
より、液晶表示部7に表示データが表示されるようにな
る。
信号al 、bl 、cl−c8か出力され、コモン信
号発生回路6より出力されるx、y、zのコモン信号に
より、液晶表示部7に表示データが表示されるようにな
る。
つまり、第3図に示すように表示データの表示命令DI
SPが「1」になると、発振器8の出力φ1、φ2に対
して、タイミング信号発生回路2からの信号φAは「0
」、信号φRは「1」となり、信号φX、φYもφI、
φ2と同期した周期で出力される。すると、第5図に詳
細か示されるセグメント信号発生回路5ては、信号φA
がrOJでインバータ50を通して各スイフチ51が閉
じ、 動作されるので、表示データ発生器4より信号
φYに同期して送出される表示データはメモリ52に対
して2相フリツプフロツプSl、S2、S3、S4、S
5・・・の順てにデータがシフトされなから書き込まれ
る。そして、全データの書き込みを送り終えると、信号
φAが「1」、信号φRか「0」となり、信号φX、φ
Yもコモン信号と同期する長い周期て出力されるように
なる。すると、セグメント信号発生回路5では、信号φ
X1φYによりメモリ52に書き込まれた表示データか
クロックドインバータ53を通してシフトされ同一セグ
メント電極系内で反転しながら循環されるようになり、
一方、信号RがrOJになると、第6図に示すコモン信
号発生回路6では、2相フリツプフロツプ61.62お
よびバイナリカウンタ63のリセット状態が解かれるの
で、これら2相フリツプフロツプ61.62およびバイ
ナリカウンタ63の動作により各EXオア回路6oを通
してx、y、zのコモン信号が出力され、セグメント信
号発生回路5のメモリ52の表示データは液晶表示部7
に表示されることになる。
SPが「1」になると、発振器8の出力φ1、φ2に対
して、タイミング信号発生回路2からの信号φAは「0
」、信号φRは「1」となり、信号φX、φYもφI、
φ2と同期した周期で出力される。すると、第5図に詳
細か示されるセグメント信号発生回路5ては、信号φA
がrOJでインバータ50を通して各スイフチ51が閉
じ、 動作されるので、表示データ発生器4より信号
φYに同期して送出される表示データはメモリ52に対
して2相フリツプフロツプSl、S2、S3、S4、S
5・・・の順てにデータがシフトされなから書き込まれ
る。そして、全データの書き込みを送り終えると、信号
φAが「1」、信号φRか「0」となり、信号φX、φ
Yもコモン信号と同期する長い周期て出力されるように
なる。すると、セグメント信号発生回路5では、信号φ
X1φYによりメモリ52に書き込まれた表示データか
クロックドインバータ53を通してシフトされ同一セグ
メント電極系内で反転しながら循環されるようになり、
一方、信号RがrOJになると、第6図に示すコモン信
号発生回路6では、2相フリツプフロツプ61.62お
よびバイナリカウンタ63のリセット状態が解かれるの
で、これら2相フリツプフロツプ61.62およびバイ
ナリカウンタ63の動作により各EXオア回路6oを通
してx、y、zのコモン信号が出力され、セグメント信
号発生回路5のメモリ52の表示データは液晶表示部7
に表示されることになる。
ところが、このような構成によると、例えば、小型電子
式計算機のように、四則演算キーの操作によりキーデー
タ取り込みが行われると、−時的に表示停止命令DIS
P OFFか「1」になることがある。この場合、第
3図に示すように信号φRが「1」になると同時に、信
号φXは停止される。したかって、コモン信号発生回路
6では、信号RrlJで、2相フリツプフロツプ61.
62およびバイナリカウンタ63がリセットされ、x、
y、xの各コモン信号が停止され、一方、セグメント信
号発生回路5でも、信号φXの停止により、この時点で
セグメント信号を停止してしまうことになる。
式計算機のように、四則演算キーの操作によりキーデー
タ取り込みが行われると、−時的に表示停止命令DIS
P OFFか「1」になることがある。この場合、第
3図に示すように信号φRが「1」になると同時に、信
号φXは停止される。したかって、コモン信号発生回路
6では、信号RrlJで、2相フリツプフロツプ61.
62およびバイナリカウンタ63がリセットされ、x、
y、xの各コモン信号が停止され、一方、セグメント信
号発生回路5でも、信号φXの停止により、この時点で
セグメント信号を停止してしまうことになる。
このことは、その後、表示停止命令DISPOFFが解
除され、データを再表示する場合、コモン信号発生回路
6では、第1番目のコモン信号としてXコモン信号が出
力されるが、セグメント信号発生回路5では、停止され
た時点によってXコモン信号に対するセグメント信号が
得られないため、セグメント信号発生回路5のメモリ5
2に対して表示データの書き込みをやり直しする必要か
あり、それだけ液晶表示部7での表示速度が遅くなる欠
点があった。
除され、データを再表示する場合、コモン信号発生回路
6では、第1番目のコモン信号としてXコモン信号が出
力されるが、セグメント信号発生回路5では、停止され
た時点によってXコモン信号に対するセグメント信号が
得られないため、セグメント信号発生回路5のメモリ5
2に対して表示データの書き込みをやり直しする必要か
あり、それだけ液晶表示部7での表示速度が遅くなる欠
点があった。
[発明が解決しようとする課題]
このように従来の液晶表示駆動装置では、液晶表示部7
にデータ表示がなされている状態で表示停止命令DIS
P OFFが入力されると、直ちにセグメント信号発
生回路5でのセグメント信号が停止してしまうため、そ
の後、表示停止命令DISP OFFが解除され、デ
ータを再表示しようとすると、セグメント信号発生回路
5のメモリ52に対して表示データの書き込みのやり直
しを行わなければならなくなり、液晶表示部7での表示
速度が遅くなるなど不都合があった。
にデータ表示がなされている状態で表示停止命令DIS
P OFFが入力されると、直ちにセグメント信号発
生回路5でのセグメント信号が停止してしまうため、そ
の後、表示停止命令DISP OFFが解除され、デ
ータを再表示しようとすると、セグメント信号発生回路
5のメモリ52に対して表示データの書き込みのやり直
しを行わなければならなくなり、液晶表示部7での表示
速度が遅くなるなど不都合があった。
本発明は、上記事情に鑑みてなされたもので、表示停止
命令の解除の際にも表示データの書き込みのやり直しを
無くすことができる、液晶表示駆動装置を提供すること
を目的とする。
命令の解除の際にも表示データの書き込みのやり直しを
無くすことができる、液晶表示駆動装置を提供すること
を目的とする。
[課題を解決するための手段]
本発明の液晶表示装置は、液晶表示部のコモン電極にコ
モン信号を供給するコモン信号発生手段、上記液晶表示
部の各セグメント電極に接続されコモン信号に対応じた
セグメント表示データを記憶する記憶手段、記憶手段の
表示データを循環させるとともに、コモン信号の出力に
応じたセグメント信号を出力させるデータシフト手段、
表示停止命令により上記コモン信号発生手段をリセット
するとともに、表示停止命令解除により第1番目のコモ
ン信号より順番にコモン信号を出力させるコモン制御手
段、表示停止命令により上記データシフト手段を動作さ
せ第1番目のコモン信号に応じたセグメント信号が出力
される位置までデータシフトを実行させる表示データリ
セット手段により構成されている。
モン信号を供給するコモン信号発生手段、上記液晶表示
部の各セグメント電極に接続されコモン信号に対応じた
セグメント表示データを記憶する記憶手段、記憶手段の
表示データを循環させるとともに、コモン信号の出力に
応じたセグメント信号を出力させるデータシフト手段、
表示停止命令により上記コモン信号発生手段をリセット
するとともに、表示停止命令解除により第1番目のコモ
ン信号より順番にコモン信号を出力させるコモン制御手
段、表示停止命令により上記データシフト手段を動作さ
せ第1番目のコモン信号に応じたセグメント信号が出力
される位置までデータシフトを実行させる表示データリ
セット手段により構成されている。
[作用〕
この結果、本発明によれば表示停止命令によりコモン信
号発生手段をリセットする際、表示停止命令解除により
出力される第1番目のコモン信号と同期が取れるように
第1番目のコモン信号に応じたセグメント信号が出力さ
れる位置までデータシフト手段でのデータシフトを実行
させるようにてきるので、表示停止命令解除の際の表示
データの書き込みのやり直しを無くすことかできる。
号発生手段をリセットする際、表示停止命令解除により
出力される第1番目のコモン信号と同期が取れるように
第1番目のコモン信号に応じたセグメント信号が出力さ
れる位置までデータシフト手段でのデータシフトを実行
させるようにてきるので、表示停止命令解除の際の表示
データの書き込みのやり直しを無くすことかできる。
[実施例]
以下、本発明の一実施例を図面にしたがい説明する。
この場合、第1図および第2図は、本発明の要部のみの
回路を示すもので、これら回路からの信号φX′、φR
′を、上述した第4図で述べたセグメント信号発生回路
5およびコモン信号発生回路6に対する信号φX、コモ
ン信号発生回路6に対する信号φRに代わって与えるよ
うに構成する。
回路を示すもので、これら回路からの信号φX′、φR
′を、上述した第4図で述べたセグメント信号発生回路
5およびコモン信号発生回路6に対する信号φX、コモ
ン信号発生回路6に対する信号φRに代わって与えるよ
うに構成する。
第1図は、セグメント信号発生回路5およびコモン信号
発生回路6に対する信号φX′を出力するもので、二こ
では、フリップフロ・ンブ111のセット端子Sに、表
示停止命令DISP OFFと第6図に示すコモン信
号発生回路6からのCOMX信号かそれぞれ与えられる
アンド回路112の出力か与えられ、また、リセント端
子Rに表示命令DISPか与えられるようにしている。
発生回路6に対する信号φX′を出力するもので、二こ
では、フリップフロ・ンブ111のセット端子Sに、表
示停止命令DISP OFFと第6図に示すコモン信
号発生回路6からのCOMX信号かそれぞれ与えられる
アンド回路112の出力か与えられ、また、リセント端
子Rに表示命令DISPか与えられるようにしている。
そして、二のフリップフロップ111の出力端子Qの出
力をノア回路113の一方の入力端子に与えるようにし
ている。このノア回路113の他方の入力端子には、イ
ンバータ114を介して発振器8の出力φ1が与えられ
る。
力をノア回路113の一方の入力端子に与えるようにし
ている。このノア回路113の他方の入力端子には、イ
ンバータ114を介して発振器8の出力φ1が与えられ
る。
ノア回路113の出力は、ナンド回路115の一方の入
力端子に与えられる。このナンド回路115は、他方の
入力端子に表示停止命令DISP OFFが与えられ
、その出力をナンド回路116の一方の入力端子に与え
るようにしている。
力端子に与えられる。このナンド回路115は、他方の
入力端子に表示停止命令DISP OFFが与えられ
、その出力をナンド回路116の一方の入力端子に与え
るようにしている。
そして、二のナンド回路116の他方の入力端子にイン
バータ117を介してタイミング信号発生部2より出力
される信号φXか与えられ、このナンド回路1]6の出
力端子に信号φX′を出力するようになっている。
バータ117を介してタイミング信号発生部2より出力
される信号φXか与えられ、このナンド回路1]6の出
力端子に信号φX′を出力するようになっている。
次に、第2図は、コモン信号発生回路6に対する信号φ
R′を出力するもので、ここでは、タイ−、/グ信号発
生部2より出力される信号φRをインバータ121を介
してノア回路122の一方の入力端子に与え、このノア
回路122の他方の入力端子に表示停止命令DISP
OFFを与えるようにして、表示停止命令DISP
OFFか「1」になっても信号φR′を「0」のまま
とし、表示停止命令DISP OFFが「0」で信号
φRが「1」の時のみ信号φR′を「1」にするように
している。
R′を出力するもので、ここでは、タイ−、/グ信号発
生部2より出力される信号φRをインバータ121を介
してノア回路122の一方の入力端子に与え、このノア
回路122の他方の入力端子に表示停止命令DISP
OFFを与えるようにして、表示停止命令DISP
OFFか「1」になっても信号φR′を「0」のまま
とし、表示停止命令DISP OFFが「0」で信号
φRが「1」の時のみ信号φR′を「1」にするように
している。
その他の構成は、上述した第4図、第5図および第6図
と同様であり、ここでの説明は省略する。
と同様であり、ここでの説明は省略する。
次に、以上のように構成した実施例の動作を説明する。
この場合も、第3図に示すようにデータの表示命令DI
SPか「1」になると、発振器8からの出力φ1、φ2
に対して、タイミング信号発生回路2より出力される信
号φAは「0」、信号φRは「1」となり、信号φX1
φYはφ1、φ2に同期した周期で出力される。
SPか「1」になると、発振器8からの出力φ1、φ2
に対して、タイミング信号発生回路2より出力される信
号φAは「0」、信号φRは「1」となり、信号φX1
φYはφ1、φ2に同期した周期で出力される。
この場合、第1図の回路では、表示停止命令DISP
OFFか「0」の期間、ナンド回路115の出力は「
1」に固定されるので、ナンド回路116からの出力信
号φX′として信号φXがそのまま出力される。
OFFか「0」の期間、ナンド回路115の出力は「
1」に固定されるので、ナンド回路116からの出力信
号φX′として信号φXがそのまま出力される。
また、第2図の回路では、表示停止命令DISP O
FFが「0」の期間、信号φRが「1」により信号φR
′として「]」を出力している。
FFが「0」の期間、信号φRが「1」により信号φR
′として「]」を出力している。
この状態で、第5図に示すセグメント信号発生回路5で
は、信号φAが「0」によりインバータ50を介して各
スイッチ51が閉じ動作されるので、表示データ発生器
4より信号φYに同期して送り出される表示データかメ
モリ52に対して2相フリツプフロツプSl、S2、S
3、S4、S5・・・の順でシリアルに書き込まれるよ
うになる。
は、信号φAが「0」によりインバータ50を介して各
スイッチ51が閉じ動作されるので、表示データ発生器
4より信号φYに同期して送り出される表示データかメ
モリ52に対して2相フリツプフロツプSl、S2、S
3、S4、S5・・・の順でシリアルに書き込まれるよ
うになる。
そして、全データの書き込みを送り終えると、信号φA
が「1」、信号φRが「0」となり、信号φX、φYは
コモン信号に同期した長い周期で出力される。すると、
セグメント信号発生回路5では、信号φX1φYにより
メモリ52に入力されたデータか、信号φAの「○」で
動作されるクロックドインバータ53を通してシフトさ
れ循環されるようになる。
が「1」、信号φRが「0」となり、信号φX、φYは
コモン信号に同期した長い周期で出力される。すると、
セグメント信号発生回路5では、信号φX1φYにより
メモリ52に入力されたデータか、信号φAの「○」で
動作されるクロックドインバータ53を通してシフトさ
れ循環されるようになる。
一方、信号φRが「0」になると、第2図に示す回路で
、表示停止命令DISP OFFがrOJにより信号
φR′ も「0」になるので、第6図に示すコモン信号
発生回路6ては、2相フリツプフロツプ61.62およ
びバイナリカウンタ63のリセット状態か解かれ、これ
ら2相フリツプフロツプ61.62およびバイナリカウ
ンタ63の動作によりEXオア回路60を通してx、y
、zのコモン信号か出力され、セグメント信号発生回路
5のメモリ52の表示データか液晶表示部7に表示され
るようになる。
、表示停止命令DISP OFFがrOJにより信号
φR′ も「0」になるので、第6図に示すコモン信号
発生回路6ては、2相フリツプフロツプ61.62およ
びバイナリカウンタ63のリセット状態か解かれ、これ
ら2相フリツプフロツプ61.62およびバイナリカウ
ンタ63の動作によりEXオア回路60を通してx、y
、zのコモン信号か出力され、セグメント信号発生回路
5のメモリ52の表示データか液晶表示部7に表示され
るようになる。
この状態から、上述したように、四則演算キー操作によ
るキーデータ取り込みによって、−時的に表示停止命令
DISP OFFか「1」になると、第3図に示すよ
うに信号φRか「1」となり、信号φXは停止されるよ
うになる。
るキーデータ取り込みによって、−時的に表示停止命令
DISP OFFか「1」になると、第3図に示すよ
うに信号φRか「1」となり、信号φXは停止されるよ
うになる。
この場合、第1図の回路では、信号φXの停止によりナ
ンド回路116の他方の入力端子か「1」レヘルのまま
固定される。また、フリップフロップ111は表示命令
I)ISPrlJの後は、出力をrOJにしたままなの
で、ノア回路113は、発振器8からの出力φ1を発生
している。そして、この出力φ1がナンド回路115に
与えられるが、このナンド回路115の他方の入力端子
に与えられる表示停止命令DISP OFFが「1」
になっているので、出力φ1かそのままナンド回路11
5を通ってナンド回路116に与えられ、さらにこのナ
ンド回路116を通って信号φX′ として出力される
ようになる。
ンド回路116の他方の入力端子か「1」レヘルのまま
固定される。また、フリップフロップ111は表示命令
I)ISPrlJの後は、出力をrOJにしたままなの
で、ノア回路113は、発振器8からの出力φ1を発生
している。そして、この出力φ1がナンド回路115に
与えられるが、このナンド回路115の他方の入力端子
に与えられる表示停止命令DISP OFFが「1」
になっているので、出力φ1かそのままナンド回路11
5を通ってナンド回路116に与えられ、さらにこのナ
ンド回路116を通って信号φX′ として出力される
ようになる。
また、第2図の回路では、表示停止命令DISP O
FFが「1」になって、信号φRか「1」になるので、
信号φR′は「0」のまま出力されている。
FFが「1」になって、信号φRか「1」になるので、
信号φR′は「0」のまま出力されている。
したかって、第6図に示すコモン信号発生回路6では、
2相フリツプフロツプ61.62およびバイナリカウン
タ63のりセント状態が解かれたまま維持され、これら
2相フリツプフロツプ61.62およびバイナリカウン
タ63の動作によりx、y、zのコモン信号が出力され
る。一方、第5図に示すセグメント信号発生回路5でも
、信号φX′の継続によりメモリ52の表示データが、
クロックドインバータ53を通してシフトされ循環され
る。
2相フリツプフロツプ61.62およびバイナリカウン
タ63のりセント状態が解かれたまま維持され、これら
2相フリツプフロツプ61.62およびバイナリカウン
タ63の動作によりx、y、zのコモン信号が出力され
る。一方、第5図に示すセグメント信号発生回路5でも
、信号φX′の継続によりメモリ52の表示データが、
クロックドインバータ53を通してシフトされ循環され
る。
この状態から、第6図のコモン信号発生回路6において
、Xコモン信号に対応するCOMX信号かナンド回路6
4、インバータ65を通して出力されると、第1図の回
路では、表示停止命令DISP OFF rlJ、C
OMX信号「1」によりアンド回路112の出力か「1
」になり、フリップフロップ111の出力も「1」にな
り、ノア回路113からの発振器8の出力φ1の発生が
阻止されるので、ナンド回路116を通る信号φX′の
出力も阻止され、メモリ52に入力されたデータのクロ
ックドインバータ53を通したデータンフトも停止され
る。つまり、この場合、COM X信号は、Xコモン信
号を表すものであるから、Xコモン信号のタイミングと
一致したところでメモリ52のデータシフトを停止でき
ることになる。これにより、その後に、表示停止命令D
ISP OFFが解除され、データを再表示する場合
、セグメント信号発生回路5のメモリ52のデータシフ
トは、Xコモン信号に対応するところから始める二とか
できるので、従来のようにメモリ52に対して表示デー
タの書き込みをやり直しするような必要がなくなり、直
ちに表示データの再表示に対処することができるように
なる。
、Xコモン信号に対応するCOMX信号かナンド回路6
4、インバータ65を通して出力されると、第1図の回
路では、表示停止命令DISP OFF rlJ、C
OMX信号「1」によりアンド回路112の出力か「1
」になり、フリップフロップ111の出力も「1」にな
り、ノア回路113からの発振器8の出力φ1の発生が
阻止されるので、ナンド回路116を通る信号φX′の
出力も阻止され、メモリ52に入力されたデータのクロ
ックドインバータ53を通したデータンフトも停止され
る。つまり、この場合、COM X信号は、Xコモン信
号を表すものであるから、Xコモン信号のタイミングと
一致したところでメモリ52のデータシフトを停止でき
ることになる。これにより、その後に、表示停止命令D
ISP OFFが解除され、データを再表示する場合
、セグメント信号発生回路5のメモリ52のデータシフ
トは、Xコモン信号に対応するところから始める二とか
できるので、従来のようにメモリ52に対して表示デー
タの書き込みをやり直しするような必要がなくなり、直
ちに表示データの再表示に対処することができるように
なる。
なお、本発明は上記実施例にのみ限定されず、要旨を変
更しない範囲で適宜変形して実施できる。
更しない範囲で適宜変形して実施できる。
[発明の効果]
本発明の液晶表示駆動装置は、表示停止命令によりコモ
ン信号発生手段をリセットする際、表示停止命令解除に
より出力される第1番目のコモン信号と同期が取れるよ
うに第1番目のコモン信号に応じたセグメント信号が出
力される位置までデータシフト手段でのデータシフトを
実行させるようにできるので、表示停止命令解除の際の
表示データのやり直しを無くすことができ、液晶表示部
での表示速度を高める二とかできる。また、例えば、キ
ー人力などの桁上げ表示の際に、入力された桁のみを表
示データとして送るようにもてきるので、置数表示のち
らつきを抑えたい場合にも有効である。
ン信号発生手段をリセットする際、表示停止命令解除に
より出力される第1番目のコモン信号と同期が取れるよ
うに第1番目のコモン信号に応じたセグメント信号が出
力される位置までデータシフト手段でのデータシフトを
実行させるようにできるので、表示停止命令解除の際の
表示データのやり直しを無くすことができ、液晶表示部
での表示速度を高める二とかできる。また、例えば、キ
ー人力などの桁上げ表示の際に、入力された桁のみを表
示データとして送るようにもてきるので、置数表示のち
らつきを抑えたい場合にも有効である。
第1図および第2図は、本発明の液晶表示駆動装置の一
実施例の要部のみ示す回路構成図、第3図は、同実施例
の動作を説明するためのタイムチャート、第4図は、従
来の液晶表示駆動装置の一例の構成を示す回路構成図、
第5図は、同液晶表示駆動装置に用いられるセグメント
信号発生回路の回路構成図、第6図は、同液晶表示駆動
装置1こ用いられるコモン信号発生回路の回路構成図で
ある。 1・・制御部、2・・・タイミング信号発生部、3・・
・メモリ、4・・・表示データ発生器、5・・・セグメ
ント信号発生回路、6・・・コモン信号発生回路、7・
・液晶表示部、8・・・発振器、111・・フリ・ンブ
フロップ、112・・・アント回路、113.121・
・・ノア回路、115.1.16・・・ナンド回路。 出願人代理人 弁理士 鈴江武彦 第4図
実施例の要部のみ示す回路構成図、第3図は、同実施例
の動作を説明するためのタイムチャート、第4図は、従
来の液晶表示駆動装置の一例の構成を示す回路構成図、
第5図は、同液晶表示駆動装置に用いられるセグメント
信号発生回路の回路構成図、第6図は、同液晶表示駆動
装置1こ用いられるコモン信号発生回路の回路構成図で
ある。 1・・制御部、2・・・タイミング信号発生部、3・・
・メモリ、4・・・表示データ発生器、5・・・セグメ
ント信号発生回路、6・・・コモン信号発生回路、7・
・液晶表示部、8・・・発振器、111・・フリ・ンブ
フロップ、112・・・アント回路、113.121・
・・ノア回路、115.1.16・・・ナンド回路。 出願人代理人 弁理士 鈴江武彦 第4図
Claims (1)
- 【特許請求の範囲】 液晶表示部のコモン電極にコモン信号を供給するコモン
信号発生手段と、 上記液晶表示部の各セグメント電極に接続されコモン信
号に対応したセグメント表示データを記憶する記憶手段
と、 この記憶手段の表示データを循環させるとともにコモン
信号の出力に応じたセグメント信号を出力させるデータ
シフト手段と、 表示停止命令により上記コモン信号発生手段をリセット
し表示停止命令解除により第1番目のコモン信号より順
番にコモン信号を出力させるコモン制御手段と、 表示停止命令により上記データシフト手段を動作させ第
1番目のコモン信号に応じたセグメント信号が出力され
る位置まで上記データシフト手段でのデータシフトを実
行させる表示データリセット手段とを具備したことを特
徴とする液晶表示駆動装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32374090A JPH04191884A (ja) | 1990-11-27 | 1990-11-27 | 液晶表示駆動装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32374090A JPH04191884A (ja) | 1990-11-27 | 1990-11-27 | 液晶表示駆動装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04191884A true JPH04191884A (ja) | 1992-07-10 |
Family
ID=18158089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32374090A Pending JPH04191884A (ja) | 1990-11-27 | 1990-11-27 | 液晶表示駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04191884A (ja) |
-
1990
- 1990-11-27 JP JP32374090A patent/JPH04191884A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100399380C (zh) | 移位寄存器及使用它的显示装置 | |
| JP7080907B2 (ja) | ラッチおよびその駆動方法、ソース駆動回路及び表示装置 | |
| JPH06111022A (ja) | ラスタオペレーション装置 | |
| JPH04191884A (ja) | 液晶表示駆動装置 | |
| JPS62135881A (ja) | 画像表示装置 | |
| KR100472478B1 (ko) | 메모리 억세스 제어방법 및 장치 | |
| US5500653A (en) | Character data writing device | |
| JPS63131176A (ja) | 画像表示装置 | |
| JPS60119685A (ja) | メモリプリチヤ−ジ回路 | |
| KR100386949B1 (ko) | 디지털 데이터 처리 시스템 | |
| JPS62153893A (ja) | 文字図形表示装置 | |
| JPH1153339A (ja) | パルス出力機能付マイクロコンピュータ | |
| JPS603198B2 (ja) | 並列同期型タイミング発生装置 | |
| US5349620A (en) | Timer access control apparatus | |
| JP2595060B2 (ja) | 表示装置 | |
| JPS61252585A (ja) | 画面メモリ制御装置 | |
| KR950001595B1 (ko) | 그래픽 제어 회로에서의 어드레스 자동 증가 회로 | |
| KR200212872Y1 (ko) | 레지스터셋팅장치 | |
| KR200256519Y1 (ko) | 비동기 입출력 버퍼 구동 장치 | |
| JPS6356550B2 (ja) | ||
| JPH02280263A (ja) | マイクロプロセッサ | |
| JPH04298897A (ja) | 双方向シフトレジスタ | |
| US20140355335A1 (en) | Static random access memory system and operation method thereof | |
| JPH0419894A (ja) | エラスティックストア回路 | |
| JPH02257491A (ja) | メモリアドレス回路 |