JPH04192045A - Ｒｏｍ式タイマ付きシーケンサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概　要］ 複数のハードウェア間で信号送出の順番やタイミングを
はかるためのシーケンサに関し。

ＲＯＭ式タイマを使用することにより、シーケンサを実
現するシーケンスのＷＬ雑さにハードウェア規模が依存
しにくく、しかもシーケンス変更を容易にすることを目
的とし、 あるハードウェアが起動信号を出すと、他のハードウェ
アに所要信号を出し第１タイマを起動させ、他のハード
ウェアからの応答信号が返ってくると、第１タイマタイ
ムアウト後に、更に所要信号を出し第２タイマを起動さ
せる一方、第１タイマタイムアウト前に他のハードウェ
アからの応答信号が返ってこない場合は、第１タイマタ
イムアウド後に、別の所要信号を出し第３タイマを起動
させるシーケンサにおいて、応答信号をアドレス情報と
して受け、時間を示すカウンタの出力値と実現したいタ
イマ動作に応したパターンコードを記憶することにより
、第２タイマおよび第３タイマの機能を有するＲＯＭを
設けるように構成する。

［産業上の利用分野コ 本発明は、複数のハードウェア間で信号送出の順番やタ
イミングをはかるためのシーケンサに関する。

近年、複数のハードウェア機能に対して、信号送出をそ
の順番およびタイミングをはかって行なうような動作（
シーケンス）は広く行なわれてきている。

近年においては、その信号を受信するハードウェア側に
ＣＰＵが搭載される等、信号の受信側で高度な対応が行
なえるようになり、それらの間で実現するシーケンスも
単に信号送出を行なうのみならず、それに対する応答の
受信、更にはその応答の結果によって次のシーケンスを
決定するなど、非常に複雑化してきている。従って、こ
れらのシーケンスを発生する基準時間となるタイマとし
て、複数のタイマを柔軟に組み合わせて、そのカウンタ
値も状態に応じて複数のパターンを選択できるものが必
要となる。

［従来の技術］ 従来より、例えば、第６図に示すようにハードウェア１
とハードウェア２との間での信号送出やタイミングをと
るために、シーケンサ３を設けることが多いが、このシ
ーケンサ３で行なわれるあるシーケンスについて説明す
る。ここで、このシーケンスを実現する上で必要となる
タイマはシーケンサの中に搭載されているものとする。

まず、正常に終了する場合のシーケンス事例から第３図
を用いて説明する。

最初に、ハードウェア１によりシーケンスを起動する起
動信号Ａが発行されると、シーケンサ３が信号Ａ−１を
ハードウェア２に送出し、その応答受信確認用第１タイ
マをスタートさせる。そして、シーケンサ３は第１タイ
マカウント終了後。

ハードウェア１より信号Ａ−１の応答を受信できたこと
を認識して、ハードウェア１に更に信号Ａ−２を送出し
、第２タイマをスタートさせて信号Ａ−２応答の受信を
監視する。

第２タイマのカウント終了までに信号Ａ−２の応答をシ
ーケンサ３が受信すると、シーケンサ３は、ハードウェ
ア１に起動信号Ａ応答１を送出してシーケンスを終結す
る。

以上は、想定されるシーケンスが全て正常に終結した場
合であるが、異常状態として対処すべきシーケンスを第
４図に示す。この第４図に示す例は、ハードウェア２よ
り信号Ａ−１の応答が何かの事情で受信できなかった場
合であり、その対処の方法として、信号Ａ−２の代わり
に信号Ａ−３を送出して、別の第３タイマでその応答を
監視するようにしている。そして、ハードウェア１に返
却する結果応答も、起動信号Ａ応答１の代わりに起動信
号Ａ応答２を用いている。

ところで、従来技術では、上記のシーケンス機能の実現
をランダムロジックＩＣ（ゲート回路。

フリップフロップ、カウンタ等）で実現しており、第５
図に従来技術による例示シーケンスの実現方法を示す。

すなわち、このシーケンサ３は、第１タイマ用カウンタ
３ｏ１（以下、単に「第１タイマ３０１」ということが
ある）、第２タイマ用カウンタ３０２（以下、単に「第
２タイマ３０２」ということがある）、第３タイマ用カ
ウンタ３０３（以下、単に「第３タイマ３０３」という
ことがある）、積分回路３０４〜３０６．ゲート回路３
０７〜３１１をそなえて構成されているが、この第５図
においては、まず、パルス状の信号としてのハードウェ
ア１からの起動信号Ａで、第１タイマ用カウンタ３０１
のカウントをスタートさせるとともに、この起動信号Ａ
が信号Ａ−１となって外部に送出される。

その後、第１タイマ３０１が規定のカウントを終了した
後、信号Ａ−１応答の受信状態によって第２タイマ３０
２．第３タイマ３０３のいずれかを起動する必要がある
が、このタイマ選択機能は２つのＡＮＤゲート回路３０
８，３０９と１つの反転ゲート回路３０７により実現さ
れている。２つのＡＮＤゲート回路３０８，３０９の出
力は信号Ａ−２．信号Ａ−３に対応し、いずれか一方が
出力され、これに応動していずれかのタイマを起動する
ようになっている。その後は、タイマがカウント終了時
点で対応するハードウェア２よりの応答が受信されてい
れば、ＡＮＤゲート回路３１０．３１１からハードウェ
ア１に規定の起動信号Ａ応答（起動信号Ａ応答１．起動
信号Ａ応答２）を返却する。

［発明が解決しようとする課題］ しかしながら、このような従来のシーケンサでは、実現
したシーケンスに従って順にランダムロジックを組み上
げていくこととなり、シーケンスの動作ポイント−つ一
つについてハードウェアが必要となる。これは、要求さ
れるシーケンスが複雑になるほど、ハードウェアが増加
していくことを意味している。

また、装置試験時に設計段階で考えていたシーケンスに
不都合があるか或いは顧客よりシーケンスの変更を要求
される等の場合には、ハードウェアの変更で対応してい
くしかなく、このためにはプリント板上でのストラップ
処理やパターンカット処理又はプリント板の作り替えが
必要となる。

本発明は、このような課題に鑑みなされたもので、ＲＯ
Ｍ式タイマを使用することにより、シーケンサを実現す
るシーケンスの複雑さにハードウェア規模が依存しにく
く、しかもシーケンス変更が容易なＲＯＭ式タイマ付き
シーケンサを提供することを目的としている。

［課題を解決するための手段］ このため、本発明のＲＯＭ式タイマ付きシーケンサは、
あるハードウェアが起動信号を出すと、他のハードウェ
アに所要の信号を出すとともに第１タイマを起動させ、
他のハードウェアからの応答信号が返ってくると、第１
タイマのタイムアウト後に、更に所要の信号を呂すとと
もに第２タイマを起動させる一方、第１タイマのタイム
アウト前に該他のハードウェアからの応答信号が返って
こない場合は、第１タイマのタイムアウト後に、別の所
要信号を出すとともに第３タイマを起動させるという基
本動作を少なくとも行なうシーケンサにおいて、応答信
号をアドレス情報として受け、時間を示すカウンタの出
力値と実現したいタイマ動作に応じたパターンコードを
記憶することにより、第２タイマおよび第３タイマの機
能を有するＲＯＭが設けられたことを特徴としている。

［作　用］ 上述の本発明のＲＯＭ式タイマ付きシーケンサでは、あ
るハードウェアが起動信号を出すと、他のハードウェア
に所要の信号を出すとともに第１タイマが起動され、他
のハードウェアからの応答信号が返ってくると、第１タ
イマのタイムアウト後に、更に所要の信号を出すととも
に、ＲＯＭの第２タイマ機能を起動させる一方、第１タ
イマのタイムアウト前に他のハードウェアからの応答信
号が返ってこない場合は、第１タイマのタイムアウト後
に、別の所要信号を出すとともに、ＲＯＭの第３タイマ
機能を起動させるという基本動作を行なうことができる
。

［実施例］ 以下、図面を参照して本発明の詳細な説明する。

第１図は本発明の一実施例を示すブロック図であるが、
この第１図に示す本実施例にかかるシーケンサ３は、時
間基準用タイマとしての第１タイマ用カウンタ３１．積
分回路３２．ＲＯＭ３３をそなえて構成されている。

ここで、第１タイマ用カウンタ３１は、ハードウェア１
からの起動信号Ａを受けてトリガされるもので、従来例
の第１タイマ用カウンタ３０１に相当する。そして、こ
の第１タイマ用カウンタ３１は、’０ＨＥＸＪから’Ｆ
Ｆ）ＩＥＸＪまでを１シーケンスとしてカウントするも
のとし、更にこの第１タイマ用カウンタ３１は、ｒＦＦ
Ｊまでカウントした後、自主的に「０」となり、新たな
起動信号Ａが入力されるまでカウントスタートしないよ
うになっている。

積分回路３２は、ハードウェア２からの信号Ａ−１応答
、信号Ａ−２応答、信号Ａ−３応答を受けて所要のアド
レス情報をＲＯＭ３３へ出力するものである。即ち、状
態信号としては３つの信号受信状態（信号Ａ−１．Ａ−
２．Ａ−３応答）があるため、この信号を積分回路３２
によりレベル信号に変換してこれをアドレスとして出力
するようになっている。ここで、ＲＯＭ３３へのアドレ
スとしては、４　ｂｉｔの信号を出力する。

ＲＯＭ３３は、積分回路３２からの信号Ａ−１応答、信
号Ａ−２応答、信号Ａ−３応答に基づく信号をアドレス
情報として受け、時間を示すカウンタの出力値と実現し
たいタイマ動作に応じたパターンコードを記憶すること
により、第２タイマおよび第３タイマの機能を有するも
のである。

ここで、第２タイマは、ハードウェア２からの応答信号
が返ってくると、第１タイマ用カウンタ３１のタイムア
ウト後に起動されるタイマで、従来例の第２タイマ用カ
ウンタ３０２に相当するもので、第３タイマは、第１タ
イマ用カウンタ３１のタイムアウト前にハードウェア２
からの応答信号が返ってこない場合に起動されるタイマ
で、従来例の第３タイマ用カウンタ３０３に相当するも
のである。

今、この実施例と第５図の従来技術による実現例とを比
較すると、従来技術例の２つのタイマ（第２タイマ用カ
ウンタ３０２．第３タイマ用カウンタ３０３）および信
号Ａ−１応答の受信によって起動タイマを切り換える選
択回路（ＡＮＤゲート回路３０８，３０９．反転ゲート
回路３０９）が、本実施例では、ＲＯＭ３２に置き換え
られている。そして、このＲＯＭ３２のアドレス信号と
して、信号Ａ−１，Ａ−２，Ａ−３の受信状態と、時間
基準を与えるためのカウント値とを入力し、シーケンサ
から外部に出力する信号は全てＲＯＭ３２の出力を利用
している。

ところで、上記のような回路構成を想定した場合、ＲＯ
Ｍ３３に焼き込まれるデータを、第２図に示す。

今、第２図とシーケンスを示す第３，４図を対応させて
以下に動作を確認していく。なお、各図中の丸印内の数
字は両方の図で一致している。

■：起動信号Ａの受信で、ＲＯＭ３３のアドレスである
第１タイマ用カウンタ（時間基準タイマ）３１がスター
トし、カウントｒ０００１ＢｘＮＪで信号Ａ−１を送出
し始める。そして、ｒＱ　１００Ｊまでは、そのまま信
号Ａ−１は出力され続ける（このときの第１タイマカウ
ンタ３１のカウント値は４）が、このカウント地ｒＱ　
１００Ｊの時点で、信号Ａ−１応答を受信した場合は、
■へＲＯＭアドレスがジャンプするが、このとき、受信
できていない場合には、そのまま■へ進む動作となる。

■：カウント値ｒｏ　１００Ｊで、信号Ａ−１応答を受
信したら、ｒｏ　１０１Ｊで、−旦全出力をＯＦＦした
後、ｒＱ　１１０Ｊより「１０ｏｏ」まで信号Ａ−２を
送出する。このとき、第２タイマのカウント値は３であ
る。また、カウント値「１０００Ｊで、信号Ａ−２応答
を受信した場合には、起動信号Ａ応答１を送出のために
、■にジャンプする。

■二カウント値ｒｌｏｏＯＪよりｒｌｌｌＯＪまで、起
動信号Ａ応答１を送出し、ｒｌ　１１１Ｊで全ての出力
信号をＯＦＦにして、シーケンスを終結する。

■：前記■から信号Ａ−１応答未受信により引き継がれ
た状態であり、ｒｏ　１０１Ｊで一旦全出力信号をＯＦ
Ｆとした後、ｒｏ　１１０Ｊより信号Ａ−３の送信を開
始する。この信号Ａ−３はカウントｒｌ　Ｏ１１Ｊまで
出力され続ける（第３タイマのカウント値は６）が、カ
ウント値ｒｌｏｏＩＪの時点で、信号Ａ−３応答を受信
することにより、■にＲＯＭアドレスがジャンプする。

■二カウント値ｒｌＯＯＯ，ｌよりｒｌｌｌｏＪまで、
起動信号Ａ応答２を送出し、ｒｌ　１１１Ｊで全ての出
力信号をＯＦＦにして、シーケンスを終結する。

このように、シーケンス上で起こりうる状態のアドレス
に、想定しているシーケンス動作をデータとして焼き込
んでおくことにより、従来技術のハードウェアで実現し
ていた機能と同様のものが、ＲＯＭ３３で実現できるの
である。

このように発生しろる状態のコードと時間を与えるカウ
ント入力値を、ＲＯＭ３３にアドレスとして入力し、Ｒ
ＯＭ３３には実現するシーケンスで発生する全てのケー
スについての出カバターンを焼き込んでおくことにより
、シーケンスの個々のイベント固有のタイマおよび選択
回路を不要とすることができる。また、シーケンス変更
についてはＲＯＭ３３の焼き込みパターンを変更するこ
とで容易に対応できるものである。

このようにして、従来ハードウェアで実現していた機能
と同様のものが、ＲＯＭ３３および時間基準カウンタと
しての第１タイマ用カウンタ３１のみで実現することが
でき、これにより、例えば、例示シーケンスのあとに更
にハードウェア２に対する信号を追加する等、実現する
シーケンスがもっと複雑になっても、ＲＯＭ３３のアド
レス空間および出力線が余っているかぎり、ＲＯＭ３３
のデータを変更するだけで対応可能でなり、従来技術に
ようにタイマ等のハードウェアを追加する必要はない。

このことは、高度な二重化冗長構成を実現する通信装置
において、その二重化切替動作に関る連携処理の複雑さ
に対しても柔軟に対応できることを意味しており、その
結果、二重化装置の開発が非常に容易となるものである
。

［発明の効果］ 以上詳述したように、本発明のＲＯＭ式タイマ付きシー
ケンサによれば、ＲＯＭ式タイマを使用することにより
、シーケンサを実現するシーケンスが複雑になっても、
ＲＯＭにデータを書き込んでいくだけでよく、更にシー
ケンス変更についてもＲＯＭにデータを変更するだけで
よいので、シーケンス変更も容易であるという利点があ
る。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
ＲＯＭパターンを説明する図。 第３図は正常終了時のシーケンス事例を説明するシーケ
ンス図、 第４図は異常終了時のシーケンス事例を説明するシーケ
ンス図。 第５図は従来例を示すブロック図、 第６図はハードウェア、シーケンサの接続関係を説明す
るブロック図である。 図において、 １．２はハードウェア、　　□ ３はシーケンサ。 ３１は第１タイマ用カウンタ、 ３２は積分回路、 ３３はＲＯＭ、 ３０１は第１タイマ用カウンタ、 ３０２は第２タイマ用カウンタ、 ３０３は第３タイマ用カウンタ、 ３０４〜３０６は積分回路、 ３０７〜３１１はゲート回路ある。

Claims (1)

1. 【特許請求の範囲】 あるハードウェア（１）が起動信号を出すと、他のハー
   ドウェア（２）に所要の信号を出すとともに第１タイマ
   （３１）を起動させ、該他のハードウェア（２）からの
   応答信号が返ってくると、該第１タイマ（３１）のタイ
   ムアウト後に、更に所要の信号を出すとともに第２タイ
   マを起動させる一方、該第１タイマ（３１）のタイムア
   ウト前に該他のハードウェア（２）からの応答信号が返
   ってこない場合は、該第１タイマ（３１）のタイムアウ
   ト後に、別の所要信号を出すとともに第３タイマを起動
   させるという基本動作を少なくとも行なうシーケンサに
   おいて、該応答信号をアドレス情報として受け、時間を
   示すカウンタの出力値と実現したいタイマ動作に応じた
   パターンコードを記憶することにより、該第２タイマお
   よび該第３タイマの機能を有するＲＯＭ（３３）が設け
   られたことを 特徴とする、ＲＯＭ式タイマ付きシーケンサ。