JPH04195523A - 平方根計算装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、情報処理装置に関し、特に浮動小数点平方根
演算を行なう数値演算プロセッサに関する。

〔従来の技術〕

従来の高速平方根演算方式の代表的なアルゴリズムとし
てニュートン法による平方根逆数近似がある。これはゾ
Ｂを計算する場合に、ニュートンの逐次近似式 を使って１／、／’Ｎの近似値を必要な精度まで求め、
その値にＢを乗じて平方根演算結果とするものである。

まず、このニュートンの逐次近似による平方根逆数発生
アルゴリズムを説明する。

ｘ／ｖ／”ｉの値を求めるということはｆ　（Ｘ）　＝
ニーＢ Ｘ！ なる方程式においてｆ（Ｘ）＝Ｏとなる解を求めること
である。これをニュートンの逐次近似式■にあてはめる
と となる。適当な方法でＸゎの初期値を求めた後、■式を
繰り返し使って演算を進めれば２乗近似によりＸ９の精
度は倍々に増えるため、必要な精度の１／ｖ／”ｎの近
似値を求めることができる。

にュートン法および２乗近似については一松信著　教育
出版゛シリーズ新しい応用の数学８　初等関数の数値計
算’Ｐ、１４７〜１４９を参照のこと） 次に、この方法で６４ビット長浮動小数点データの平方
根演算を行なう場合を示す。

浮動小数点演算に関する標準規格であるＩＥＥＥ７５４
では、倍精度フォーマット（６４ビット長浮動小数点フ
ォーマット）の仮数部ＭはＭ”１．ｂ５＋　　ｂｓｏ　
　ｂｕｓ　　−ｂｚ　　ｂ＋　　ｂ。

（ｂゎはそれぞれ１ビットのデータ） という５２ビットのビット列からなる１≦Ｍ＜２の範囲
のデータと規定されている。この仮数部にさらに１１ビ
ットの指数部と１ビットの符号が組み合わされて６４ビ
ットの浮動小数点データとなるが、浮動小数点平方根演
算の場合は指数部は単に１／２とするのみであるため、
仮数部に対する平方根演算を考えればよい。

仮数部における小数点以下の有効精度が５２ビットであ
るため、平方根演算のための平方根逆数近似も５２ビッ
トの精度が得られればよい。この精度を得るため、まず
莢土二盗上コとして、１３ビット精度の平方根近似値を
初期値としてＲＯＭテーブルから検索し、２回のニュー
トン近似により５２ビット精度とする場合を説明する。

Ｂ”１．ｂｓ＋　　ｂｓｏ　　ｔ）４ｏ　　”’　　ｂ
ｚ　　ｂ＋　　ｂｅなるＢの平方根逆数近似値を求める
。

上位１３ビット［ｂｓ＋　　ｂｓ。・・・　ｂ３．］を
アドレスとして Ｂｅ”１．ｂｓ＋　　ｂｓ。・・・　ｂｓｅ　　ＯＯ・
・・　０の平方根逆数１／　ＶＬが格納されているＲＯ
Ｍテーブルを検索し、１３ビット長のデータ［ｘ、１Ｘ
、。　・・・　Ｘｌ、］を得る。この１３ビットは１／
４＝Ｘｓ２’　Ｘｓｌ　　Ｘｓ。Ｘ４９　　Ｘ４Ｍ”’
とした時の［Ｘｓｌ　Ｘｓ。　・・・　ｘ３．コの１３
ビットである。なお、Ｘ□は　　　　。

Ｂ、＝１．０のときＸ５２＝１ Ｂ、＞１．０のときＸ５２＝０ となるため、ＲＯＭによる検索とは別に［ｂ５１ｂ、。

・・・　ｂ３９］のＮＯＲをとってＸｓ２を発生する。

Ｘｏ＝Ｘ＊ｔ’Ｘｓ＋　　Ｘｓｏ　　”’　　Ｘｓｓ　
　ＯＯ°°。

と考えて Ｘ＋＝Ｘｏ　（３−Ｂ−Ｘｏす／２　　　　　　・・・
・・・■Ｌ＝Ｌ　（３−Ｂ−Ｘ、”）／２　　　　　　
・・・・・・■とニュートン近似を２回繰り返せばＸ２
は５２ビット精度の１／４の近似値となる。

ここで、各アルゴリズムにおける演算時間を比較するた
め、それらのアルゴリズムをインプリメントするハード
ウェアを仮定しておく。

第５図にそのハードウェアの構成を示す。

５０１は演算対象となるデータが格納されている５２ビ
ット長の入力レジスタであり、第１データバス５０６お
よび第２データバス５０７に対して出力する場合は最上
位に整数部の１を付加し、５３ビット長で出力する。

５０２は第３データバス５０８上の５３ビットデータな
遅延なく第１データバス５０６および第２データバス５
０７に帰還させるためのショートバス機構であり、第１
データバス５０６および第２データバス５０７０２つデ
ータバスに対しそれぞれ専用のショートバスがある。

５０３は平方根逆数の初期値を与えるためのＲＯＭテー
ブルであり、入力レジスタ５０１の上位１３ビットをア
ドレスとして１３ビットのデータを出力するため、１３
ビット／語×２１３語のデ−タを持つ、また、整数ビッ
トを生成するため、出力した１３ビットのＮＯＲをとっ
てその１ビットを最上位ビットの上に付加する。さらに
、３９ビットのゼロを最下位ビットの下に付加して５３
ビットデータとした後にマルチプレクサ５０４に圧力す
る機能を持つ。

５０４は乗算器５０５の一方の入力を第１データバス５
０６から取るかＲＯＭテーブル５０３から取るかを選択
するマルチプレクサ。

５１０は乗算器５０５のもう一方の入力を第２データバ
ス５０７から取るかＲＯＭテーブル５０３から取るかを
選択するマルチプレクサ。

５０５はマルチプレクサ５０４の出力とマルチプレクサ
５１０の出力との積を３クロツクで演算する乗算器であ
り、入力される５３ビットデータの最上位ビットを整数
ビット、最上位ビットとその下のビットの間に小数点が
あるものとして入力データと同じ形式の５３ビットデー
タな出力するものとする。

５１１は乗算器の出力″ａ−ｂ’から″（３−ａ−ｂ）
／２’を発生させるための付属回路である。この付属回
路５１１の詳細を第９図に示す。

５０６は乗算器５０５に被乗数オペランドを転送するた
めの５３ビット幅の第１データバス。

５０７は乗算器５０５に乗数オペランドを転送するため
の５３ビット幅の第２データバス。

５０８は乗算器５０５から乗算結果を転送するための５
３ビット幅の第３データバス。

５０９は演算結果が格納される５３ビット長の結果レジ
スタである。

このように、入力レジスタ５０１およびショートバス機
構５０２と乗算器５０５は被乗数オペランドと乗数オペ
ランドを独立に転送できる２本のデータバスで結ばれ、
また乗算器の出力はさらに別の第３データバス５０８で
結果レジスタ５０９およびショートバス機構５０２に結
ばれている。

その結果、乗算器５０５は２つのオペランドを同時に得
ることができ、さらにショートバス機構５０２により直
前の乗算結果を続けて次の乗算のオペランドとすること
ができる。またショートバス機構５０２は直前のショー
トバス転送の値を保持し続ける機能を持つ。つまり、シ
ョートバス機構５０２を使って第３データバス５０８か
ら第１データバス５０６または第２データバス５０７へ
転送が行なわれた後、ショートバス機構５０２に第３デ
ータバス５０８からデータが入力されなければ、以降に
ショートバス機構５０２からデータを出力させた場合に
は最後にショートバス機構５０２を使って転送を行なっ
たデータが再び読み出せる。

なお、ＲＯＭテーブル５０３の検索には１クロツクかか
るものとする。

このハードウェアに第１の従来例のアルゴリズムをイン
プリメントした場合の平方根逆数算出動作を第６図に示
す。

まず、初期値Ｘ０を得るため、６０２で入力レジスタ５
０１の上位１３ビットを使ってＲＯＭテーブル５０３を
検索する。６１２でＲＯＭテーブル５０３の出力を使っ
てＸｏ”を求める。６０３でＢ°を第１データバス５０
６により乗算器５０５へ転送し、６０４でＸ０″　との
乗算を行なう。■式では Ｘ１＝Ｘ＠　（３−Ｂ−Ｘ、リ　　　　　　　　・・・
・・・■となっているため、数値″３°と乗算結果との
減算を行なわなければならないが、Ｂは浮動小数点デー
タの仮数部であり、ＸｏはＢの平方根の逆数の近似値で
あるため、 ｌ≦Ｂ＜２ １／ｖ’Ｔ＜Ｘａ≦１ より、 ０、５　＜Ｂ　−Ｘｏ２＜　２ と限定できることから、第９図の回路により（３−Ｂ−
ＸＯす／２ を求めることができる。この結果を第３データバス５０
８に圧力し、さらにショートバス機構５０２を使って直
ちに第１データバス５０６経由で乗算器５０５に戻す（
６０５）。また、マルチプレクサ５０４により再びＸｏ
をＲＯＭテーブル５０３から乗算器５０５に入力し、（
３Ｂ−Ｘａす／２とＸｏとの乗算を行ない、■式の計算
を完了する（６０６）。

６０６の乗算結果Ｘ１を第３データバス５０８に出力し
、ショートパス機構５０２を使って直ちに第１データバ
ス５０６および第２データバス５０７経由で乗算器５０
５に戻してＸ１２を求める（６０７）。

６０７０乗算結果ＸＩ”を第３データバス５０８に出力
し、ショートバス機構５０２を使って直ちに第２データ
バス５０７経由で乗算器５０５に戻す（６０７）。同時
に第１データバス５０６を使ってＢを入力レジスタ５０
１から乗算器５０５に転送しく６０８）、６０９でＸＩ
”とＢとの乗算を行なう。この乗算結果から付加回路５
１１を使って（３Ｂ−ＸＩ”）　／　２を求める。

この値を第３データバス５０８からショートパス機構５
０２．第２データバス５０７と経由させて乗算器５０５
に与え（６１０）、第１データバス５０６用のショート
バス機構５０２に保持されているＸｌと６１１で乗算し
、Ｘ、を得る。第３データバス５０８を使って結果レジ
スタ５０９へＸ２を転送し、処理を終了する。

以上の動作により５２ビット精度で１／ｊの近似値が得
られる。

このように、 １３ビット／語×２１３語（＝ユ」」」」しＬもムエ）
のＲＯＭテーブルを使った第１の従来例では平方根逆数
の近似値を求めるために−９７ｏ−？を要する。

つぎに、第１の従来例を高速化するためにＲＯＭテーブ
ルを大型化し、ニュートン近似１回のみで５２ビット精
度の平方根逆数近似を行なう例を星１９立米囮として示
す。

ニュートン近似１回のみで５２ビット精度を得るために
は、初期値として２６ビットの値が必要であるが、これ
以外は第１の従来例の前半と同様である。従ってハード
ウェアの構成もＲＯＭテーブル５０３へのアドレスが入
力レジスタ５０１の上位２６ビットとなり、出力が２６
ビット長となる以外は変わらない。第７図にその平方根
逆数算出動作を示す。

まず、初期値Ｘ０を得るため、７０１でＲＯＭテーブル
５０３を検索する。７０４でＲＯＭテーブル５０３の出
力を使ってＸ０′を求める。７０２で第１データバス５
０６により転送されたＢとＸｏ’、が乗算される。第１
の従来例と同様、［３−Ｂ・Ｘ１２］をＸｏと乗算しく
７０３）、■式の計算を完了する。初期値が２６ビット
精度であるため、２乗近似によりこの１回のニュートン
近似で５２ビット精度の１／ｊの近似値が得られる。

この場合は第７図、に示したように、 ２６ビット／語×２２＠語 （＝　　　　　　　　　　ビ、ト のＲＯＭテーブルの使って１立り旦ユヱて平方根逆数近
似を行なう。

〔発明が解決しようとする課題〕

従来のニュートン近似を使った平方根演算方式では実行
時間を短縮しようとするとＲＯＭテーブルが巨大になり
、高速化できないという欠点を有していた。

〔発明の従来技術に対する相違点〕

ニュートン近似の初期値を直線近似を使って補完するこ
とにより、小容量のＲＯＭテーブルで高速な平方根演算
を可能にした。

〔課題を解決するための手段〕

本発明の平方根計算装置は、４ｎビット長の入力データ
を保持する入力レジスタと、前記入力レジスタの上位ｎ
ビットをアドレスとして前記入力レジスタが保持してい
る値の平方根の逆数の近似値を２ｎビット長で出力する
第１のＲＯＭテーブルと、前記入力レジスタの上位ｎビ
ットをアドレスとして前記入力レジスタが保持している
値の３乗の平方根の２倍の逆数の近似値をｎビット長で
出力する第２のＲＯＭテーブルと、乗算器と、前記第１
のＲＯＭテーブルの出力から前記乗算器の出力を減算す
る減算器とを有する。

〔実施例〕

以下、図面を参照しながら本発明の詳細を述べる。

まず、本発明の平方根逆数発生アルゴリズムを説明する
。

〔従来例〕の項で説明したように、５２ビット精度の平
方根逆数近似を行なう場合、ニュートン法を２回用いる
と初期値が１３ビットで済むためＲＯＭテーブルのサイ
ズは小さくなる（１３ビット／語×２１３語）が実行時
間が長くなり、ニュートン法を１回で済ませようとする
と初期値が２６ビットとなりＲＯＭテーブルの大きさが
極端に大きくなってしまう　（２６ビット／語×２２６
語）という問題があった。

そこで本発明では２６ビットの初期値を直接ＲＯＭテー
ブルから検索せずに、２つのＲＯＭテーブル（２６ビッ
ト／語×２１３語＋１３ビット／Ｒ×２１３語）と減算
器を使って直線近似により算出する。

直線近似により２６ビットの初期値を得る方法を説明す
る。

第３図に平方根逆数関数 ｆ（Ｂ）＝１／ＪＫ のグラフの１部分の拡大図を示す。ＢｏからΔＢだけ離
れたＢ０＋ΔＢでのｆ（ＢＯ＋ΔＢ）は、Ｂｏでのグラ
フの接線の傾きｆ’　　（Ｂｏ）からｆ（Ｂｏ＋ΔＢ）
　＃ｆ（ＢＯ）　十ｆ’　　（１−ΔＢと近似できる。

ｆ　（Ｂ）　＝　ｌ／ｖ’ｆｉの場合はとなる。

いま、ある６４ビット浮動小数点データの仮数部Ｂ Ｂ”１．ｂｓｔ　ｂｓ。ｂ４ｏ・・・ｂ２ｂ、　　ｂｏ
（ｂ、はｎ番目のビット） の上位１３ビットと下位３９ビットを分解し、Ｂｏ”１
．ｂｓｔ　　ｂｓ。・・・　ｂ４゜ｂ！９　０　０　　
・・・００ΔＢ＝０．０　０　・・・　０　０　　ｂｓ
ｇ　　ｂｓｔ　・・・　ｂ＋　　ｂｅとすることにより
、０式を使って１／７７１７；ΔＢ）の近似値を求める
ことができる。

近似値を２６ビット精度で求めるためには、０式の第１
項［ｉ／ｖ’Ｔ’；］は２６ビット必要だが、第２項［
ΔＢ／２Ｊ「７コは、ΔＢの上位１３ビットがすでにゼ
ロであるため、 １≦Ｂ０く２ より１／２　ＪＷ７が １／４４＜１／２Ｊ「Ｊ≦１／２ という範囲でも ΔＢ／　２　、Ｉｓ　＝　０．０・・・０　７３Ｔ　）
’３６・・・Ｙｌ）’。

（最大値） ΔＢ／２４７＝ｏ、ｏ・・・Ｑ　　Ｏ７ｚａ　Ｙｓｓ・
・・ｙｏ（最小値） となる。０式として欲しい有効桁はビット５１からビッ
ト２６までの２６ビットであるため、１／２ゾＢ０３は
１３ビットあれば充分である。

よって、１／Ｂ０の上位２６ビットと１／２丁の上位１
３ビットを［ｂｓｔ　　ｂｓ。　・・・　ｂ４゜ｂｏ］
の１３ビットをアドレスとしてＲＯＭテーブルから引く
ことにより、乗算と減算を使って２６ビットの１　／　
　（Ｂ　ｏ　＋　Ａ　Ｅ■の近似値を求めることができ
る。

次に、このアルゴリズムをインプリメントした平方根逆
数発生装置の構成と動作を説明する。

第１図に本発明−実旅例の平方根逆数発生装置の構成を
示す。

１０１は演算対象となるデータが格納されている５２ビ
ット長の入力レジスタであり、第１データバス１０８お
よび第２データバス１０９に対して出力する場合は最上
位に整数部の１を付加し、５３ビット長で出力する。

１０２は第３データバス１１０上の５３ビットデータな
遅延なく第１データバス１０８および第２データバス１
０９に帰還させるためのショートバス機構であり、第１
データバス１０８および第２データバス１０９０２つデ
ータバスに対しそれぞれ専用のシステムバスがアル。

１０３は３乗の平方根の２倍の逆数′　（ｌ／２Ｊ１Ｆ
）の近似値を与えるための第２ＲＯＭテーブルであり、
入力レジスタ１０１の上位１３ビットをアドレスとして
１３ビットのデータを出力するため、１３ビット／語×
２１″語のデータを持つ。また、整数ビットとして１ビ
ットの°０′を最上位ビットの上に付加する。さらに、
３９ビットのゼロを最下位ビットの下に付加して５３ビ
ットデータとした後にマルチプレクサ１０４に出力する
機能を持つ。

１０４は乗算器１０５０片方の入力を第１データバス１
０６から取るか第２ＲＯＭテーブル１０３から取るかを
選択するマルチプレクサ。

１０５は第１データバス１０ｄ上の５３ビットデータの
マルチプレクサ１０４の出力との積を３クロツクで演算
する乗算器であり、入力される５３ビットデータの最上
位ビットを整数ビット、最上位ビットとその下のビット
の間に小数点があるものとして乗算を行ない、入力デー
タと同じ形式の５３ビットデータな出力するものとする
。また、第１データバス上のデータに対しては全ビット
を演算対象とする機能の他に上位１４ビット（整数部１
ビット＋小数部上位１３ビット）をゼロにマスクして演
算する機能を持つ。

１１２は乗算器１０５の出力’ａ−ｂ’から’　（３−
ａ−ｂ）　／２”を生成する付加回路である。付加回路
１１２の詳細を第９図に示す。なお、この付加回路１１
２はバイパスすることもできるため、乗算結果として’
ａ−ｂ’　と’（３−ａ・ｂ）／２’　のいずれを使う
こともできる。

１０６は平方根の逆数（ｉ／、／”’ｒ）の近似値を与
えるための第ｌＲＯＭテーブルであり、入力レジスタ１
０１の上位１３ビットをアドレスとして２６ビットのデ
ータを出力するため、２６ビット／語×２１３語のデー
タを持つ。また、整数ビットを生成するため、出力した
２６ビットのＮＯＲをとってその１ビットを最上位ビッ
トの上に付加する。さらに、２６ビットのゼロを最下位
ビットの下に付加して５３ビットデータとした後に減算
器１０５に出力する機能を持つ。

１０７は第ｌＲＯＭテーブル１０６の出力から乗算器１
０５の出力を減算する５３ビットの減算器。

１０８は乗算器１０５に被乗数オペランドを転送するた
めの５３ビット幅の第１データバス、１０９は乗算器１
０５に乗数オペランドを転送するための５３ビット幅の
第２データバス、１１Ｏは乗算器１０５および減算器１
０７から結果を転送するための５３ビット幅の第３デー
タバス。

１１１は演算結果が格納される５３ビット長の結果レジ
スタである。

このように、入力レジスタ１０１およびショートバス機
構１０２０乗算器１０５は被乗数オペランドと乗数オペ
ランドを独立に転送できる２本のデータバスで結ばれ、
また乗算器の出力と減算器の出力はさらに別の第３デー
タバス１１０で結果レジスタ１１１およびショートパス
機構１０２に結ばれている。その結果、乗算器１０５は
２つのオペランドを同時に得ることができ、さらにショ
ートパス機構１０２により直前の乗算結果を続けて次の
乗算のオペランドとすることができる。

マタ、ショートパス機構１０２は直前のショートパス転
送の値を保持し続ける機能を持つ、つまり、ショートパ
ス機構１０２を使って第３データバス１１０から第１デ
ータバス１０８または第２データバス１０９へ転送が行
なわｈた語、ショートパス機構１０２に第３データバス
１１０からデータが入力されなければ、以降にショート
パス機構１０２からデータを出力させた場合には最後に
ショートパス機構１０２を使って転送を行なったデータ
が再び読み出せる。

なお、第ｌＲＯＭテーブル１０６および第２ＲＯＭテー
ブル１０３の検索には１クロツクかかるものとする。

平方根逆数算出動作を第２図に示す。

入力レジスタ１０１に保持されている５２ビットデータ
Ｂは Ｂ”１．ｂｓ＋　　ｂｓｏ　　ｂｔｕ　　”’　　ｂ＋
　　ｂ。

（ｂ、、はｎ番目のビット） なる５２ビットのビット列であるとする。また、Ｂの上
位１３ビットと下位３９ビットを分解したデータを Ｂｏ”１．ｂｓ＋　　ｂｓｏ　　”・ｂｓｓ　　ＯＯ−
０ΔＢ＝０．０　０　　・・・　Ｏｂ３ｓ　　ｂａｒ　
　・・・　ｂｏと呼ぶ。

■式および０式 Ｘ２＝Ｘｌ　（３Ｂ−Ｘ＋”）　　　　　　　　　・・
・・・・■に従って演算を進める。

まず、１／２Ｊｉフの近似値２．を得るため、入力レジ
スタ１０１の上位１３ビットを使って第２ＲＯＭテーブ
ル１０３を検索する（２０１）。

入力レジスタ１０１のデータＢを第１データバス１０８
により乗算器１０５へ転送する（２０２）。

乗算器１０５は第１データバス上のデータの上位１４ビ
ット（整数部１ビット＋小数部上位１３ビット）をマス
クして（ΔＢとして）受理し、ＲＯＭテーブル１０３か
らマルチプロセッサ１０４を経由して入力されたｚ２と
の乗算を行ない（２０３）　、乗算結果ΔＢ−２２を得
る。

１　／　Ｖ肌の近似値ｚ１を得るため、入力レジスタ１
０１の上位１３ビットを使って第ｌＲＯＭテーブル１０
６を検索する（２０４）、第ｌＲＯＭテーブル１０６の
出力と乗算器１０５の出力を減算器１０７に入力し、 ｚｌ−ΔＢ−Ｚｚ を行ない（２０５）、まず２６ビット精度で１／ゾＢの
近似値を得、ニュートン近似の初期値とす減算器１０７
の出力［Ｚ＋−ΔＢ−Ｚ２　（＝Ｘｌ）］を第３データ
バス１１０に出力すると同時に、ショートバス機構１０
２を使って第１データバス１０８および第２データバス
１０９にのせる（２１２）。乗算器１０５は第１データ
バスおよび第２データバスからＸｌを得、Ｘｌの２乗を
計算する（２１３）。

乗算器１０５はｃＸ＋”］を第３データバス１１０に出
力すると同時に、ショートバス機構１０２を使って第２
データバス１０９にのせる（２０６）。

一方で、入力レジスタ１０１の内容Ｂを第１データバス
１０８を使って乗算器１０５に入力する（２０７）。乗
算器１０５はＢの上位ビットをマスクせず全ビットを演
算対象とし、第２データバス上のＸｌ”との乗算を行な
う（２０８）。

ここで、■式は Ｘ２＝Ｘ、（３−Ｂ−Ｘ、す／２　　　　　・・・・・
・■となっているため、第９図の付加回路を使ってＢ・
Ｘｉ”から（３−Ｂ　−Ｘ、’）　／２を得る。

乗算器１０５はこの値を第３データバス１１０に出力し
、さらにショートバス機構１０２を使って直ちに第２デ
ータバス１０９経由で乗算器１０５に戻す（２０９）。

同時に第１データバス１０８用のショートバス機構１０
２に保持されているＸ、を乗算器１０５に入力しく２１
０）、［（３−Ｂ・Ｘｌす／２・ＸＩ　（＝Ｘ２）コを
得る（２１１）。第３データバス１１０を使って結果レ
ジスタ１１１へＸ、を転送し、処理を終了する。。

以上の動作により５２ビット精度の１７Ｊｉの近似値が
得られる。

このように、本発明は １３ビット／語×２１ｓ語（＝１０６，４９６ビット）
２６ビット／語×２１３語（＝２１２，９９２ビット）
の２つのＲＯＭテーブルを使い、Ｌ１Ω瓦豊１３　　　
　　ビ・トで１土り三重２で５２ビット精度の平方根逆
数近似を計算することができる。

前実施例では３本のデータバスやショートバス機構を使
って平方根逆数発生以外の演算も行なえる構成としたた
め、ハードウェアが大規模になっている。ところが、平
方根逆数発生の機能のみ持つ装置であればより簡単なハ
ードウェアでさらに高速な演算が可能である。そこで、
実施例２として平方根逆数発生専用とした場合の構成と
動作を示す。なお、整数ビットを省略してハードウェア
を簡略化するため、実施例２ではＢ＝１．ＯＯ・・・０
の場合は除外して考えることにする。

第４図に第２実旅例の平方根逆数発生装置のハードウェ
ア構成を示す。

４０１は演算対象データを保持する入力レジスタである
。演算対象データのビット幅は実施例１と同じく５２ビ
ットとする。入力レジスタ４０１に保持されている各ビ
ットのビット番号を第８図に示す通り定義する。また、
以降の説明もこのビット番号に準する。つまり、最上位
ビットをビット５１、最下位ビットをビットＯとし、小
数点はビット５１の上にあるものとする。

４０２は平方根逆数の近似値を与えるための第ｌＲＯＭ
テーブルであり、入力レジスタ４０１の上位１３ビット
をアドレスとして２６ビットのデータを出力するため、
２６ビット／語Ｘ２″語のデータを持つ。

４０３は３乗の平方根の２倍の逆数（１／２ン■））の
近似値を与えるための第２’ＲＯＭテーブルであり、入
力レジスタ４０１の上位１３ビットをアドレスとして１
３ビットのデータを出力す。

るため、１３ビット／語×２１３語のデータを持つ。

４０４は１３ビット×１３ビット乗算器であり、第２Ｒ
ＯＭテーブル４０３の出力の１３ビットデータと入力レ
ジスタ４０１の［ビット３８〜ビット２６］の１３ビッ
トデータを乗算し、２６ビットデータとなる乗算結果の
上位１３ビットを出力する。

４０５は２６ビット減算器であり、乗算器４０４０１３
ビット出力の上位をゼロ拡張して２６ビットデータとし
、第ｌＲＯＭテーブルの２６ビットデータから減算し、
２６ビットデータを出力する。

４１０は２６ビット×２６ビット乗算器であり、２６ビ
ット減算器４０５の出力を２乗し、５２ビットデータを
出力する。

４０６は５２ビット×５２ビット乗算器であり、乗算器
４１００５２ビット出力と、もう一方の５２ビット入力
データとの乗算結果を出力する。

このとき、入力および出力されるデータは第８図に示し
たようにビット５２の上に小数点がある固定小数点とし
て扱われる。よって出力されるデータは乗算結果の上位
５２ビットとなる。

４０７はマルチプレクサであり、入力レジスタ４０１か
らの５２ビットデータと付加回路４０８０５２ビット比
力のいずれかを選択して乗算器４０６へ入力する。

４０８は乗算器４０６の５２ビット出力Ｘから（３−ｘ
）／２を得るための付加回路である。

４０８の詳細は第９図と同様である。

４０９は乗算器４０６の出力を保持する結果レジスタで
ある。

次に実施例２０平方根逆数発生装置の動作を説明する。

まず、第１ステツプとして入力レジスタ４０１の［ビッ
ト５１〜ビット３９］の１３ビットデータをアドレスと
して第ｌＲＯＭテーブルおよび第２ＲＯＭテーブルを検
索する。

第２ステツプで第２ＲＯＭテーブルからの１３ビットデ
ータと入力レジスタ４０１の［ビット３８〜ビット２６
］の１３ビットデータを乗算する。

この乗算は０式 の第２項［ΔＢ／２ゾＢ。３コに相当する。

第２ＲＯＭテーブルからの１３ビット出力は１７Ｂ♂＝
０．ムムムムにムムムムムムムムＺ３１Ｚ３Ｔ゛°。

の［ｚ５１〜ｚ３．］の１３ビットに相当する。また、
入力レジスタ４０１の［ビット３８〜ビット２６］は ΔＢ＝０．０００００００００００００馬晶退ｉ−ｈ巧
晶正ｎｈ＆烏山がｈ・・・ の［：Ｂ３１〜Ｂ２ｅｌの１３ビットに相当する。これ
らの１３ビットデータを整数と見なすとその乗算結果は
２６ビットデータになるはずである。また、Ｚ３１（１
’）重ミａｔ　２−”　、　Ｂ　２＠　Ｆ３１ｊＬミハ
２−”　テアルタめ、整数乗算と見なした場合の乗算結
果２６ビットデータの最下位の実際の重みは２−３９で
ある。

よって、その２６ビットデータ［Ｖ　３１　Ｖ　３ｙ　
Ｖ　３６Ｖ　３５　Ｖ　３４・・・■１．］は ΔＢ・（１／　２　Ｊ） ＝　ｏ、ｏｏｏｏｏｏｏｏｏｏｏｏ。

というビット位置に相当する。いま、０式ではビット２
６までの精度を得られれば良いから、乗算器４０４は２
６ビットデータ［Ｖｌ、〜■２．コの上位１３ピツ）［
Ｖｓ＊〜ｖ２．］を出力する。

第３ステツプで乗算器４０４０１３ビット出力の上位に
１３ビットのゼロを付加し、第ｌＲＯＭテーブル４０２
の２６ビット出力とともに減算器４０５に入力して、減
算を行なう。

第ｌＲＯＭテーブルからの２６ビット出力はの［Ｙ　ｓ
　ｌ−Ｙ　２　＠　］の２６ビットに相当する。■式の
第１項から第２項を引く減算を行なうため、この２６ビ
ットデータと乗算器４０４の１３ビットデータ［Ｖｓｓ
〜Ｖ１．］の各ビットの重みを合わせるために、［Ｖｓ
＊〜■２６］の上位を１３ビットゼロ拡張し、 Δ計（１／２給Ｑ） ＝　ｏ、ｏｏｏｏｏｏｏｏｏｏｏｏ。

ムＮ武い値りめＮハ質ムめＮ品＾ム・・・として［１／
ＪＬ−ΔＢ／２丁コの減算を行なう。

第４ステツプで減算器４０５の出力 ［１／１）′ｊｊ「；−ΔＢ／２）ノ′ｊ百１１１１−
コ　＝ｘ。

を乗算器４１０により２乗する。

第５ステツプで入力レジスタ４０１からのデータを選択
するようにマルチプレクサ４０７を制御し、乗算器４０
６に乗算器４１０からの５２ビットデータと入力レジス
タ４０１からの５２ビ、ットデータを与え、乗算を行な
う。

この乗算は０式 ％式％ の［ＢＸＸｌ’］の乗算に相当する。

第６ステツプで乗算器４０６の出力［Ｂ　−ｘ、２］を
付加回路４０８に与え、（３−Ｅ　−Ｘ、”）　／２を
得る。

第７ステツプで付加回路４０８からのデータを選択する
ようにマルチプレクサ４０７を制御し、乗算器４０６に
乗算器４１０からの５２ビットデータと反転器４０８か
らの５２ビットテータを与え、乗算を行なう。この乗算
は０式 ％式％ の［Ｘ、と（３−Ｂ−ＸＩ２）／２コの乗算に相当する
。

この乗算結果を結果レジスタ４０９に出力し、平方根逆
数演算を終了する。

以上の実施例２のノ・−ドウエフ量と実行時間を見積る
。まず、ＲＯＭ容量は実施例１と同様、３９　８ビート
である。また、データ転送のためのデータバスやショー
トバス機構が不要になるため、平方根逆数発生装置全体
としてのノ・−ドウエアは実施例１よりも実施例２の方
が小さくなる。

実行時間も実施例１より少なくなる。まず、第１ステツ
プのＲＯＭテーブル検索には実施例と同様、＋Ｌり二−
二ノー費やされるとする。第２ステツプの乗算はデータ
長が実施例１０５２ビット×５２ビットに対し、１３ビ
ット×１３ビットであるため、実施例１の３クロツクに
対し、上り旦ユニで処理できる。第３ステツプの減算は
実施例１と同様、ｌｕ−エ！−とする。第４ステツプの
乗算はデータ長が実施例１０５２ビット′ｘ５２ビット
に対し、２６ビット×２６ビットであるため、実施例１
の３クロツクに対し、ｌ工して処理できる。第５および
第７ステ、ブの乗算は実施例１と同様、５２ビ、）Ｘ５
２ビットであるため、実施例１と同じく１久旦ユＬとす
る１以上の実行時間の合計から、実施例２の平方根逆数
発生装置の実行時間は上上り旦ユ２となる。

このように、ハードウェアの構成を平方根逆数発生専用
にすることにより、さらに高速な平方根逆数演算が可能
となる。

〔発明の効果〕

本発明の平方根計算装置は２つのＲＯＭテーブルを使っ
てニュートン近似のための初期値を直線近似で補間する
ことにより、従来１０６．５にビットの初期値ＲＯＭを
使って１９クロツクかかっていた平方根逆数の近似計算
が３１９．５にビットの初期値ＲＯＭを使って１４クロ
ツクで可能となり、高速な平方根計算が実現できるとい
う効果を持つ。

【図面の簡単な説明】

第１図は本発明の平方根計算装置の一実施例図、第２図
は本実施例の動作説明図、第３図は直線近似の説明図、
第４図は本発明の第２実施例図、第５図は従来の平方根
逆数発生装置の構成図、第６図は従来の平方根逆数発生
装置の動作説明図にュートン近似２回の場合）、第７図
は従来の平方根逆数発生装置の動作説明図にュートン近
似１回の場合）、第８図は入力レジスタのビット番号説
明図、第９図は（３−ａ−ｂ）／２を生成する付加回路
である。 １０１・・・・・・入力レジスタ、１０２・・・・・・
ショートバス機構、１０３・・・・・・第２ＲＯＭテー
ブル、１０４・・・・・・マルチプレクサ、１０５・・
・・・・乗算器、１０６・・・・・・第ｌＲＯＭテーブ
ル、１０７・・・・・・減算器、１０８・・・・・・第
１データバス、１０９・・・・・・第２データバス、１
１０・・・・・・第３データバス、１１１・・・・・・
結果レジスタ。 代理人　弁理士　　内　原　　　音 第　１図 第３図 第４図 第を図

Claims (1)

【特許請求の範囲】
1. ４ｎビット長の入力データを保持する入力レジスタと、
   前記入力レジスタの上位ｎビットをアドレスとして前記
   入力レジスタが保持している値の平方根の逆数の近似値
   を２ｎビット長で出力する第１のＲＯＭテーブルと、前
   記入力レジスタの上位ｎビットをアドレスとして前記入
   力レジスタが保持している値の３乗の平方根の２倍の逆
   数の近似値をｎビット長で出力する第２のＲＯＭテーブ
   ルと、乗算器と、前記第１のＲＯＭテーブルの出力から
   前記乗算器の出力を減算する減算器とを有し、前記入力
   レジスタの下位ビットと前記第２のＲＯＭテーブルの出
   力を前記乗算器により乗算し、前記第１のＲＯＭテーブ
   ルの出力から前記乗算器の出力を前記減算器により減算
   することにより、平方根近似計算に必要な２ｎビット精
   度の初期値を求めることを特徴とする平方根計算装置。