JPH0419592B2 - - Google Patents

Description

【発明の詳細な説明】 〔概要〕 画像メモリの処理すべき領域の画像データをワ
ード単位で読出し、且つその領域の境界データも
ワード単位で読出して、ノイズ除去、輪郭抽出、
方向コード検出、ヒストグラム作成等の処理を並
列的に行わせるものであり、文字認識、図形認識
等に於けるイメージデータの高速処理を可能とす
るものである。

〔産業上の利用分野〕 本発明は、文字認識、図形認識等に於けるイメ
ージデータを高速処理する高速イメージ処理回路
に関するものである。

文字認識や図形認識等の処理装置に於いては、
二次元イメージデータを画像メモリに一旦蓄積し
て、ノイズ除去等の前処理を行い、次に輪郭抽
出、方向コード検出、ヒストグラム作成等により
特徴量を求め、その特徴量を基に文字或いは図形
の認識を行うものである。従つて、特徴量を求め
る処理の高速化が要望されている。

〔従来の技術〕

文字認識或いは図形認識等を行う従来の処理装
置に於ける画像メモリは、ラスタスキヤン方式に
従つたアクセスが行われるものであり、画像デー
タは、画素単位或いは複数画素分を１ワードとし
てワード単位で書込み読出しが行われる構成が一
般的であつた。ワード単位で画像データの書込み
読出しを行う構成に於いては、読取走査によつて
得られた直列の画像データをワード単位の並列画
像データに変換して書込みを行い、又ワード単位
で読出した画像データを直列画像データに変換し
て処理するものであつた。

又ノイズ除去、輪郭抽出、方向コード検出等の
処理は、処理領域の大きさに対応したライン数の
シフトレジスタを設け、画像メモリから読出した
画像データをそのシフトレジスタに蓄積し、処理
領域に対応したシフトレジスタの出力データを演
算処理するものである。例えば、３×３画素を処
理してノイズ除去を行う場合、３ライン分のシフ
トレジスタを設け、各ラインのシフトレジスタの
連続する３段の出力による３×３の画素を用い、
中心の画素が孤立した黒点であればノイズと見做
して白点とする処理を行い、このような処理を３
×３画素について順次行うものである。

又輪郭抽出を行う場合は、３×３画素の中心画
素が白画素から黒画素或いは黒画素から白画素へ
の変換点であるか否かを識別する。各３×３画素
について識別し、変換点の連続線により輪郭を求
めることになる。

〔発明が解決しようとする問題点〕

従来の文字認識或いは図形認識等の処理装置に
於いては、画像メモリに対する画像データの書込
み読出しをワード単位で行つたとしても、ノイズ
除去や輪郭抽出等の処理は画素単位で行うことに
なり、従つて、画差数が大きくなるに従つて処理
時間が非常に長くなる欠点があつた。

又画像メモリに蓄積された画像データの局部的
な処理を行う場合は、画面全体を処理する場合に
比較して、シフトレジスタの長さを変更する必要
が生じるが、シフトレジスタの長さの変更は簡単
に行うことができないので、局部的な処理を行う
構成の実現が困難であつた。

本発明は、前述の従来の欠点を改善したもので
あり、ワード単位で画像データを取扱い、且つ並
列演算処理を行つて、画像データの高速処理を行
わせることを目的とするものである。

〔問題点を解決するための手段〕

本発明の高速イメージ処理回路は、処理領域の
画像データと、その処理領域の境界の境界データ
とをそれぞれワード単位で画像メモリから読出し
て、並列演算処理を行うものであり、第１図を参
照して説明する。

文字、図形等を走査して読取つた画像データを
画像メモリ１に蓄積し、この画像メモリ１から水
平方向にワード単位で且つ順次垂直方向に走査し
て読出した画像データを、ワード単位でシフトし
て処理領域の画像データを形成する第１のシフト
レジスタ２と、処理領域の両側の垂直方向に配列
された境界データを、画像メモリ１からワード単
位でそれぞれ読出してシフトする第２、第３のシ
フトレジスタ３，４と、これらの第１、第２、第
３のシフトレジスタ２，３，４の各段の出力デー
タをそれぞれ組合せて形成した各処理ブロツクを
並列的に処理する演算処理部５と、この演算処理
部５の処理ブロツク対応の演算処理出力データを
蓄積するレジスタ６とを備えたものである。

〔作用〕

シフトレジスタ２には、画像メモリからそのラ
イン方向に対して垂直方向にワード単位で読出さ
れた画像データが蓄積され、処理領域の画像デー
タが読出されて演算処理部５でノイズ除去、輪郭
抽出、方向コード検出、ヒストグラム作成等の処
理が行われる。その場合に、シフトレジスト２に
蓄積された画像データにより領域に隣接する画像
データを用いて演算処理する必要がある場合が生
じるので、境界データとしてシフトレジスタ３，
４に蓄積しておくものである。それによつて、ワ
ード単位でシフトレジスタ２に画像データを蓄積
して、所定の領域の処理を継続することができる
ものとなる。又演算処理部５では並列的に演算処
理するので、高速処理が可能となる。

〔実施例〕

以下図面を参照して本発明の実施例について詳
細に説明する。

第２図は本発明の一実施例のブロツク図であ
り、１１〜２２はレジスタ、ＣＫＴ１〜ＣＫＴ８は
ノイズ除去、輪郭抽出、方向コード検出等の論理
フイルタ処理を行う回路である。又レジスタ１
１，１２，１３によつてシフトレジスタ２を構成
し、レジスタ１４，１５，１６によりシフトレジ
スタ３を構成し、レジスタ１７，１８，１９によ
りシフトレジスタ４を構成している。又回路
ＣＫＴ１〜ＣＫＴ８により、８画素分を１ワードと
した演算処理部５を構成している。なお、第１図
に於ける画像メモリ１は図示を省略している。

第３図は画像メモリの読出制御説明図であり、
各ラインの８画素分が１ワードを構成し、最初に
ライン１のワードＷ１が読出されてレジスタ１１
に書込まれ、次にライン２のワードＷ１が読出さ
れてレジスタ１１に加えられると共に、レジスタ
１１の内容はレジスタ１２にシフトされる。次に
ライン３のワードＷ１が読出されてレジスタ１１
に加えられ、レジスタ１２の内容はレジスタ１３
に、又レジスタ１１の内容はレジスタ１２にそれ
ぞれシフトされる。即ち、画像メモリの垂直方向
にワード単位で画像データが読出され、ライン１
〜３のワードＷ１がシフトレジスタ１１〜１３に
蓄積され、８×３（画素）の処理領域の画像デー
タが形成される。

このライン１〜３のワードＷ１の領域の左側に
隣接する境界データとして、ライン１〜８
（ＬＷ１）の画素０の１ワード分の画像データがシ
フトレジスタ１４に書込まれる。この場合、画像
データは初期条件に対応してオール白或いはオー
ル黒の画像データに選定される。又レジスタ１１
〜１３に於けるワード単位のシフト動作に従つ
て、レジスタ１４からレジスト１５，１６に順次
１画素分の画素データがシフトされる。

又領域の右側に隣接する境界データとして、ラ
イン１〜８（ＬＷ１）と画素９の１ワード分の画
像データがレジスタ１７に書込まれ、前述のレジ
スタ１４，１５，１６と同様に、レジスタ１７か
らレジスタ１８，１９に１画素分の画像データが
シフトされる。ここで、メモリは前記１ワード分
の画像データを記憶する領域と、境界データを記
憶する領域とに分けられており、８ワード分画像
データを読出す毎に、１回境界データを読出すよ
うに制御される。

例えば、レジスタ１１にライン４のワードＷ
１、レジスタ１２にライン３のワードＷ１が、レ
ジスタ１３にライン２のワードＷ１がシフトされ
た状態に於いて、回路ＣＫＴ１には、レジスタ１
４〜１６の出力データと、レジスタ１１〜１３の
各２段と出力データとの３×３のデータが入力さ
れ、回路ＣＫＴ２には、レジスタ１１〜１３の３
段の出力データの３×３のデータが入力され、以
下同様にして、各回路ＣＫＴ3〜ＣＫＴ7には、３×
３のデータが入力され、回路ＣＫＴ８には、レジス
タ１７〜１３の下２段の出力データと、レジスタ
１７〜１９の出力データの３×３のデータが入力
される。

従つて、回路ＣＫＴ２には、第３図の点線で包
囲したライン２〜４の画素１〜３の画素データが
入力され、回路ＣＫＴ８には、第３図の点線で包
囲した２〜４の画素７〜９の画素データが入力さ
れる。即ち、各回路ＣＫＴ１〜ＣＫＴ８には、３×
３（画素）の処理ブロツクが入力される。この場
合、例えば、レジスタ１７〜１９を設けないとす
ると、境界データを用いることができないので、
画素７〜９を含む領域の処理ができないことにな
る。

各回路ＣＫＴ１〜ＣＫＴ８により３×３の画素に
ついての処理が並列的に行われ、８個の処理結果
はレジスタ２０に書込まれ、又レジスタ２１，２
２には、回路ＫＣＴ１、ＣＫＴ８の出力の境界出力
データが書込まれる。又各回路ＣＫＴ１〜ＣＫＴ８
は、論理フイルタ処理に対応した加算、乗算等の
論理演算を行う構成とするか、或いは３×３の画
像データをアドレス入力し、そのアドレス入力に
対応した論理フイルタ出力が得られるリードオン
リメモリにより構成することができるものであ
る。

ライン６〜８のワードＷ１についての処理が終
了すると、ライン９〜１７（ＬＷ２）の画素０の
画像データがレジスタ１４に書込まれ、その時点
では、ライン７，８の画素０の画像データがレジ
スタ１５，１６に残存していることになる。又ラ
イン９〜１７（ＬＷ２）の画素９の画像データが
レジスタ１７に書込まれ、その時点では、ライン
７，８の画素９の画像データがレジスタ１８，１
９に残存している。又ライン９のワードＷ１の画
像データがレジスタ１１に書込まれ、その時点の
ライン７，８のワードＷ１の画像データは、レジ
スタ１２，１３に残存している。従つて、ライン
７〜９のワードＷ１についての処理が可能とな
る。

最終ラインのワードＷ１についての処理が終了
すると、ライン１〜８のワードＷ２についての処
理が行われ、その場合には、レジスタ１４に、ラ
イン１〜８（ＬＷ１）の画素８の画像データが境
界データとして書込まれ、レジスタ１７に、ライ
ン１〜８（ＬＷ１）の画素１７の画像データが境界
データとして書込まれる。

前述の処理により、ワード単位で画像メモリか
ら画像データが読出され、並列処理によるノイズ
除去、輪郭抽出、方向コード検出等の論理フイル
タが行われ、処理結果は、ワード単位でレジスタ
２０を介して出力される。

第４図は本発明の他の実施例の要部ブロツク図
であり、この実施例はヒストグラム作成の場合を
示し、ＣＫＴ９は１ワードの画像データの“１”
（黒画素）の合計を求める加算回路或いはエンコ
ーダからなる回路、ＣＫＴ１０は１ワードを画像
データの画像対応の加算回路或いはエンコーダか
らなる回路、２３はレジスタであり、他の第２図
と同一符号は同一部分を示すものである。

又第５図はヒストグラム説明図であり、文字の
「山」について縦方向と横方向とのヒストグラム
を示す。第４図に於けるレジスタ１２にシフトさ
れた１ワードの画像データの“１”（黒画素）の
合計を回路ＣＫＴ９により求め、レジスタ２０を
介して出力し、このレジスタ２０の内容をライン
対応に加算することにより、横方向のヒストグラ
ムが作成される。

又レジスタ１３にシフトされた画像データを、
回路ＣＫＴ１０によりビツト対応に加算し、加算
結果をレジスタ２３を介して出力し、ビツト対応
に累算すると、縦方向のヒストグラムが作成され
る。従って、縦方向と横方向とのヒストグラムを
ワード単位の処理によつて同時に求めることが可
能となる。

なお、回路ＣＫＴ９、ＣＫＴ１０には、レジスタ
１１〜１３の何れの出力を加えても良いものであ
り、又前述の輪郭抽出等の論理フイルタ処理と並
行してヒストグラム作成を行うことも可能であ
る。又１ワードを８ビツトとした場合を示すもの
であるが、回路ＣＫＴ１〜ＣＫＴ１０のビツト構成
によつて16ビツト、32ビツトを１ワードとして処
理することも可能である。又回路ＣＫＴ１〜ＣＫＴ
１０の機能は、プロセツサによつて実現すること
もできる。

又２値画像データのみでなく、多像画像データ
について同様な手段によつて論理フイルタ処理を
行うことが可能である。

〔発明の効果〕

以上説明したように、本発明は、画像メモリ１
から水平方向のワード単位の画像データを順次垂
直方向に走査して読出し、そのワード単位の画像
データをワード単位で第１のシフトレジスタ２に
より、シフトし、例えば８×３（画素）の処理領
域の画像データを形成し、その処理領域の両側の
垂直方向に配列された境界データを、画像メモリ
１からそれぞれワード単位で読出して第２、第３
のシフトレジスタ３，４によりシフトさせ、第１
〜第３のレジスタ２〜４の各段の出力データをそ
れぞれ組合せて、例えば３×３（画素）を処理ブ
ロツクを形成し、各処理ブロツクを演算処理部５
により並列的に処理し、処理ブロツク対応の演算
処理出力データをレジスタ６にセツトするもの
で、演算処理部５により、ノイズ除去、輪郭抽
出、方向コード検出、ヒストグラム作成等の演算
処理をワード単位で行うことができるものであ
り、従つて、シフトレジスタ２，３，４は比較的
少ない段数で済むことになり、経済的な構成によ
り高速イメージ処理が可能となる利点がある。

【図面の簡単な説明】

第１図は本発明の原理ブロツク図、第２図は本
発明の一実施例の要部ブロツク図、第３図は画像
メモリの読出制御説明図、第４図は本発明の他の
実施例の要部ブロツク図、第５図はヒストグラム
説明図である。 １は画像メモリ、２，３，４はシフトレジス
タ、５は演算処理部、６はレジスタ、１１〜２３
はレジスタ、ＣＫＴ１〜ＣＫＴ１０は回路である。

Claims (1)

1. 【特許請求の範囲】 １ 画像メモリ１から水平方向のワード単位の画
   像データを垂直方向の走査によつて順次読出し、
   ワード単位でシフトして処理領域の画像データを
   形成する第１のシフトレジスタ２と、 前記処理領域の両側の垂直方向に配列された境
   界データを、前記画像メモリ１から垂直方向のワ
   ード単位で読出してシフトする第２、第３のシフ
   トレジスタ３，４と、 前記第１、第２、第３図のシフトレジスタ２，
   ３，４の各段の出力データをそれぞれ組合せて形
   成した各処理ブロツクを、並列的に処理する演算
   処理部５と、 該演算処理部５の前記処理ブロツク対応の演算
   処理出力データを蓄積するレジスタ６とを備えた
   ことを特徴とする高速イメージ処理回路。