JPH04196325A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、半導体装置の製造方法に関する。

（従来の技術） 近年、リソグラフィ技術の進歩に加えて、二層ポリシリ
コンによる自己整合型バイポーラトランジスタが開発さ
れ、容易にサブミクロン以下のエミツタ幅を形成できる
ようになった。

以下、第３図、第４図を参照して従来の半導体装置の製
造方法について説明する。第３図は従来の半導体装置の
製造方法を工程順に示した断面図。

第４図は半導体基板表面で切った断面図である。

半導体基板３０１上に第１の絶縁膜３０２．Ｐ型不純物
を含有したポリシリコン膜３ｏ３．第２の絶縁膜３０４
を順次形成する。ただし、素子領域３１１の第１の絶縁
膜３０２はエツチングによりあらかじめ除去する（第３
図（ａ）、第４図（ａ））。

次に、フォトレジスト３０５をパターニングして異方性
エツチング法により、ポリシリコン膜３ｏ３゜第２の絶
縁膜３０４をエツチング除去し、半導体基板３０１の真
性ベース形成領域３０８′表面を露出させる（第３図（
ｂ）、第４図（ｂ））。

その後、レジスト３０５を除去し、半導体基板３０１を
酸化性雰囲気中で加熱処理し第３の絶縁膜３０６を形成
する。このとき、ポリシリコン膜３０３から半導体基板
３０１へＰ型不純物が拡散し、外部ベース領域３０７を
形成される。そして、第３の絶縁膜３０６を通してイオ
ン注入法によりＰ型不純物を導入し、真性ベース領域３
０８を形成する（第３図（Ｃ）、第４図（Ｃ））。

次に、第３の絶縁膜３０６上にポリシリコン膜を形成後
、異方性エツチングにより拡散用ホール３］０の側面部
のポリシリコン膜を残して他を除去し、ポリシリコンサ
イドウオール３０９を形成してエミッタ開口幅を決める
（第３図（ｄ）、第４図（ｄ））。

その後、ポリシリコンサイドウオール３Ｎをマスクに第
３の絶縁膜３０６をエツチングして、拡散用ホール３１
０を形成する（第３図（ｅ）、第４図（ｅ））。

この後、図には示してないが拡散用ホール３１０に内の
半導体基板の露出面を通して不純物を導入しＮ型ポリシ
リコン膜を形成し、このポリシリコン膜をそのまま残し
、エミッタ電極として利用する。

しかし、この製造方法によれば、パターンの長さが短か
くなるにしたかい、実質的な露光量か不足し拡散用ホー
ル３１０の面積か狭くなる。そして、拡散用ホール３１
０の４すみ３１２は第４図（ｅ′）に示すように曲率を
もってしまう。これによって拡散用ホール３１０を微細
にするほとその面積がバラつき、それによってエミッタ
領域の面積がバラつくことになる。そのために、装置の
電気的特性も大きくバラつくため、回路設計か困難にな
るという欠点があった。

（発明が解決しようとする課題） 従来の製造方法によれば、装置が微細化するにしたがい
、拡散用ホールを微細化するため、これによって拡散領
域を形成する際、拡散領域の面積が大きくバラつき、装
置の電気的特性も大きくバラつくという問題があった。

本発明は以上の点に鑑み、装置を微細化する際拡散領域
の面積のバラつきを減少し、装置の電気的特性を向上す
る半導体装置の製造方法を提供する。

［発明の構成］ （課題を解決するための手段） 本発明による半導体装置の製造方法は、半導体基板上に
所望の多層の膜を形成する工程と、前記膜の一部をエツ
チング除去しこの半導体基板を露出させる工程と、前記
膜および前記半導体基板上に絶縁膜を形成する工程と、
前記エツチング方向と垂直に前記絶縁膜の一部をエツチ
ング除去し前記半導体基板を露出させ拡散用ホールを形
成する工程と、前記拡散用ホールを通して前記半導体基
板の露出表面に拡散領域を形成する工程とを備えたこと
を特徴とする。

（作　用） 半導体基板上に所望の多層の膜を形成後、その膜の一部
をエツチング除去して半導体基板を露出させ、前記膜お
よび前記半導体基板上に絶縁膜を形成した後、さらに前
記エツチング方向と垂直に前記絶縁膜の一部をエツチン
グ除去し半導体基板を露出させ拡散用ホールを形成する
。つまり、サイドウオールにより拡散用ホールの縦幅を
決定し、エツチングする絶縁膜で横方向の寸法を決定す
るため、ホール幅のバラツキがなくなる。

（実施例） 本発明の実施例として、ＮＰＮ型バイポーラトランジス
タの製造工程を第１図、第２図を用いて説明する。第１
図は、従来の半導体装置の製造方法を工程順に示した断
面図、第２図は半導体基板表面で切った断面図である。

コレクタ領域となるＮ型の単結晶シリコン基板＋０１を
用意し、この基板の素子形成領域１１）上に１０００℃
熱酸化法によって膜厚５０００Ａのシリコン酸化膜１０
２を形成する。次に、ホロンなどのＰ型不純物をｌ　Ｘ
　］０２０ａｍ−３程０２０上た膜厚３０００人のポリ
シリコン膜１０３．化学的気相成長法により膜厚３Ｈ［
ｌ入シリコン酸化膜ＩＮを形成する。（第１図（ａ）、
第２図（ａ））。

次に、フォトレジスト１０５をパターニングして、反応
性イオンエツチング法などの異方性エツチングによりポ
リシリコン膜１０３．シリコン酸化膜ＩＮをエツチング
除去し半導体基板］（１１の真性ベース形成領域３０８
′表面を露出させる。このときエツチング面の大きさは
長さしは１μｍ２幅Ｗは０．５μｍ程度形成する（第１
図（ｂ）、第２図（ｂ））。

そして、１０００℃熱酸化法により膜厚１０００人のシ
リコン酸化膜１０６を形成する。このとき、ポリシリコ
ン膜１０３から半導体基板１０１へＰ型不純物が拡散し
、外部ベース領域１０７を形成される。次に、イオン注
入法によりボロン等のＰ型不純物を導入し、Ｐ型具性ベ
ース領域１０８を形成する（第１図（Ｃ）、第２図（Ｃ
））。

次に、減圧気相成長法によりポリシリコン膜を形成し、
異方性エツチングによりポリシリコンサイドウオール１
０９を形成する。これによってエミッタ開口部の横幅寸
法を決め、前に使用したリソグラフィーパターンを用い
前回と直交したフォトレジスト１１３を形成し、エツチ
ングパターン１１４を形成する（第１図（ｄ）、第２図
（ｄ））。

そして、シリコン酸化膜１０６をエツチングして、単結
晶シリコン基板１０１の表面を露出させ拡散用ホール１
１０を形成する（第１図（ｅ）、第２図（ｅ））。

ここでは、縦幅寸法を決める。

この後、図には示してないが、拡散用ホール１１ＧにＮ
型ポリシリコン膜を形成し、このポリシリコン膜をエミ
ッタ電極として利用する。

この製造方法を用いると、１回目のエツチングを行った
後、２回目のエツチングは１回目と垂直にエツチングを
行うため、第２図（ｅ′）に示すように拡散用ホール１
１０の４すみ１１２はほぼ直角に形成されることになる
。そのため、その後形成するエミッタ領域の面積のバラ
つきが減少し、装置の電気的特性のバラつきも減少する
。

なお、本実施例では、バイポーラ製造方法について述べ
たかＭＯＳなどの他のデバイスにも本発明を用いること
ができる。

［発明の効果］ 以上の結果から、本発明を用いることによって、コンタ
クトホールによって形成される拡散領域の面積のバラつ
きを減少し、装置の電気的特性を向上する。

【図面の簡単な説明】

第１図および第２図は本発明の実施例に係わる半導体装
置の製造方法を工程順に示した断面図。 第３図および第４図は従来の半導体装置の製造方法を工
程順に示した断面図である。 １０１・・・シリコン基板。 １０２・・・シリコン酸化膜。 １０３・・・ポリシリコン膜。 １０４・・・シリコン酸化膜。 １０６・・・シリコン酸化膜。 １１０・・・拡散用ホール。 第゛１　図 、−−−−−−３ｒｏ′ ７・′ 、ｙ−−−−３ｔＯ 躬　３　詔 第　３　目

Claims (1)

【特許請求の範囲】
1. 　半導体基板上に所望の多層の膜を形成する工程と、前
   記膜の一部をエッチング除去しこの半導体基板を露出さ
   せる工程と、前記膜および前記半導体基板上に絶縁膜を
   形成する工程と、前記エッチング方向と垂直に前記絶縁
   膜の一部をエッチング除去し前記半導体基板を露出させ
   拡散用ホールを形成する工程と、前記拡散用ホールを通
   して前記半導体基板の露出表面に拡散領域を形成する工
   程とを備えたことを特徴とする半導体装置の製造方法。