JPH04196329A - 固体撮像装置の駆動方法 - Google Patents
固体撮像装置の駆動方法Info
- Publication number
- JPH04196329A JPH04196329A JP2326348A JP32634890A JPH04196329A JP H04196329 A JPH04196329 A JP H04196329A JP 2326348 A JP2326348 A JP 2326348A JP 32634890 A JP32634890 A JP 32634890A JP H04196329 A JPH04196329 A JP H04196329A
- Authority
- JP
- Japan
- Prior art keywords
- amplification
- capacitor
- voltage
- mosfet
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/02—Shaping pulses by amplifying
- H03K5/026—Shaping pulses by amplifying with a bidirectional operation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Logic Circuits (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、増幅回路に関し、例えばＣＣＤ（電荷結合
素子）用の増幅出力回路に利用して有効な技術に関する
ものである。
素子）用の増幅出力回路に利用して有効な技術に関する
ものである。
ＣＣＤ用の増幅回路として、第６図に示すような回路が
用いられている。信号電荷はＣＣＤにより出力拡散層（
構造上等価的にダイオードＤの形態で示される）に転送
され、その接合容量からなるキャパシタＣ１により信号
電圧の形態に変換される。この信号電圧は、増幅ＭＯＳ
ＦＥＴＱ２と負荷ＭＯＳＦＥＴＱ３からなるソースフォ
ロワ回路を介して出力される。このような増幅回路は、
浮遊拡散層型増幅器（ＰＤＡ；Ｆｌｏａｔｉｎｇ Ｄ
ｉｆｆｕｓｉｏｎＡｍｐｌｉｆｉｅｒ）と呼ばれる。Ｍ
ＯＳＦＥＴＱＩは、上記信号電荷に対応した信号電圧が
増幅されて出力されると、言い換えるならば、次の信号
電荷が転送される前にリセットパルスφ８により上記キ
ャパシタＣ１に保持された信号電荷を規準電圧ＶＲによ
りリセットさせる。
用いられている。信号電荷はＣＣＤにより出力拡散層（
構造上等価的にダイオードＤの形態で示される）に転送
され、その接合容量からなるキャパシタＣ１により信号
電圧の形態に変換される。この信号電圧は、増幅ＭＯＳ
ＦＥＴＱ２と負荷ＭＯＳＦＥＴＱ３からなるソースフォ
ロワ回路を介して出力される。このような増幅回路は、
浮遊拡散層型増幅器（ＰＤＡ；Ｆｌｏａｔｉｎｇ Ｄ
ｉｆｆｕｓｉｏｎＡｍｐｌｉｆｉｅｒ）と呼ばれる。Ｍ
ＯＳＦＥＴＱＩは、上記信号電荷に対応した信号電圧が
増幅されて出力されると、言い換えるならば、次の信号
電荷が転送される前にリセットパルスφ８により上記キ
ャパシタＣ１に保持された信号電荷を規準電圧ＶＲによ
りリセットさせる。
このようなＦＤＡに関しては、例えばラジオ技術社昭和
６１年１１月３日発行ｒＣＣＤカメラ技術」頁６４があ
る。
６１年１１月３日発行ｒＣＣＤカメラ技術」頁６４があ
る。
上記ＦＤＡの感度は、リセットＭＯＳ Ｆ ＥＴＱｌや
増幅ＭＯＳＦＥＴＱ２における寄生容量を含めたキャパ
シタＣ１の容量値と、ソースフォロワ回路のゲイン（Ａ
ｓ＜１）の積（Ａｓ／ＣＩ）で与えられる。上記ゲイン
Ａｓの向上にはＡＳ＜ １の限界があり、ＦＤＡの感度
向上にはいかにキャパシタＣ１の容量値を小さくするか
にかかっている。このため、従来のＦＤＡにおいては、
キャパシタＣ１の容量値を小さくするためにダイオード
ＤＩや増幅ＭＯＳＦＥＴ等を如何に小さく形成するかに
心血が注がれている。しかしながら、増幅ＭＯＳＦＥＴ
Ｑ２のサイズを小さくすると必然的に出力電力も小さく
なり、後段の負荷駆動能力が無くなるという矛盾を含ん
でいる。このため、ソ〜スフォロヮ回路を複数段縦列接
続して上記初段での駆動能力不足を補うよう乙こする。
増幅ＭＯＳＦＥＴＱ２における寄生容量を含めたキャパ
シタＣ１の容量値と、ソースフォロワ回路のゲイン（Ａ
ｓ＜１）の積（Ａｓ／ＣＩ）で与えられる。上記ゲイン
Ａｓの向上にはＡＳ＜ １の限界があり、ＦＤＡの感度
向上にはいかにキャパシタＣ１の容量値を小さくするか
にかかっている。このため、従来のＦＤＡにおいては、
キャパシタＣ１の容量値を小さくするためにダイオード
ＤＩや増幅ＭＯＳＦＥＴ等を如何に小さく形成するかに
心血が注がれている。しかしながら、増幅ＭＯＳＦＥＴ
Ｑ２のサイズを小さくすると必然的に出力電力も小さく
なり、後段の負荷駆動能力が無くなるという矛盾を含ん
でいる。このため、ソ〜スフォロヮ回路を複数段縦列接
続して上記初段での駆動能力不足を補うよう乙こする。
現状のＦＤＡでは、上記キャパシタＣ１の容量値が１０
−” Ｆを割り、電圧感度は１電子当たり１０μＶを越
すまでになっている。しかし、応用面では１信号当たり
高々数十電子を扱うようになっており、出力信号振幅の
さらなる増大が望まれる。そして、真の感度は雑音との
Ｓ／Ｎ（信号対雑音比）により決まり、このＳ／Ｎを高
めるためには、雑音、特にランダムに発生する熱雑音の
低減が不可欠である。
−” Ｆを割り、電圧感度は１電子当たり１０μＶを越
すまでになっている。しかし、応用面では１信号当たり
高々数十電子を扱うようになっており、出力信号振幅の
さらなる増大が望まれる。そして、真の感度は雑音との
Ｓ／Ｎ（信号対雑音比）により決まり、このＳ／Ｎを高
めるためには、雑音、特にランダムに発生する熱雑音の
低減が不可欠である。
ＣＣＤ自体で発生する熱雑音は各種工夫により非常に小
さくなっており、ＣＣＤ撮像素子の熱雑音はＦＤＡにお
いて発生する熱雑音で決定される。
さくなっており、ＣＣＤ撮像素子の熱雑音はＦＤＡにお
いて発生する熱雑音で決定される。
ＦＤＡにおける雑音の主な成分は、キャパシタＣ１のリ
セット雑音と増幅ＭＯＳＦＥＴＱ２の１／ｆ雑音である
。前者のリセット雑音はキャパシタＣ１の平方に比例し
、寸法縮小と共に減少する。
セット雑音と増幅ＭＯＳＦＥＴＱ２の１／ｆ雑音である
。前者のリセット雑音はキャパシタＣ１の平方に比例し
、寸法縮小と共に減少する。
後者の１／ｆ雑音は逆に概略寸法に逆比例する。
このようなランダム雑音は、暗出力（リセット電圧）と
明出力（信号電荷出力）の双方に含まれるため、外部に
設けられた相関二重サンプリング（ＣＤＳ）回路により
その差分を求めて信号とすることにより相殺できる。し
かしながら、上記ＣＤＳ回路に至までの波形の歪、配線
の引き回しによる各種飛び込みパルスによる波形の乱れ
によりＣＤＳ回路による雑音低減にも限界がある。
明出力（信号電荷出力）の双方に含まれるため、外部に
設けられた相関二重サンプリング（ＣＤＳ）回路により
その差分を求めて信号とすることにより相殺できる。し
かしながら、上記ＣＤＳ回路に至までの波形の歪、配線
の引き回しによる各種飛び込みパルスによる波形の乱れ
によりＣＤＳ回路による雑音低減にも限界がある。
この発明の目的は、簡単な構成で実質的な高感度を実現
した増幅回路を提供することにある。
した増幅回路を提供することにある。
この発明の他の目的は、ＣＣＤに適した高感度の増幅回
路を提供することにある。
路を提供することにある。
この発明の前記ならびにそのほかの目的と新規な特徴は
、本明細書の記述および添付図面から明らかになるであ
ろう。
、本明細書の記述および添付図面から明らかになるであ
ろう。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記の通りである。
を簡単に説明すれば、下記の通りである。
すなわち、信号電荷を受ける第１のキャパシタの電圧を
受けるソースフォロワ回路に対して、その出力信号を第
２のキャパシタを介してゲートに受けるソース接地形態
の増幅ＭＯ５ＦＥＴを設けるとともに、上記第１のキャ
パシタの信号電荷をす七ノドさせる間において上記増幅
ＭＯＳＦＥＴのゲートにスイッチ素子を介して所定のバ
イアス電圧を供給する。
受けるソースフォロワ回路に対して、その出力信号を第
２のキャパシタを介してゲートに受けるソース接地形態
の増幅ＭＯ５ＦＥＴを設けるとともに、上記第１のキャ
パシタの信号電荷をす七ノドさせる間において上記増幅
ＭＯＳＦＥＴのゲートにスイッチ素子を介して所定のバ
イアス電圧を供給する。
〔作 用〕
上記した手段によれは、第２のキャパシタにより信号成
分のみを伝達してソース接地増幅ＭＯＳＦＥＴにより電
圧信号自体を増幅できるとともに、第１のキャパシタの
り七ノド期間にスイッチ素子により増幅ＭＯＳＦＥＴを
最適動作点にバイアスできるから簡単な構成で実質的な
高感度化が可能になる。
分のみを伝達してソース接地増幅ＭＯＳＦＥＴにより電
圧信号自体を増幅できるとともに、第１のキャパシタの
り七ノド期間にスイッチ素子により増幅ＭＯＳＦＥＴを
最適動作点にバイアスできるから簡単な構成で実質的な
高感度化が可能になる。
第１図には、この発明に係る増幅回路の一実施例の回路
図が示されている。同図の各回路素子は、公知の半導体
集積回路の製造技術により、特に制限されないが、ＣＣ
Ｄ固体撮像素子を構成する他の素子とともに単結晶シリ
コンのような１個の半導体基板上において形成される。
図が示されている。同図の各回路素子は、公知の半導体
集積回路の製造技術により、特に制限されないが、ＣＣ
Ｄ固体撮像素子を構成する他の素子とともに単結晶シリ
コンのような１個の半導体基板上において形成される。
転送パルスφ１とφ２によりＣＣＤ転送回路を通して転
送された信号電荷は、等測的にダイオードＤの形態で示
された出力拡散層に入力される。
送された信号電荷は、等測的にダイオードＤの形態で示
された出力拡散層に入力される。
この出力拡散層のＰＮ接合容量や、リセットＭＯＳＦＥ
ＴＱＩや増幅ＭＯＳＦＥＴＱ２における寄生容量からな
るキャパシタＣ１により、入力された信号電荷が電圧信
号に変換される。このキャパシタＣ１の電圧信号は、増
幅ＭＯＳＦＥＴＱ２と負荷ＭＯ８ＦＥＴＱ３からなるソ
ースフォロワ回路により電力増幅される。ここで、上記
負荷ＭＯＳＦＥＴＱ３は、デイプレッション型ＭＯＳＦ
ＥＴから構成され、そのゲートとソースが共通化される
ことによって定電流負荷として作用する。
ＴＱＩや増幅ＭＯＳＦＥＴＱ２における寄生容量からな
るキャパシタＣ１により、入力された信号電荷が電圧信
号に変換される。このキャパシタＣ１の電圧信号は、増
幅ＭＯＳＦＥＴＱ２と負荷ＭＯ８ＦＥＴＱ３からなるソ
ースフォロワ回路により電力増幅される。ここで、上記
負荷ＭＯＳＦＥＴＱ３は、デイプレッション型ＭＯＳＦ
ＥＴから構成され、そのゲートとソースが共通化される
ことによって定電流負荷として作用する。
この実施例では、ソースフォロワ回路により電力増幅さ
れた電圧信号を、電圧増幅するためにソース接地増幅Ｍ
ＯＳＦＥＴＱ５のゲートに伝えられる。この場合、ソー
スフォロワ回路の電圧信号に含まれる直流電圧に対して
無関係にソース接地増幅ＭＯＳＦＥＴＱ５の動作点を最
適に設定するため、ソースフォロワ回路の出力とソース
接地増幅ＭＯＳＦＥＴＱ５のゲートとの間には、結合容
量としてのキャパシタＣ２が設けられる。そして、増幅
ＭＯＳＦＥＴＱ５のゲートにはスイッチＭＯＳＦＥＴＱ
６を介して間欠的にバイアス電圧ＶＢが与えられる。す
なわち、スイッチＭＯＳ Ｆ ＥＴＱ６は、そのゲート
にタイミングパルスψ、が供給され、後述するように上
記出力拡散層（キャパシタＣＩ）をリセットするタイミ
ングには一゛同期して、言い換えるならば、信号電荷の
出力期間以外の期間においてスイッチＭＯＳＦＥＴＱ６
がオン状態にされてソース接地増幅ＭＯＳＦＥＴＱ５の
ゲートにバイアス電圧ＶＢを供給する。
れた電圧信号を、電圧増幅するためにソース接地増幅Ｍ
ＯＳＦＥＴＱ５のゲートに伝えられる。この場合、ソー
スフォロワ回路の電圧信号に含まれる直流電圧に対して
無関係にソース接地増幅ＭＯＳＦＥＴＱ５の動作点を最
適に設定するため、ソースフォロワ回路の出力とソース
接地増幅ＭＯＳＦＥＴＱ５のゲートとの間には、結合容
量としてのキャパシタＣ２が設けられる。そして、増幅
ＭＯＳＦＥＴＱ５のゲートにはスイッチＭＯＳＦＥＴＱ
６を介して間欠的にバイアス電圧ＶＢが与えられる。す
なわち、スイッチＭＯＳ Ｆ ＥＴＱ６は、そのゲート
にタイミングパルスψ、が供給され、後述するように上
記出力拡散層（キャパシタＣＩ）をリセットするタイミ
ングには一゛同期して、言い換えるならば、信号電荷の
出力期間以外の期間においてスイッチＭＯＳＦＥＴＱ６
がオン状態にされてソース接地増幅ＭＯＳＦＥＴＱ５の
ゲートにバイアス電圧ＶＢを供給する。
特に制限されないが、ソース接地増幅ＭＯＳＦＥＴＱ５
のドレインには、ゲートとドレインが共通接続された負
荷ＭＯＳＦＥＴＱ４が設けられる。
のドレインには、ゲートとドレインが共通接続された負
荷ＭＯＳＦＥＴＱ４が設けられる。
この増幅Ｍ ＯＳ Ｆ Ｅ Ｔ Ｑ ４とＱ５のコンダ
クタンス比に従って、増幅ＭＯＳＦＥＴＱ５のゲートに
供給された電圧信号ＶＳが電圧増幅されて出力信号Ｖｏ
ｕｔとして出力される。
クタンス比に従って、増幅ＭＯＳＦＥＴＱ５のゲートに
供給された電圧信号ＶＳが電圧増幅されて出力信号Ｖｏ
ｕｔとして出力される。
この実施例のようにキャパシタＣ２を介してソースフォ
ロワ回路の出力とソース接地増幅ＭＯＳＦＥＴＱ５を用
いた反転増幅回路の入力とを直流的に分離したのは、次
のような理由による。
ロワ回路の出力とソース接地増幅ＭＯＳＦＥＴＱ５を用
いた反転増幅回路の入力とを直流的に分離したのは、次
のような理由による。
すなわち、ソースフォロワ出力回路の出力と反転増幅回
路の入力とを直結すると、反転増幅回路の動作点が合わ
な（なる。ＣＣＤの性能を保って信号電荷を効率よく引
き出すためには出力拡散層（Ｎ層）を約１０Ｖ以上の高
い電圧ＶＲにリセットする必要がある。このため、ソー
スフォロワ回路の出力電圧は、電圧ＶＲよりソースフォ
ロワ増幅ＭＯＳＦＥＴＱ２のしきい値電圧だけレベル低
下した電圧を基準にして低下するものとなる。そこで、
ソースフォロワ増幅ＭＯＳＦＥＴＱ２のしきい値電圧を
高くして、反転増幅回路に入力される電圧レヘルを低下
させることも考えられる。しかしながら、このようにす
ると、ソースフォロワ増幅ＭＯＳＦＥＴＱ２の動作とし
ては、電源電圧ｖｉに対して出力電圧が約半分以下にな
るような条件では特性が劣化してしまう。
路の入力とを直結すると、反転増幅回路の動作点が合わ
な（なる。ＣＣＤの性能を保って信号電荷を効率よく引
き出すためには出力拡散層（Ｎ層）を約１０Ｖ以上の高
い電圧ＶＲにリセットする必要がある。このため、ソー
スフォロワ回路の出力電圧は、電圧ＶＲよりソースフォ
ロワ増幅ＭＯＳＦＥＴＱ２のしきい値電圧だけレベル低
下した電圧を基準にして低下するものとなる。そこで、
ソースフォロワ増幅ＭＯＳＦＥＴＱ２のしきい値電圧を
高くして、反転増幅回路に入力される電圧レヘルを低下
させることも考えられる。しかしながら、このようにす
ると、ソースフォロワ増幅ＭＯＳＦＥＴＱ２の動作とし
ては、電源電圧ｖｉに対して出力電圧が約半分以下にな
るような条件では特性が劣化してしまう。
一方、反転増幅回路において、出力電圧Ｖｏｕｔは、例
えばその電圧利得を５倍に設定しようとすると電源電圧
■２の１７６以下の電圧になる。当然にソース接地増幅
ＭＯＳＦＥＴＱ５のゲート電圧■Ｓは、それ以下にする
必要がある。これに対してもソース接地増幅ＭＯ３ＦＥ
、ＴＱ５のしきい値電圧を極端に高くして電源電圧■２
の約半分近くまで動作点を高めることは理論的には可能
であるが、ＭＯＳ Ｆ ＥＴの特性上好ましいことでは
ない。それでなくとも、ソースフォロワ増幅ＭＯＳＦＥ
ＴＱ２等は高感度化のために極力小さく加工形成されて
おり、その加工バラツキに対応して、出力電圧は非常に
大きくバラツキ易く、素子毎に１Ｖ以上も変動すること
さえ珍しいことでなはい。
えばその電圧利得を５倍に設定しようとすると電源電圧
■２の１７６以下の電圧になる。当然にソース接地増幅
ＭＯＳＦＥＴＱ５のゲート電圧■Ｓは、それ以下にする
必要がある。これに対してもソース接地増幅ＭＯ３ＦＥ
、ＴＱ５のしきい値電圧を極端に高くして電源電圧■２
の約半分近くまで動作点を高めることは理論的には可能
であるが、ＭＯＳ Ｆ ＥＴの特性上好ましいことでは
ない。それでなくとも、ソースフォロワ増幅ＭＯＳＦＥ
ＴＱ２等は高感度化のために極力小さく加工形成されて
おり、その加工バラツキに対応して、出力電圧は非常に
大きくバラツキ易く、素子毎に１Ｖ以上も変動すること
さえ珍しいことでなはい。
これに対して、反転増幅回路は、その電圧利得が大きい
ことから入力のグイナミノクレンジは狭く、上記のバラ
ツキを吸収することは極めて困難である。
ことから入力のグイナミノクレンジは狭く、上記のバラ
ツキを吸収することは極めて困難である。
更に、上記のようにソースフォロワ回路と反転増幅回路
を直結したのでは、リセットパルスφ６をハイレベルか
らロウレベルにしてリセットＭ○５ＦＥＴＱＩをオフ状
態にするときのフィードスルー成分も（キャパシタＣ１
における電圧信号の落ち込み）も反転増幅回路が増幅し
てしまい、信号成分に使える電圧範囲を狭くしてしまう
。また、熱雑音もそのまま増幅してしまうなど実用上難
点が多くとうてい実用に供し得ない。
を直結したのでは、リセットパルスφ６をハイレベルか
らロウレベルにしてリセットＭ○５ＦＥＴＱＩをオフ状
態にするときのフィードスルー成分も（キャパシタＣ１
における電圧信号の落ち込み）も反転増幅回路が増幅し
てしまい、信号成分に使える電圧範囲を狭くしてしまう
。また、熱雑音もそのまま増幅してしまうなど実用上難
点が多くとうてい実用に供し得ない。
そこで、この実施例では上述のようにキャパシタＣ２を
介してソースフォロワ回路の出力とソース接地増幅ＭＯ
ＳＦＥＴＱ５を用いた反転増幅回路の入力とを直流的に
分離し、それぞれ２つの増幅回路を最適な条件で動作さ
せるようにするものである。
介してソースフォロワ回路の出力とソース接地増幅ＭＯ
ＳＦＥＴＱ５を用いた反転増幅回路の入力とを直流的に
分離し、それぞれ２つの増幅回路を最適な条件で動作さ
せるようにするものである。
すなわち、ソースフォロワ回路側では、ＣＣＤの性能を
保って信号電荷を効率よく引き出すために出力拡散層（
Ｎ層ンを約１０Ｖ以上の高い電圧ＶＲにリセットし、そ
れに対応した比較的高いレベル電圧信号を出力させる。
保って信号電荷を効率よく引き出すために出力拡散層（
Ｎ層ンを約１０Ｖ以上の高い電圧ＶＲにリセットし、そ
れに対応した比較的高いレベル電圧信号を出力させる。
これに対して、反転増幅回路側ではスイッチＭＯＳＦＥ
ＴＱ６を設けて、ソース接地増幅ＭＯＳＦＥＴＱ５のゲ
ートに最適動作条件でのバイアス電圧ＶＢを供給するも
のである。
ＴＱ６を設けて、ソース接地増幅ＭＯＳＦＥＴＱ５のゲ
ートに最適動作条件でのバイアス電圧ＶＢを供給するも
のである。
この実施例の増幅回路の動作を第４図に示した波形図を
参照して次に説明する。
参照して次に説明する。
転送パルスφ１がロウレベルで転送パルスφ２がハイレ
ベルのときには、ＣＣＤ側から出力拡散層（キャパシタ
Ｃ１）には信号電荷は出力されない。このときリセット
パルスφ８とタイミングパルスφ５がハイレベルにされ
る。リセットパルスφ、のハイレベルに応してリセット
ＭＯＳＦＥＴＱ１がオン状態されて、出力拡散層（キャ
パシタＣ１）にリセット電圧ＶＲを与える。タイミング
パルスφ、のハイレベルに応してスイッチＭＯ５ＦＥＴ
Ｑ６がオン状態にされて、反転増幅回路の増幅ＭＯＳＦ
ＥＴＱ５のゲートにはバイアス電圧ＶＢを与えられる。
ベルのときには、ＣＣＤ側から出力拡散層（キャパシタ
Ｃ１）には信号電荷は出力されない。このときリセット
パルスφ８とタイミングパルスφ５がハイレベルにされ
る。リセットパルスφ、のハイレベルに応してリセット
ＭＯＳＦＥＴＱ１がオン状態されて、出力拡散層（キャ
パシタＣ１）にリセット電圧ＶＲを与える。タイミング
パルスφ、のハイレベルに応してスイッチＭＯ５ＦＥＴ
Ｑ６がオン状態にされて、反転増幅回路の増幅ＭＯＳＦ
ＥＴＱ５のゲートにはバイアス電圧ＶＢを与えられる。
この状態ではソースフォロワ回路からりセント電圧ＶＲ
に対応した暗出力電圧が出力されているが、反転増幅回
路の入力はＶＳで示すように上記バイアス電圧ＶＢに固
定されている。それ故、キャパシタＣ２にはその両端に
印加される２つの直流電圧の差電圧に対応した直流電圧
が蓄積される。
に対応した暗出力電圧が出力されているが、反転増幅回
路の入力はＶＳで示すように上記バイアス電圧ＶＢに固
定されている。それ故、キャパシタＣ２にはその両端に
印加される２つの直流電圧の差電圧に対応した直流電圧
が蓄積される。
リセットパルスφ真がハイレベルからロウレベルに変化
すると、スイッチＭＯＳＦＥＴＱＩがオン状態からオフ
状態に変化し、出力拡散層（キャパシタＣＩ）はフロー
ティング状態で上記リセット電圧ＶＲを保持することに
なる。このとき、リセットＭＯＳ Ｆ ＥＴＱ １がオ
ン状態からオフ状態に切り替わるときのフィードスルー
成分によって保持電圧が若干低下する。しかし、このタ
イミングではタイミングパルスφ、がハイレベルを維持
してスイッチＭＯ５ＦＥＴＱ６をオン状態にしている。
すると、スイッチＭＯＳＦＥＴＱＩがオン状態からオフ
状態に変化し、出力拡散層（キャパシタＣＩ）はフロー
ティング状態で上記リセット電圧ＶＲを保持することに
なる。このとき、リセットＭＯＳ Ｆ ＥＴＱ １がオ
ン状態からオフ状態に切り替わるときのフィードスルー
成分によって保持電圧が若干低下する。しかし、このタ
イミングではタイミングパルスφ、がハイレベルを維持
してスイッチＭＯ５ＦＥＴＱ６をオン状態にしている。
これにより、上記リセットＭＯＳＦＥＴＱ１をオン状態
からオフ状態にするときに生しるフィードスルー成分を
反転増幅回路が実質的に受は付けなくすることができる
。次に、タイミングパルスψ、がロウレベルに変化し、
スイッチＭＯＳＦＥＴＱ６はオフ状態にされる。このと
き、前記同様にフィードスルーが生しるが、ソース接地
増幅ＭＯＳＦＥＴＱ５のゲートノードのインピーダンが
キャパシタＣ２及び負荷ＭＯＳＦＥＴＱ３により決定さ
れて上記出力拡散層の場合に比べて約２桁程度小さくな
り、これに比例してフィートスルーによる電位変化が小
さくなり実用上無視できる。
からオフ状態にするときに生しるフィードスルー成分を
反転増幅回路が実質的に受は付けなくすることができる
。次に、タイミングパルスψ、がロウレベルに変化し、
スイッチＭＯＳＦＥＴＱ６はオフ状態にされる。このと
き、前記同様にフィードスルーが生しるが、ソース接地
増幅ＭＯＳＦＥＴＱ５のゲートノードのインピーダンが
キャパシタＣ２及び負荷ＭＯＳＦＥＴＱ３により決定さ
れて上記出力拡散層の場合に比べて約２桁程度小さくな
り、これに比例してフィートスルーによる電位変化が小
さくなり実用上無視できる。
したがって、転送パルスφ１がハイレベルに、転送パル
スφ２がロウレベルにされる期間において、ＣＣＤから
上記出力拡散層に入力された信号電荷に対応した電圧が
、ソースフォロワ回路とキャパシタＣ２を介して反転増
幅回路に伝えられて電圧信号出力Ｖｏｕｔとして出力さ
れる。このとき、キャパシタＣ２によって上記暗出力と
信号電荷に対応した明出力との差分が反転増幅回路によ
り増幅されることとなり、ＣＤＳ回路と等価な動作を行
う。すなわち、この実施例のソースフォロワ回路で発生
する熱雑音が除かれて反転増幅回路により電圧増幅され
ものとなる。これにより、高Ｓ／Ｎで、しかも大きな電
圧振幅の電圧信号Ｖｏｕｔを得ることができる。この実
施例の増幅回路では、外部に設けられた相関二重サンプ
リング（ＣＤＳ）回路により同様に暗出力と明出力との
差分を求める場合に比べて、上記ＣＤＳ回路に至までの
波形の歪、配線の引き回しによる各種飛び込みパルスに
よる波形の乱れの影響を受けなくできるという利点があ
る。
スφ２がロウレベルにされる期間において、ＣＣＤから
上記出力拡散層に入力された信号電荷に対応した電圧が
、ソースフォロワ回路とキャパシタＣ２を介して反転増
幅回路に伝えられて電圧信号出力Ｖｏｕｔとして出力さ
れる。このとき、キャパシタＣ２によって上記暗出力と
信号電荷に対応した明出力との差分が反転増幅回路によ
り増幅されることとなり、ＣＤＳ回路と等価な動作を行
う。すなわち、この実施例のソースフォロワ回路で発生
する熱雑音が除かれて反転増幅回路により電圧増幅され
ものとなる。これにより、高Ｓ／Ｎで、しかも大きな電
圧振幅の電圧信号Ｖｏｕｔを得ることができる。この実
施例の増幅回路では、外部に設けられた相関二重サンプ
リング（ＣＤＳ）回路により同様に暗出力と明出力との
差分を求める場合に比べて、上記ＣＤＳ回路に至までの
波形の歪、配線の引き回しによる各種飛び込みパルスに
よる波形の乱れの影響を受けなくできるという利点があ
る。
また、ソースフォロワ回路の高感度化のためにソースフ
ォロワＭＯ５ＦＥＴＱ２を微細化した場合、その加工バ
ラツキによるしきい値電圧等の変動により、ソースフォ
ロワ回路側での直流的な電圧信号に変動があっても、キ
ャパシタＣ２がそれを吸収してしまうため、反転増幅回
路側ではその影響を受けることなく、バイアス電圧ＶＢ
により設定された最適動作点で安定した電圧増幅動作を
行うことができる。
ォロワＭＯ５ＦＥＴＱ２を微細化した場合、その加工バ
ラツキによるしきい値電圧等の変動により、ソースフォ
ロワ回路側での直流的な電圧信号に変動があっても、キ
ャパシタＣ２がそれを吸収してしまうため、反転増幅回
路側ではその影響を受けることなく、バイアス電圧ＶＢ
により設定された最適動作点で安定した電圧増幅動作を
行うことができる。
第２図には、この発明に係る増幅回路の他の一実施例の
回路図が示されている。
回路図が示されている。
この実施例では、スイッチＭＯＳＦＥＴＱ６は反転増幅
回路の入力と出力、言い換えるならば、ソース接地増幅
ＭＯＳＦＥＴＱ５のゲートとドレインとの間に設けられ
る。このように反転増幅回路の入力と出力とを短絡する
ことにより、第３図に示した入出力伝達特性において、
入力電圧と出力電圧とが等くなる一点鎖線で示した直線
との交点にバイアス電圧ＶＢを設定することができる。
回路の入力と出力、言い換えるならば、ソース接地増幅
ＭＯＳＦＥＴＱ５のゲートとドレインとの間に設けられ
る。このように反転増幅回路の入力と出力とを短絡する
ことにより、第３図に示した入出力伝達特性において、
入力電圧と出力電圧とが等くなる一点鎖線で示した直線
との交点にバイアス電圧ＶＢを設定することができる。
これにより、特別のバイアス電源を不要とし、かつＭＯ
ＳＦＥＴＱ４．Ｑ５のプロセスバラツキに対して常に最
適条件でのバイアス設定が可能になる。すなわち、増幅
ＭＯＳＦＥＴＱ５が通常の低いしきい値電圧を持つエン
ハンスメント型である場合、それを用いた反転増幅回路
が直線性のよい動作条件のゲート電圧の上限が、増幅Ｍ
ＯＳＦＥＴＱ５のドレイン電圧であり、入力電圧が負の
ため（暗電圧を基準にした負電圧）に上記第３図の入出
力伝達特性のうち最も直線性のよい部分を用いることが
でき、上記スイッチＭＯＳＦＥＴＱ６のオン状態により
、上記バイアス電圧ＶＢに自動復帰するものとなる。そ
して、負荷手段としてゲートとドレインとを接続した増
幅ＭＯＳＦＥＴＱ５と同様なエンハンスメント型ＭＯＳ
ＦＥＴＱ４を用いた場合には、上記のようにゲートとド
レインを短絡してバイアスされた増幅ＭＯＳＦＥＴＱ５
とのコンダクタンス比が、そのサイズ比に対応して高い
精度で設定できる。これにより、リニアリティのよい増
幅動作が可能になる。
ＳＦＥＴＱ４．Ｑ５のプロセスバラツキに対して常に最
適条件でのバイアス設定が可能になる。すなわち、増幅
ＭＯＳＦＥＴＱ５が通常の低いしきい値電圧を持つエン
ハンスメント型である場合、それを用いた反転増幅回路
が直線性のよい動作条件のゲート電圧の上限が、増幅Ｍ
ＯＳＦＥＴＱ５のドレイン電圧であり、入力電圧が負の
ため（暗電圧を基準にした負電圧）に上記第３図の入出
力伝達特性のうち最も直線性のよい部分を用いることが
でき、上記スイッチＭＯＳＦＥＴＱ６のオン状態により
、上記バイアス電圧ＶＢに自動復帰するものとなる。そ
して、負荷手段としてゲートとドレインとを接続した増
幅ＭＯＳＦＥＴＱ５と同様なエンハンスメント型ＭＯＳ
ＦＥＴＱ４を用いた場合には、上記のようにゲートとド
レインを短絡してバイアスされた増幅ＭＯＳＦＥＴＱ５
とのコンダクタンス比が、そのサイズ比に対応して高い
精度で設定できる。これにより、リニアリティのよい増
幅動作が可能になる。
このように反転増幅回路の入力と出力とを短絡してバイ
アス電圧ＶＢを決める回路は、次のような利点も生じる
。
アス電圧ＶＢを決める回路は、次のような利点も生じる
。
従来のＦＤＡでは、大きな信号電荷が出力されたときに
は、リセットパルスφＲにより出力拡散層をリセットす
るときに、ソースフォロワ出力電圧の電圧変化幅が大き
くその回復にようする時間、言い換えるならば、リセッ
トに要する時間が長くなる。このことは、次のような問
題を含んでいる。
は、リセットパルスφＲにより出力拡散層をリセットす
るときに、ソースフォロワ出力電圧の電圧変化幅が大き
くその回復にようする時間、言い換えるならば、リセッ
トに要する時間が長くなる。このことは、次のような問
題を含んでいる。
固体撮像素子の多画素化に伴い信号の読み出し周波数を
高くする必要がある。また、多画素化に伴い高感度化を
必要としてソースフォロワ増幅ＭＯ５ＦＥＴＱ２のサイ
ズは益々小さく加工形成することになる。これにより、
ＭＯＳ Ｆ ＥＴ ２の電流供給能力が小さくなり、負
荷ＭＯＳＦＥＴＱ３に流れる電流との差分によってソー
ス出力における寄生容量のチャージアンプを行うことと
なりその回復に時間がかかる。これに対し、で、上記キ
ャパシタＣ２を設けるとともに、リセットパルスφ、に
同期してタイミングパルスφ５をハイレヘルにしてスイ
ッチＭＯＳＦＥＴＱ６をオン状態にすると、反転増幅回
路の入力電圧ＶＳはバイアス電圧源又は反転増幅回路の
一種の増幅作用によって急激に持ち上げられる。この電
圧上昇は、キャパシタＣ２を介してソースフォロワ増幅
ＭＯＳＦＥＴＱ２のソース電位の回復を助長するように
作用して回路のリセット回復時間を短時間に行うことが
できる。これにより、ＣＣＤ固体撮像素子の多画素化や
高速化に適した増幅回路を得ることができる。
高くする必要がある。また、多画素化に伴い高感度化を
必要としてソースフォロワ増幅ＭＯ５ＦＥＴＱ２のサイ
ズは益々小さく加工形成することになる。これにより、
ＭＯＳ Ｆ ＥＴ ２の電流供給能力が小さくなり、負
荷ＭＯＳＦＥＴＱ３に流れる電流との差分によってソー
ス出力における寄生容量のチャージアンプを行うことと
なりその回復に時間がかかる。これに対し、で、上記キ
ャパシタＣ２を設けるとともに、リセットパルスφ、に
同期してタイミングパルスφ５をハイレヘルにしてスイ
ッチＭＯＳＦＥＴＱ６をオン状態にすると、反転増幅回
路の入力電圧ＶＳはバイアス電圧源又は反転増幅回路の
一種の増幅作用によって急激に持ち上げられる。この電
圧上昇は、キャパシタＣ２を介してソースフォロワ増幅
ＭＯＳＦＥＴＱ２のソース電位の回復を助長するように
作用して回路のリセット回復時間を短時間に行うことが
できる。これにより、ＣＣＤ固体撮像素子の多画素化や
高速化に適した増幅回路を得ることができる。
なお、第２図の実施例では、出力部にソースフォロワ増
中−ＭＯ８ＦＥＴＱ７と負荷抵抗Ｑ８からなるソースフ
ォロワ出力回路が設けられる。
中−ＭＯ８ＦＥＴＱ７と負荷抵抗Ｑ８からなるソースフ
ォロワ出力回路が設けられる。
第５図には、この発明に係る増幅回路の他の一実施例の
回路図が示されている。
回路図が示されている。
この実施例では、差動回路を用いて出力電圧を得るよう
にするものである。すなわち、前記同様な反転増幅回路
を構成するソース接地増幅ＭＯＳＦＥＴＱ５のソースに
定電流源として作用するＭＯＳＦＥＴＱＩ １を設け、
上記ＭＯＳＦＥＴＱ５と差動的に増幅ＭＯＳＦＥＴＱＩ
Ｏ及びそのドレイン負荷としてのＭＯＳＦＥＴＱ９か
らなる反転増幅回路を設けるものである。上記増幅ＭＯ
ＳＦＥＴＱＩＯのゲートには、所定のゲートバイアス電
圧ＶＣが与えられる。
にするものである。すなわち、前記同様な反転増幅回路
を構成するソース接地増幅ＭＯＳＦＥＴＱ５のソースに
定電流源として作用するＭＯＳＦＥＴＱＩ １を設け、
上記ＭＯＳＦＥＴＱ５と差動的に増幅ＭＯＳＦＥＴＱＩ
Ｏ及びそのドレイン負荷としてのＭＯＳＦＥＴＱ９か
らなる反転増幅回路を設けるものである。上記増幅ＭＯ
ＳＦＥＴＱＩＯのゲートには、所定のゲートバイアス電
圧ＶＣが与えられる。
この実施例では、増幅ＭＯＳＦＥＴＱ５と増幅ＭＯＳＦ
ＥＴＱＩ Ｏが差動形態に接続されており、増幅ＭＯＳ
ＦＥＴＱＩ Ｏは実質的にゲート接地、ソース入力の増
幅ＭＯＳ Ｆ ＥＴとして動作する。
ＥＴＱＩ Ｏが差動形態に接続されており、増幅ＭＯＳ
ＦＥＴＱＩ Ｏは実質的にゲート接地、ソース入力の増
幅ＭＯＳ Ｆ ＥＴとして動作する。
これにより、出力電圧Ｖｏｕｔはソースフォロワ回路の
出力信号（ＶＳ）と同相の負極性の出力信号を形成する
ことができる。
出力信号（ＶＳ）と同相の負極性の出力信号を形成する
ことができる。
上記の実施例から得られる作用効果は、下記の通りであ
る。すなわち、 （１）信号電荷を受ける第１のキャパシタの電圧を受け
るソースツメロワ回路に対して、その出力信号を第２の
キャパシタを介してゲートに受けるソース接地形態の増
幅ＭＯＳＦＥＴを設けるとともに上記第１のキャパシタ
の信号電荷をリセ・ノドさせる間において上記増幅ＭＯ
ＳＦＥＴのケートにスイッチ素子を介して所定のバイア
ス電圧を供給する。この構成では、第２のキャパシタに
より信号成分のみを伝達してソース接地増幅ＭＯＳＦＥ
Ｔにより電圧信号自体を増幅できるとともに、第１のキ
ャパシタのす七ノド期間にスイ、・チ素゛子により増幅
ＭＯＳＦＥＴを最適動作点にバイアスできるから簡単な
構成で実質的な高感度化が可能になるという効果が得ら
れる。
る。すなわち、 （１）信号電荷を受ける第１のキャパシタの電圧を受け
るソースツメロワ回路に対して、その出力信号を第２の
キャパシタを介してゲートに受けるソース接地形態の増
幅ＭＯＳＦＥＴを設けるとともに上記第１のキャパシタ
の信号電荷をリセ・ノドさせる間において上記増幅ＭＯ
ＳＦＥＴのケートにスイッチ素子を介して所定のバイア
ス電圧を供給する。この構成では、第２のキャパシタに
より信号成分のみを伝達してソース接地増幅ＭＯＳＦＥ
Ｔにより電圧信号自体を増幅できるとともに、第１のキ
ャパシタのす七ノド期間にスイ、・チ素゛子により増幅
ＭＯＳＦＥＴを最適動作点にバイアスできるから簡単な
構成で実質的な高感度化が可能になるという効果が得ら
れる。
（２）第２のキャパシタを介して暗出力と明出力との差
分が反転増幅回路により増幅されるから、熱雑音を相殺
した信号電荷成分のを増幅できるから高Ｓ／Ｎ、言い換
えるならば、実質的な高感度化を実現できるという効果
が得られる。
分が反転増幅回路により増幅されるから、熱雑音を相殺
した信号電荷成分のを増幅できるから高Ｓ／Ｎ、言い換
えるならば、実質的な高感度化を実現できるという効果
が得られる。
（３）上記（２）により、従来のように外部に設けられ
た相関二重サンプリング（ＣＤＳ）回路により同様に暗
出力と明出力との差分を求める場合に比べて、上記外部
ＣＤＳ回路に至までの波形の歪、配線の引き回しによる
各種飛び込みパルスによる波形の乱れの影響を受けなく
できるからいっそうの高Ｓ／Ｎ化、言い換えるならば、
高感度化を実現できるという効果が得られる。
た相関二重サンプリング（ＣＤＳ）回路により同様に暗
出力と明出力との差分を求める場合に比べて、上記外部
ＣＤＳ回路に至までの波形の歪、配線の引き回しによる
各種飛び込みパルスによる波形の乱れの影響を受けなく
できるからいっそうの高Ｓ／Ｎ化、言い換えるならば、
高感度化を実現できるという効果が得られる。
（４）上記ソース接地増幅ＭＯＳ Ｆ ＥＴのゲートと
ドレインとの間にスイッチ素子を設けてバイアス電圧を
設定することにより、簡単な構成でしかも反転増幅回路
の入出力伝達特性のバラツキに無関係に最適条件でのバ
イアス設定が可能になるという効果が得られる。
ドレインとの間にスイッチ素子を設けてバイアス電圧を
設定することにより、簡単な構成でしかも反転増幅回路
の入出力伝達特性のバラツキに無関係に最適条件でのバ
イアス設定が可能になるという効果が得られる。
（５）上記増幅ＭＯＳ Ｆ ＥＴのドレインには、ドレ
インにゲートが接続された負荷ＭＯＳＦＥＴを設けて反
転増幅回路を構成することにより、２つのＭＯＳ Ｆ
ＥＴを同じ条件で動作させることができるから、素子サ
イズに比例した安定した電圧利得を得ることができると
いう効果が得られる。
インにゲートが接続された負荷ＭＯＳＦＥＴを設けて反
転増幅回路を構成することにより、２つのＭＯＳ Ｆ
ＥＴを同じ条件で動作させることができるから、素子サ
イズに比例した安定した電圧利得を得ることができると
いう効果が得られる。
（６） ソースフォロワ回路の出力と反転増幅回路の
入力との間にキャパシタＣ２を設けて信号の伝達を行う
ことにより、リセット時においてソースフォロワ回路の
りセントを高速に行うことができるから、高速読み出し
が可能になるという効果が得られる。
入力との間にキャパシタＣ２を設けて信号の伝達を行う
ことにより、リセット時においてソースフォロワ回路の
りセントを高速に行うことができるから、高速読み出し
が可能になるという効果が得られる。
以上本発明者によりなされた発明を実施例に基づき具体
的に説明したが、本願発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば、ソースフォロワ
回路は複数段縦列接続したものであってもよい。同様に
反転増幅回路も複数段縦列接続したものであってもよい
。また、反転増幅回路の負荷はＭＯＳＦＥＴの他、適当
な抵抗素子を用いるものであってもよい。このことはソ
ースフォロワ回路の負荷においても同様である。また、
リセットパルスφ、とタイミングパルスφ５とは同しパ
ルスを用いてもよい。このとき、転送パルスφ２を上記
パルスφ８とφ５として共通に用いるものであってもよ
い。
的に説明したが、本願発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば、ソースフォロワ
回路は複数段縦列接続したものであってもよい。同様に
反転増幅回路も複数段縦列接続したものであってもよい
。また、反転増幅回路の負荷はＭＯＳＦＥＴの他、適当
な抵抗素子を用いるものであってもよい。このことはソ
ースフォロワ回路の負荷においても同様である。また、
リセットパルスφ、とタイミングパルスφ５とは同しパ
ルスを用いてもよい。このとき、転送パルスφ２を上記
パルスφ８とφ５として共通に用いるものであってもよ
い。
この発明に係る増幅回路は、ラインセンサやエリアセン
サを構成するＣＣＤ固体撮像素子の他、単に受光量に応
じた信号電荷を形成する光ダイオードと、その信号電荷
を増幅する増幅回路等からなる微弱光モニター素子又は
光センサー素子にも適用できる。すなわち、この発明に
係る増幅回路は、微小な信号電荷を増幅して出力させる
回路に広く利用できる。
サを構成するＣＣＤ固体撮像素子の他、単に受光量に応
じた信号電荷を形成する光ダイオードと、その信号電荷
を増幅する増幅回路等からなる微弱光モニター素子又は
光センサー素子にも適用できる。すなわち、この発明に
係る増幅回路は、微小な信号電荷を増幅して出力させる
回路に広く利用できる。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。すなわち、信号電荷を受ける第１のキャパシタの電圧
を受けるソースフォロワ回路に対して、その出力信号を
第２のキャパシタを介してゲートに受けるソース接地形
態の増幅ＭＯＳＦＥＴを設けるとともに上記第１のキャ
パシタの信号電荷をリセフトさせる間において上記増幅
ＭＯＳＦＥＴのゲートにスイッチ素子を介して所定のバ
イアス電圧を供給する。この構成では、第２のキャパシ
タにより信号成分のみを伝達してソース接地増幅ＭＯＳ
Ｆ ＥＴにより電圧信号自体を増幅できるとともに、
第１のキャパシタのりセント期間にスイッチ素子により
増幅ＭＯＳ Ｆ ＥＴを最適動作点にバイアスできるか
ら簡単な構成で実質的な高感度化が可能になる。
て得られる効果を簡単に説明すれば、下記の通りである
。すなわち、信号電荷を受ける第１のキャパシタの電圧
を受けるソースフォロワ回路に対して、その出力信号を
第２のキャパシタを介してゲートに受けるソース接地形
態の増幅ＭＯＳＦＥＴを設けるとともに上記第１のキャ
パシタの信号電荷をリセフトさせる間において上記増幅
ＭＯＳＦＥＴのゲートにスイッチ素子を介して所定のバ
イアス電圧を供給する。この構成では、第２のキャパシ
タにより信号成分のみを伝達してソース接地増幅ＭＯＳ
Ｆ ＥＴにより電圧信号自体を増幅できるとともに、
第１のキャパシタのりセント期間にスイッチ素子により
増幅ＭＯＳ Ｆ ＥＴを最適動作点にバイアスできるか
ら簡単な構成で実質的な高感度化が可能になる。
第１図は、この発明に係る増幅回路の一実施例を示す回
路図、 第２図は、この発明に係る増幅回路の他の一実施例を示
す回路図、 第３図は、上記増幅回路に用いられる反転増幅回路にお
ける動作点を説明するための入出力伝達特性図、 第４図は、上記増幅回路の動作の一例を説明するための
波形図、 第５図は、この発明に係る増９幅回路の他の一実施例を
示す回路図、 第６図は、従来技術の一例を説明するための回路図であ
る。 ψ１．φ２・・転送パルス、φ８ ・・リセットパルス
、φ５ ・・タイミングパルス、ＶＢ・・バイアス電圧
、ＶＲ・・リセット電圧、Ｖｌ、Ｖ２・・電源電圧、Ｖ
Ｓ・・電圧信号、Ｖｏｕｔ ・・出力電圧信号、Ｄ・
・ダイオード（出力拡散層）、Ｃ１，Ｃ２・・キャパシ
タ、Ｑ１〜Ｑｌｌ ・・ＭＯＳＦＥＴ。
路図、 第２図は、この発明に係る増幅回路の他の一実施例を示
す回路図、 第３図は、上記増幅回路に用いられる反転増幅回路にお
ける動作点を説明するための入出力伝達特性図、 第４図は、上記増幅回路の動作の一例を説明するための
波形図、 第５図は、この発明に係る増９幅回路の他の一実施例を
示す回路図、 第６図は、従来技術の一例を説明するための回路図であ
る。 ψ１．φ２・・転送パルス、φ８ ・・リセットパルス
、φ５ ・・タイミングパルス、ＶＢ・・バイアス電圧
、ＶＲ・・リセット電圧、Ｖｌ、Ｖ２・・電源電圧、Ｖ
Ｓ・・電圧信号、Ｖｏｕｔ ・・出力電圧信号、Ｄ・
・ダイオード（出力拡散層）、Ｃ１，Ｃ２・・キャパシ
タ、Ｑ１〜Ｑｌｌ ・・ＭＯＳＦＥＴ。
Claims (1)
- 【特許請求の範囲】 １、信号電荷を受ける第１のキャパシタと、この第１の
キャパシタの電圧を受けるソースフォロワ回路と、この
ソースフォロワ回路の出力信号が第２のキャパシタを介
してゲートに供給されるソース接地形態の増幅ＭＯＳＦ
ＥＴと、上記第１のキャパシタの信号電荷をリセットさ
せる間において上記増幅ＭＯＳＦＥＴのゲートに所定の
バイアス電圧を供給するスイッチ素子とを含み、上記増
幅ＭＯＳＦＥＴのドレインから信号電荷に対応した増幅
出力信号を得ることを特徴とする増幅回路。 ２、上記増幅ＭＯＳＦＥＴのゲートに所定のバイアス電
圧を与えるスイッチ素子は、増幅ＭＯＳＦＥＴのゲート
とドレインとを短絡させるものであることを特徴とする
特許請求の範囲第１項記載の増幅回路。 ３、上記増幅ＭＯＳＦＥＴのドレインには、ドレインに
ゲートが接続された負荷ＭＯＳＦＥＴが設けられるもの
であることを特徴とする特許請求の範囲第１又は第２項
記載の増幅回路。 ４、上記信号電荷は、ＣＣＤを通して入力されるもので
あることを特徴とする特許請求の範囲第１、第２又は第
３項記載の増幅回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2326348A JP3069373B2 (ja) | 1990-11-28 | 1990-11-28 | 固体撮像装置の駆動方法 |
| US07/799,142 US5220587A (en) | 1990-11-28 | 1991-11-27 | Output circuit for a CCD with a D.C. restoration circuit integrated together with the CCD in a monolithic semiconductor chip |
| KR1019910021496A KR960016214B1 (ko) | 1990-11-28 | 1991-11-28 | 증폭회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2326348A JP3069373B2 (ja) | 1990-11-28 | 1990-11-28 | 固体撮像装置の駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04196329A true JPH04196329A (ja) | 1992-07-16 |
| JP3069373B2 JP3069373B2 (ja) | 2000-07-24 |
Family
ID=18186787
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2326348A Expired - Fee Related JP3069373B2 (ja) | 1990-11-28 | 1990-11-28 | 固体撮像装置の駆動方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5220587A (ja) |
| JP (1) | JP3069373B2 (ja) |
| KR (1) | KR960016214B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002051009A1 (en) * | 2000-12-21 | 2002-06-27 | Asahi Kasei Microsystems Co.,Ltd. | High-speed current switch circuit |
| JP2014045385A (ja) * | 2012-08-27 | 2014-03-13 | Sharp Corp | 固体撮像装置 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05235665A (ja) * | 1991-09-04 | 1993-09-10 | Hitachi Ltd | 増幅回路 |
| JP3182303B2 (ja) * | 1994-11-28 | 2001-07-03 | 三洋電機株式会社 | 固体撮像素子及びこれを用いた撮像装置 |
| FR2732848B1 (fr) * | 1995-04-04 | 1997-05-16 | Thomson Csf Semiconducteurs | Amplificateur de lecture de registre ccd |
| JP3351503B2 (ja) * | 1996-10-09 | 2002-11-25 | シャープ株式会社 | 固体撮像装置 |
| JP3621844B2 (ja) * | 1999-02-24 | 2005-02-16 | シャープ株式会社 | 増幅型固体撮像装置 |
| US6538245B1 (en) * | 2000-10-26 | 2003-03-25 | Rockwell Science Center, Llc. | Amplified CMOS transducer for single photon read-out of photodetectors |
| JP4299697B2 (ja) * | 2004-03-04 | 2009-07-22 | シャープ株式会社 | 固体撮像装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2430694A1 (fr) * | 1978-07-04 | 1980-02-01 | Thomson Csf | Dispositif de lecture d'une quantite de charges electriques, et filtre a transfert de charges muni d'un tel dispositif |
| US4503550A (en) * | 1982-07-01 | 1985-03-05 | Rca Corporation | Dynamic CCD input source pulse generating circuit |
-
1990
- 1990-11-28 JP JP2326348A patent/JP3069373B2/ja not_active Expired - Fee Related
-
1991
- 1991-11-27 US US07/799,142 patent/US5220587A/en not_active Expired - Lifetime
- 1991-11-28 KR KR1019910021496A patent/KR960016214B1/ko not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002051009A1 (en) * | 2000-12-21 | 2002-06-27 | Asahi Kasei Microsystems Co.,Ltd. | High-speed current switch circuit |
| JP2014045385A (ja) * | 2012-08-27 | 2014-03-13 | Sharp Corp | 固体撮像装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960016214B1 (ko) | 1996-12-06 |
| KR920011052A (ko) | 1992-06-27 |
| JP3069373B2 (ja) | 2000-07-24 |
| US5220587A (en) | 1993-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2965777B2 (ja) | 固体撮像装置 | |
| JP2010063096A (ja) | 単一光子画像形成素子 | |
| JP2010063096A6 (ja) | 単一光子画像形成素子 | |
| US5796431A (en) | Solid-state image pickup device and driving method thereof | |
| JP3008657B2 (ja) | 増幅型固体撮像装置 | |
| JPH10190038A (ja) | 光電変換装置 | |
| US20040183549A1 (en) | Charge detecting device for a solid state imaging device | |
| JPH04196329A (ja) | 固体撮像装置の駆動方法 | |
| KR100678981B1 (ko) | 고체 촬상 장치 | |
| JPH0730714A (ja) | 固体撮像素子 | |
| JP2000078472A (ja) | 光電変換装置及びそれを用いた撮像装置 | |
| JP3818711B2 (ja) | 相関二重サンプリング回路 | |
| JPH06189199A (ja) | 固体撮像装置 | |
| JP2000106652A (ja) | 固体撮像装置 | |
| JPH09284658A (ja) | 固体撮像素子 | |
| JP2002152595A (ja) | 固体撮像装置 | |
| JPH1050977A (ja) | Ｃｃｄ電荷検出回路 | |
| JP3114238B2 (ja) | 固体撮像装置 | |
| JPH0965215A (ja) | 固体撮像装置 | |
| JPH08306908A (ja) | 電荷検出装置 | |
| JPH0563468A (ja) | 増幅回路 | |
| JP3084034B2 (ja) | 半導体装置 | |
| JPH08116491A (ja) | 光電変換装置 | |
| JPH0418737A (ja) | Ｃｃｄ固体撮像素子 | |
| JP2000223688A (ja) | 固体撮像装置およびカメラシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080519 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080519 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090519 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |