JPH04196358A - サージ防護デバイス - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、雷とかスイッチング・サージ等、各種サージ
要因に基づく異常高電圧ないし異常大電流から電気回路
系を保護するための二端子型サージ防ｇｉデバイスにお
ける改良に関する。

［従来の技術］ サージ防護デバイスと呼ひ得るものは、二端子型に限定
してもこれまで種々考案されてきたが、中でも好ましく
は、サージの印加によって降伏したとき、車にデバイス
両端電圧を一定の降伏電圧値にクランプするたけではな
く（すなわち、車なる定電圧ダイオードではなく）、デ
バイスが降伏して素子電流が流れ始めた後、それがブレ
ーク・オーバ電流値以上にまで増加すると負性特性を示
してブレーク・オーバし、素子両端電圧を降伏電圧より
も低いクランプ電圧に遷移させることで大電流の吸収を
可能としたタイプである。

こうしたタイプのサージ防護デバイスは、最初の降伏メ
カニズムに雪崩降伏ないしはツェナ降伏を利用するもの
とパンチ・スルー現象を利用するものとがあるが、特に
後者のパンチ・スルー型に関しては、本出願人において
もすでに、特開昭６１−２３７３７４号公報： を始めとして、 特開昭６１−２５９５０１号公報； 特開昭６２−６５３８３号公報： 特開昭６２−１５４７７６号公報。

特公平１−３３９５１号公報： にて各種の改良案共々、詳しく開示している。

本発明自体は、後述するように、少数キャリア注入に基
づく正帰還現象を介し、ブレーク・オーバ特性を示すも
のであれば、最初の降伏メカニズムが何であっても適用
の対象とすることができるが、本項ではまず、従来例の
説明として、上に掲げた公報群に開示の発明に基づいて
作製し得る比較的基本的な構成の二端子型サージ防護デ
バイスを例に挙げ、その動作共々、第２１図　（ａ）　
、　（ｂ）に即して説明する。

図示されているサージ防護デバイス１０は、−般に半導
体基板であって良い第一の半導体領域１を有し、その導
電型はｐ、ｎのいずれかに設定され、それに応じて他の
領域の導電型も決定されて行くが、ここでは説明の便宜
のため、第一半導体領域１の導電型はｎ型とする。

第一半導体領域１の表裏両主面の中、一方の主面には順
次、第二半導体領域２、第三領域３が二重拡散技術で形
成されるが、第２１図（ａ）に示されているサージ防護
デバイス１０では、第一半導体領域１の表裏両主面にあ
って第四半導体領ｉ＄、２と第三領ｙＸ３が形成されて
いる主面に対向する主面に第四領域４が形成され、対し
て同図（ｂ）に示されているサージ防護デバイス１０で
は、第一半導体領域１の表裏両主面の中、第二半導体領
域２と第三領域３が形成されている主面と同じ面側にあ
ってこれら両領域２，３に対し適宜横方向に離間した位
置に第四領域４が形成されている。

以下では便宜上、第二半導体領域２や第三領域３が形成
されている主面を表面と呼び、これに対向する面を裏面
と呼ぶ。

しかるに、第２１図（ａ）　　に示されるサージ防護デ
バイス１０は、構造的にも各領域１，２，３゜４が第一
半導体領域１の厚味方向に沿って上下の積層関係となる
し、また、後述する動作からも明らかなように、サージ
を吸収した結果としての素子電流も概ね第三、東西領域
間を第一半導体領域の厚味方向に流れるため、ヴアーテ
イカル型ないし縦型と呼ぶことかでき、一方、第２１図
（ｂ）に示されるサージ防護デバイスは、第二、第三領
域２．３に対し、第４領域４が第一半導体領域の表面上
にあって横方向に離間して位置し、また、動作上も素子
電流が主としてこの方向に沿って流れるので、ラテラル
型ないし横型と呼ぶことができる。以降では簡単のため
、縦型、横型なる表現を用いる。

縦型、横型のいずれのタイプでも、第二半導体領域２の
導電型は第一半導体領域１のそれと逆である必要かあり
、したがって図示のように、第一半導体領域１がｐ型で
ある場合にはこの第二半導体領域２の導電型はｐ型とな
る：ただし、後述する初期降伏現象に特にパンチ・スル
ーを利用する場合には、第二半導体領域２は少し低濃度
のｐ型、すなわちｐ−型に設定した方か良いこともある
。

また、第三領域３は図示の場合、半導体領域とされてい
るが、原理的にはこれに限らす、後述のようにパンチ・
スルーを起こした際の主電流線路の一端部を形成するの
で、望ましくは高導電率であることが良いものの、シリ
サイドや金属によっても形成することかできる。そうは
言っても一般的なのは、やはり半導体領域とすることで
、その場合には第三領域３の導電型は第二半導体領域２
とは逆導電型とされる。したかって図示の場合にはｐ型
となっており、これに高導電率であることを示す意味も
含め、高濃度であるｎ′″の表記を施している。

同様のことは第四領域４についても言え、ここで示して
いるように、一方の極性のサージを吸収するだけて良い
のならば、これも必ずしも半導体領域でなくて良く、後
述の動作から理解されるように、第一半導体領域１に対
し第一半導体領域１にとっての少数キャリアを注入でき
れは良い。したがって、例えばシリサイド等も用いるこ
ともできるし、第一半導体領域１がｐ型の場合には金属
材料を選択することもできる。半導体領域とする場合に
は当然、その導電型は第一半導体領域１のそれとは逆の
ｐ型とされる。

こうした断面構造を有するサージ防護デバイス１０から
は、デバイス端子として、第四領域にのみオーミック接
触する第一デバイス端子ＴＩ（図面上て下側の端子）と
、第二半導体領域２と第三領域３に共通にオーミック接
触する第二デバイス端子Ｔ２が取出されるか、これら第
一、第二デバイス端子Ｔ１．７２間にサージ電圧が印加
され、それが第一半導体領域１と第二半導体領域２との
間のｐｎ接合に逆バイアスを印加する位相で、かつ、相
当程度に大きいものであると、当該逆バイアスの印加に
より生した第一、第二領域間ｐｎ接合における空乏層は
第一半導体領域１の側へのみ°ならず、第三領域３の側
に向けても伸びて行き、やかてのことに当該空乏層の上
方端部か第三領域３に達することにより、第一半導体領
域１と第三領域３とかパンチ・スルーする。

こうなると、第四領域４から第一半導体領域１内に当該
第一半導体領域１にとっての少数キャリアカ旬主人され
、これか第二半導体領域２て収集されて素子電流の流れ
始めとなる。こうしたパンチ・スルー動作の開始電圧が
、これらサージ防護デバイスの動作特性を示す第２２図
中において降伏電圧Ｖ［ＩＲと示されたものである。

一方、例え第二半導体領域２と第三領域３とが第二デバ
イス端子Ｔ２に共通に接続されることで互いに電気的に
短絡されていても、第二半導体装置２を介して流れ始め
て以降、増加して行く素子電流の電流値と、当該素子電
流の第二半導体領域２内における電流経路に沿った抵抗
値との積により求められる電圧値（電圧降下）が、第二
半導体領域２と第三領域３とにより形成されている整流
性接合（図示の場合は第三領域３も半導体領域であるの
でｐｎ接合）の順方向電圧に等しくなるとこのｐｎ接合
かターン・オンし、第三領域３から第二半導体領域２に
対して第二半導体領域２にとっての少数キャリアの注入
か起こる。

そして、この第二半導体領域２への少数キャリアの注入
は、第２２区中、電流軸方向に急に立ち上がって行く特
性曲線部分に示されるように、結果として第一、第二デ
バイス端子Ｔ、　、　７２間に流れる素子電流の更なる
増大を招くことになり、これがまた、第四領域４から第
一半導体領域１への少数キャリアの注入を促進するとい
う正帰還現象を招く。

そのため、纂２２図に示されている電圧対電流（Ｖ−Ｉ
）特性図で見ると、第一、第二デバイス端子ＴＩ　、　
１２間を通してブレーク・オーバ電流ＩＢ。

とじて示された値以上の大きさの電流か流れた場合、正
帰還現象かデバイス内部で生していることの表れとして
、特性図上に良く示されているように負性特性か生し、
第一、第二デバイス端子Ｔ１゜１２間に表れるデバイス
両端電圧はブレーク・オーバを開始した時の電圧値であ
るブレーク・オーバ電圧ＶＢＯよりも低く、さらには最
初にパンチ・スルーを開始した時の降伏電圧ＶＩＩＲよ
りも低いクランプ電圧（ないしオン電圧）■２に移行す
ることかでき、これにより、素子の発熱を抑えながら大
きなサージ電流の吸収か可能となる。

こうしたサージ防護デバイス１０により第一、第二デバ
イス端子Ｔ、　、　Ｔ２を介して吸収可能な最大電流値
は一般に°°サージ耐量′°と呼ばれ、また、−旦ター
ン・オンしたデバイスがそのオン状態を維持し得る最小
の素子電流値か保持電流Ｉ。と呼ばれる。

このようなブレーク・オーバ・タイプのサージ防護デバ
イスに対し、先に少し述へたように、例えば単なる定電
圧ダイオード型のサージ防護デバイスであると、降伏し
ても素子両端電圧は低くならず、むしろ吸収電流の増大
と共に漸増傾向となるので、当該素子両端電圧と素子電
流との積により決定されるデバイス消費電力、ひいては
デバイスの発熱量は相当に大きなものとなる。ブレーク
・オーバ・タイプの優れている点はこの一事からしても
証明される。

しかし、実際上、上記のような第２１図示の構造に準じ
て作製されたブレーク・オーバ・タイプのサージ防護デ
バイスにおいても、従来、デバイス端子Ｔｌ　、　丁、
間に印加されたサージの電圧がブレーク・オーバ電圧Ｖ
ＢＯより小さい範囲内にあるにも拘らず、ターン・オン
（ブレーク・オーバ）してしまう誤動作か生ずる場合が
あった。そしてこの誤動作は、特に、持続時間が棒めて
短く、電圧の波高値もそれ程に大きくはないため、本来
ならば特に吸収する必要もない“小さなサージ”が印加
されたときに生じた。

そこて本出願人は、従来においてもその原因究明に努め
た所、上記のような誤動作を生んだサージは確かに“小
さなサージ′°ではあったが、極めて急峻なもので、電
圧の時間微分値ｄｖ／ｄｔ（スルー・レイト）かかなり
高かったことか分かった。その結果、そうした急峻なサ
ージか誤動作を招いた理由は次のように説明することが
できた。

上述したように、第２１図示のサージ防護デバイスには
、第一半導体領域１と第二半導体領域２とにより、サー
ジか印加された時に逆バイアスされるｐｎ接合か形成さ
れている。そのため、このような接合には接合容量ＣＪ
か見込まれる。

そこで、第一、第二デバイス端子ＴＩ、７２間にスルー
・レイトがｄＶ／ｄｔのサージが印加されると、この接
合容量Ｃ９を充電する過渡的な電流として次式で表され
る変位電流１ｔか流れる。

ｌｔ　＝　（ｄＶ／ｄｔ）　Ｃ３・・・・・・■しかる
に、接合容量Ｃ３は、サージ耐量を十分大きく取るため
に各領域を面積的に大きくすると、それに連れてかなり
大きくなる場合が多く、例えば１００ｐＦ程度からそれ
以上の値も普通に考えられる。

その一方で、種々のサージの性質や振舞いについてはす
でに従来からも詳しい考察、研究が多岐に互って為され
ており、その結果からすれは、例えば電話通信線路への
雷サージ印加時等にあっては、回路系へのび導ノイズ電
圧値の波高値こそ、よしんは低くても、スルー・レイト
（ｄＶ／ｄｔ）としては１００Ｖ／μＳ程度位までの値
が十分に考えられる。

そのため、これらの値を上記の式に代入すると明らかな
通り、接合容量を充電する過渡的な電流の値ｉｔは１０
ｍ八程へになり得る。スルー・レイトが高くなれはもっ
と大きくなり、いずれにしても、結構大きな値の変位電
流１ｔが瞬時ではあるか流れ得るのである。

ところが、第２１図に従って実際に作製されるサージ防
護デバイスでは、高速動作が要求されることもあって、
場合によっては第四半導体領域４と第二半導体領域２と
の間の距離かかなり短く設計されることがあり、そうし
たデバイスにおけるブレーク・オーバ電ｔ、　Ｉ　ａ。

の値は余り大きく採れなくなる傾向にあるし、また、こ
れまでのデバイス構造ないし作製法では、製造パラメー
タによるばらつきも決して小さくはなかったこと等から
、場合によってはブレーク・オーバ電流Ｉ！１０の値が
、上記のようにして求められるサージ印加時のそのと館
どきの変位電流値と対して変わらない程度、あるいはそ
れ以下にさえなることかあった。

これか主たる原因となって、サージの尖頭電圧価は設計
上のブレーク・オーバ電圧ｖ８゜に至っていないのにも
拘らず、デバイスがブレーク・オーバする現象を生しる
ことかあったのである。第２２図示の特性図上で言えは
、そのような誤動作か起きているときの実効的なブレー
ク・オーバ電圧Ｖ！１０は、当該特性図上に示されてい
る値よりもかなり小さい方に８行したに等価となる。

そこで、本出願人においては、上記した公報群中、二番
目の公報以降ではすでにその対策の一つを提案しており
、これか本書添付の第２３図に示されるような構造であ
る。

たたし、この第２３図示の構造では、同図（ａ）に示さ
れている縦型の場合も同図（ｂ）に示されている横型の
場合も、第２１図に即して述べたデバイス構造と異なり
、いずれも第三領域３と第四半導体領域４がそれぞれ複
数の領域（３−１＋　３−２　＋・・・・・・・・＋　
３−ｎ　：　４−　＋　＋　’　−２＋・・・・・・・
・、４−、）から構成されているか、このこと自体はこ
こで問題にしている“小さなサージ”に対する対策の基
本的要因と直接の関係はない。むしろ、素子電流を均一
化し、サージ耐量を増すための工夫である。

直接的に関係のあるのは、第四半導体領域４に電気的に
接続する第一デバイス端子ＴＩが、同時にまた、第四半
導体領域４の近傍（図示の場合、複数の第四半導体領域
の隣接するもの同志の間）において第一半導体領域１の
主面にもオーミック接触しているということである。

すなわち、こうなっていると、第一半導体領域１と第二
半導体領域２とを逆バイアスする極性のサージが印加さ
れ、したかって第一半導体領域１と第四半導体領域４と
の接合が順バイアスされる関係となる時にも、当該接合
かターン・オンする前に、端子Ｔ１か第一半導体領域の
主面に接触しているオーミック接触部分を介して第一半
導体領域１中に当該第一半導体領域１にとっての多数キ
ャリアを流し込むことができ、これによって第一半導体
領域１と第一半導体領域２とて構成されるｐｎ接合の接
合容ＩＩ　Ｃ、＋を速やかに充電することかできるので
ある。

そして事実、この手法により、一応は“小さなサージ”
には応答しないサージ防護デバイスを得るのに成功した
し、一方ては、こうした接合容量充電のための当初の第
一半導体領域１への多数キャリアの注入という現象も、
すてに説明したパンチ・スルー発生後ではその基本的な
動作自体に悪影響を及はさないて済んた。

と言うのも、第一半導体領域１と第三領域３とかパンチ
・スルーした後、上記した多数キャリアによる電流が増
し、第四半導体領域４の主として厚味方向゛（深さ方向
）の電圧降下が当該第四半導体領域と第一半導体領域１
との間の接合の順方向電圧に等しくなると、そのときか
ら第一半導体領域１にとっての少数キャリアが第四半導
体領域から注入され始めるため、以降、すでに述へたメ
カニズムにより、デバイスの降伏からブレーク・オーバ
に至ることかできるからである。

また、ブレーク・オーバした後は、一対のデバイス端子
Ｔｌｉ、１２間のデバイス電流（素子電流）の主電流通
路は、端子Ｔ１と第一半導体領域１とのオーミック接触
部分ではなく、第三領域３と第四半導体領域４を介する
経路となり、これは第一半導体領域１に対する端子Ｔ１
のオーミック接触部分を有さない第２１図示のデバイス
における状態とほぼ等価となる。

さらに、これまではパンチ・スルー型の従来デバイスに
ついて述へてきたが、断面構造上は第２１図や第２３図
に示されている構造とほとんど変わらなくても、本出願
人の知見によれは、例えは第二半導体領域２や第三領域
３の厚さを厚くする等の外、各領域の幾何パラメータや
不純物濃度パラメータ等を適当に選択すると、降伏開始
の当初のメカニズムには雪崩降伏やツェナ降伏を利用し
、ブレーク・オーバに関しては上記したパンチ・スルー
型と同様のメカニズムとなるサージ防護デバイスも作製
できることか分かった。

そして、そのようなサージ防護デバイスや、はたまたそ
うした雪崩降伏型やツェナ降伏型の他の公知のサージ防
護デバイスにおいても、それか少数キャリア注入に伴う
正帰還現象を介し、ブレーク・オーバするタイプのもの
である場合には、やはり、上記した小さなサージ”に対
する応答の問題が起こることかあり、したがって、それ
に対する上記の対策はそれらにも同様に適用できること
も分かった。

もっとも、雪崩降伏やツェナ降伏は、一般に“ポイント
・フエノメノン（局所現象）パと呼ばれることもある通
り、降伏をし始める個所、ないしは降伏後も電界の集中
する個所が局所的になり易いがため、サージ耐量を大き
く取るのが難しく、上記してきたパンチ・スルー型デバ
イスに比へると不利である外、設計自由度も小さく、製
造パラメータに対する許容度も乏しい等、やや劣った側
面を見せる。

しかし、そうした優劣の比較をせず、ここで問題にして
いる“小さなサージ”に対しての応答やその対策につい
てたけ考えるならば、そのような雪崩降伏型やツェナ降
伏型のサージ防護デバイスにおいても、上記してきた議
論はほぼそのまま適用することかできる。

［発明が解決しようとする課題］ 上記のように、第一半導体領域に対してのオーミック接
触を計ることにより、二端子ブレーク・オーバ・タイプ
のサージ防護デバイスに認められることがあった゛″ノ
ｊ′Ｘなサージ”に対する誤応答は、従来においても一
応、その対策か立てられた。

しかし、今度はまた、別な観点から新たな問題が指摘さ
れるに至った。

それは、このようにして作製されたサージ防護デバイス
は“逆耐圧°゛を有さなくなるということである。

これは当然である。第一半導体領域１と第二半導体領域
２とか順方向にバイアスされる関係においては、第一半
導体領域１かオーミック接触部分を介して直接にデバイ
ス端子Ｔ、に接触しているため、一対のデバイス端子Ｔ
、　、　７２間には実質的に単に順方向にダイオードか
接続される結果となるからである。

もちろん、被保護回路系に対してこの種のサージ防護デ
バイスを現実的に組込んで行くことを考えると、実際上
、逆耐圧はあった方が良く、しかも、望ましくはサージ
吸収に関する降伏電圧ＶＢＲよりも高い値の逆耐圧であ
ることが良い。

本発明は、まず第一に、この点の解決を目的としたもの
で、小さなサージに対する誤応答を防ぎ、なおかつ逆耐
圧を持つことのできる二端子ブレーク・オーバ・タイプ
のサージ防護デバイスを提供せんとするものである。

そしてまた、ある意味ではこうした第一の目的を達成し
た結果として得られた知見ともなるが、上記第一の目的
を達成する手段の提供と共に、ブレーク・オーバ電流Ｉ
ＢＯや保持電流■。の制御精度を向上させ得るような構
成の提供も第二の目的としている。

特にこの第二の目的は、すてに提供されている第２１図
示または第２３図示の従来のサージ防護デバイスの特徴
とも関連している。

例えは、先に述べた“小さなサージ”、すなわち、エネ
ルギ的には小さくとも電圧の時間微分値（ｄＶ／ｄｔ）
の大きなサージに応答させないようにするためには、方
法論としては単純ではあるが、ブレーク・オーバ電流ｒ
ａｏそれ自体を大きくすれば良い。しかし、それにはま
た、それ以前の基本的課題として、設計値になるべく近
いブレーク・オーバ電流ＩＢＯや保持電流ＩＭが極力安
定に得られるという保証が必要である。

しかるに、既述した本出願人の手になるサージ防護デバ
イスは、上掲の公報群中に詳記の通り、従前の他の公知
構造デバイスに比すと邊かに設計自由度も大きく、設計
精度も高かったが、それでもなお、製造パラメータにこ
れらブレーク・オーバ電流１８０や保持電流■。の値が
かなり依存することも多かった。

これがもし改善されて、そうした製造パラメータにはで
きるたけ依らない他の設計基準を与えることかできれは
、ないしはそれらブレーク・オーバ電流Ｉ！１０や保持
電流１１．ｌの制御性を高めることができては、デバイ
スごとのばらつきを抑え、安定なデバイス特性を得る上
で極めて有利である。

もちろん、サージ耐量についても十分な値を得ることか
望ましく、換言すれは、デバイス中を流れる素子電流の
均一化を計ることか望ましい。

したかって、上記の本発明第一の目的に従って提供され
た小さなサージに対する新たな対策手段や、第二の目的
にも従って構成された手段かこの要件をも満たすことは
、本発明のまた別な目的ともなる。

［課題を解決するための手段］ 本発明は上記目的を達成するために、すでに従来例にＰ
けシて詳しく述べた二端子ブレーク・オーバ型のサージ
防護デバイスにおける改良として、最も基本的には下記
の要件■〜■を満たすサージ防護デバイスを提案する。

■　第一半導体領域の表裏両主面の中、一方の主面側に
設けられ、第一半導体領域の導電型とは逆導電型で第一
半導体領域との間でｐｎ接合を形成する第二の半導体領
域を有すること。

■　第一半導体領域とは対向する側から上記の第二半導
体領域に接触し、この第二半導体領域に対して当該第二
半導体領域にとっての少数キャリアを注入し得る第三領
域を有すること。

■　第一半導体領域の表裏両主面の中、一方に対向する
他方の主面側に設けられるか、または−方の主面側にあ
って第二半導体領域から横方向に離間した位置に設けら
れ、第一半導体領域に対し当該第一半導体領域にとって
の少数キャリアを注入し得る第四領域を有すること ■　上記した第四領域に接続された第一のデバイス端子
と、第二、第三領域に共通に接続された第二のデバイス
端子との間に、第一、第二半導体領域によるｐｎ接合を
逆バイアスする極性で降伏電圧以上の電圧のサージが印
加されると降伏しくたたし、降伏メカニズムは先に述べ
た雪崩降伏やツェナ降伏、あるいは第一半導体領域と第
三領域間のパンチ・スルー等、何でも良い）、第一、第
二のデバイス端子間にてサージ電流を吸収し始めること ■　こうした降伏か生した後、上記第四頭載から第一半
導体領域への少数キャリアの注入と、第三領域から第二
半導体領域に対する少数キャリアの注入との相乗効果に
より、上記において吸収し始めたサージ電流の大きさが
ブレーク・オーバ電流以上になると正帰還現象を介しブ
レーク・オーバしくブレーク・オーバすることは上記の
ように降伏メカニズムの如何に拘らず必須である）、一
対のデバイス端子間を絶対値において相対的に低電圧の
クランプ電圧に移行させながらサージ電流を吸収し続け
ること■　上記した第四領域または第一のデバイス端子
に対して電気的に接続されたショットキ・メタルを第一
半導体領域に接触させることで構成され、当該第一半導
体領域にとっての多数キャリアで動作するショットキ接
合を有することこのような第一発明に対し、本発明では
また、適当なる改変案として、 ■−１上記■の構成要件中における第四領域または第一
デバイス端子に対してのショットキ接合の電気的接続に
用いるオーミック電極自体が当該ショットキ接合のショ
ットキ・メタルを兼ねる構成； あるいはその逆に、 ■−２ショットキ・メタルと当該オーミック電極とは異
なる材料である構成。

も提案し、さらに、ショットキ接合は一般的にもその側
縁部（端縁部）を介しての溜れ電流を生し易いので、こ
れを防ぐため、 ■−１当該ショットキ接合の側縁か第四領域の側縁に接
触しているか、または第四領域と第一半導体領域との接
合による空乏層か第一半導体領域主面に沿つて伸びる範
囲内に位置している構成： または、 ［Ｆ］−２第四領域か少なくとも面内一方向に沿う断面
においては互いに離間した二つ以上の複数個であって（
当該面内一方向と一直交する方向の端部においては複数
個のそれら各第四領域相互は互いに接続されていても良
い）、ショットキ接合は第四領域の数よりも一つ少ない
数たけあるという条件の下に、各ショットキ接合か一対
の第四領域間に挟まれるようにして設けられ、当該各シ
ョットキ接合の両側縁かそれぞれ臨向する一対の第四領
域の各−側縁に接触しているか、またはそれら一対の第
四領域と第一半導体領域との接合による空乏層か第一半
導体領域主面に沿って伸びる範囲内に位置している構成
： や、側縁関係については上記■−２におけると同様の条
件を満たしながら、 ■−、ショットキ接合か平面的に見て複数個の第四領域
により取囲まれている構成； も提案する。このような構成■−３〜■−３に従う場合
は特に、当該ショットキ接合の平面的な形状は、−成約
な矩形形状の外、正多角形、円形、平行四辺形、三角形
その他、種々の形状を採ることができる。

さらに、本発明の別な態様によれは、特に縦型素子構造
を採る場合、すなわち、第四領域及びショットキ接合と
第二半導体領域とが第一半導体領域の厚味方向に対向し
て位置している場合に、後述するようにサージ耐量やブ
レーク・オーバ電流、保持電流等に関して影響する構成
として、■−０第四領域と、新たに本発明によって設け
られたショットキ接合との面積比が、得るべきサージ耐
量に応じて設定されているサージ防護デバイス１ も提供され、また、 ■−２得るべきブレーク・オーバ電流または保持電流に
応じ、第四領域とショットキ接合との並設方向に沿う当
該第四領域の長さか決定されているサージ防護デバイス
： も提供することかできる。

同様に寸法部分についての限定として、本発明ではまた
、 ■−３ショットキ接合か、平面的に見てその全体形状か
、少なくともその一部分に第四領域との並設方向に沿う
幅を持つ矩形ないしほぼ矩形の形状部分を有していて。

ショットキ接合の当該形状部分における上記の幅か、シ
ョットキ接合を介し第一半導体領域に第一半導体領域に
とっての多数キャリアに基づく電流が流れるとき、この
電流がほぼ集中的に流れ込むか流れ出る幅以下となって
いること。

という構成要件か、あるいは、他の条件は上記構成要件
■−３と同じにしながら、 ■−４ショットキ接合の当該形状部分における上記の幅
か、ショットキ接合を介し第一半導体領域に第一半導体
領域にとっての多数キャリアに基づく電流が流れるとき
、この電流がほぼ集中的に流れ込むか流れ出る幅の二倍
以下となっていること。

という構成要件を付加し得ることも提案する。

また逆に、 ■−１ショットキ接合が、平面的に見てその全体形状か
、少なくともその一部分に第四領域との並設方向に沿う
幅を持つ矩形ないしほぼ矩形の形状部分を有していて： ショットキ接合の当該形状部分における上記の幅が、シ
ョットキ接合を介し第一半導体領域に第一半導体領域に
とっての多数キャリアに基づく電流か流れるとき、この
電流がほぼ集中的に流れ込むか流れ出る幅よりも広幅と
なっていること： という構成要件を付加し得ることも提案てき、この場合
には、当該ショットキ接合幅の最大値に関する限定とし
て、 ■−２第一半導体領域厚味方向に沿う第四領域と第二半
導体領域との離間距離以下。

とするか、 ■−８−８キー半導域の厚味以下。

と限定する構成も開示する。

一方、本発明に従って作製されたサージ助層デバイスが
横型構造を採る場合、つまり、第二半導体領域と第四領
域とか第一半導体領域の一主面上にて横方向に適宜離間
して位置している場合には、さらに、 ■　ショットキ接合と第二半導体領域との間に第四領域
かある構成、つまり、第二半導体領域と第四領域との間
の横方向距離よりも、第二半導体領域からショットキ接
合までの横方向距離の方か長い構成。

も提案し、同様に横型構造の場合において第二のデバイ
ス端子に接続されるオーミックＮｈに関しては、 ■　第二半導体領域と第三領域とを電気的に接続するオ
ーミック電極は、第三領域から見て第四領域に向かう方
向においては当該第三領域と第二半導体領域の接触部分
を越えて第二半導体領域の表面上に接触する部分を有さ
ない構成。

も提案する。

これに対して、同様にこのような第二半導体領域と第三
領域とのオーミック電極についてであるが、本発明に従
って縦型のデバイスを作製する場合には、上記した横型
の場合と異なり、［株］　当該オーミック電極は第三領
域から見てそのの両側に位置する第二半導体領域表面に
共に接触する部分を有すること： という限定要件も提案することができる。

これらに加え、本発明は、上記してきた各構成に従うサ
ージ防護デバイスの第二半導体領域、第三領域、第四領
域、そしてショットキ接合を同一の第一半導体領域上に
複数個、集積する構成も開示する。つまり、 ■　第二半導体領域、第三領域、第四領域、そししてシ
ョットキ接合をひとまとめにして単位のデバイス要素構
造として定義し、この単位のデバイス要素構造を同一の
第一半導体領域に複数個集積すると共に、各単位のデバ
イス要素構造中の第四領域とショットキ接合は全て、共
通の第一デバイス端子に電気的に接続し、各単位のデバ
イス要素構造中の第二半導体領域と第三領域は全て、共
通の第二デバイス端子に電気的に接続する構成。

を提案する。

そして、この単位のデバイス要素構造という考え方に基
ついては、 ■　第一半導体領域を互いに絶縁された関係て二つ用い
、それら二つの第一半導体領域のそれぞれに形成された
上記第四領域とショットキ接合とが電気的に接続されて
いる計二つの上記第一デバイス端子の各々を、他方の上
記第一半導体領域に形成された第二半導体領域と第三領
域とが電気的に接続されている第二デバイス端子に接続
し、それら一対の接続線路から新たな一対のデバイス端
子を引き出す。

という構成に発展させることかできる。

実質的に、上記構成要件＠をも有する本発明のサージ防
護デバイスは、結果として双極性のサージを吸収できる
。しかし一方、これはあくまで、互いに絶縁され、少な
くとも電気的に独立な二つの第一半導体領域を用いた上
での話である。

そこで、隼−ないし共通の第一半導体領域を用いるとい
う限定の下でも双極性のサージを吸収可能なデバイスを
も提供するため、本発明では、上記したように、基本的
には片極性サージ吸収用の基本サージ防護デバイスを構
成する構成要件■〜■を全て有しながらも、まず、構成
要件■を、■′上記第一半導体領域の上記表裏両主面の
中、上記一方に対向する他方の主面側に設けられるか、
または上記一方の主面側にあって上記第二半導体領域か
ら横方向に離間した位置に設けられ、該第一半導体領域
の導電型とは逆導電型で該第一半導体領域との間で第二
のｐｎ接合を形成する第四の半導体領域を有すること。

というように変更し、つまりは第四領域も半導体領域に
限定することにより、その結果として第二のｐｎ接合か
生ずることとした上で、新たに、■　第一半導体領域と
は対向する側から第四半導体領域に接触し、該第四半導
体領域に対し該第四半導体領域にとっての少数キャリア
を注入し得る第五領域を有すること； という構成要件を付加し、これに応じて他の構成要件■
、■、■もそれぞれ、以下のような構成要件■°、■゛
、■゛に変更した発明、すなわち、■′第四、第五領域
に共通に接続された第一のデバイス端子と、第二、第三
領域に共通に接続された第二のデバイス端子との間に、
第一ｐｎ接合または第二ｐｎ接合を逆バイアスする極性
で降伏電圧以上の電圧のサージか印加されると降伏し、
上記’４−１第二のデバイス端子間にてサージ電流を吸
収し始めること； ■°当該降伏後、第四半導体領域から第一半導体領域へ
の少数キャリアのイ主人と、第三領域から第二半導体領
域に対する少数キャリアの注入との相乗効果、または第
二半導体領域から第一半導体領域への上記少数キャリア
の注入と、第五領域から第四半導体領域に対する少数キ
ャリアの注入との相乗効果により、上記によって吸収し
始めたサージ電流の大きさかブレーク・オーバ電流以上
になると正帰還現象を介してブレーク・オーバし、一対
のデバイス端子間を絶対値において相対的に低電圧のク
ランプ電圧に８行させながらサージ電流を吸収し続ける
双極性サージ吸収用二端子ブレーク・オーバ型のサージ
防護デバイスであること。

■′第四半導体領域または第一のデバイス端子にに対し
て電気的に接続された第一のショットキ・メタルを第一
半導体領域に接触させることで構成され、第一半導体領
域にとっての多数キャリアで動作する第一のショットキ
接合と、第二半導体領域または第二のデバイス端子に対
して電気的に接続された第二のショットキ・メタルを第
一半導体領域に接触させることで構成され、第一半導体
領域にとっての多数キャリアで動作する第二のショット
キ接合とを有すること。

という構成要件群を有する双極性サージ吸収用のサージ
防護デバイスを提案する。

しかるに、このような基本構成要件群■、■１■゛、■
”、■°、■゛、■により構成される双極性サージ吸収
用の本発明サージ防護デバイスに対しては、既述した他
の限定的構成要件中、■−３．■−２を除き、他の限定
構成要件■〜［相］はそのまま適用可能である。

したかって、そうしたサージ防護デバイスも本発明のサ
ージ防護デバイスとして提案されるし、新たに設けられ
た第五領域については第三領域についての、そして第二
ショットキ接合に対しては第一ショットキ接合に関して
の各限定要件も適用することかできる。それら第五領域
、第二ショットキ接合に接続するオーミック電極やデバ
イス端子に関しても同様である。

たたし、物理的にも電気的にも共通の第一半導体領域を
用いながらも双極性サージを吸収可能な本発明サージ防
護デバイスに特有のさらに別な態様として、本発明では
、第一デバイス端子側と第二デバイス端子側とにそれぞ
れ関連する単位構造という概念を導入した発明を提案す
る。

すなわち、 ■　二つの第四半導体領域と、これら二つの第四半導体
領域に挟まれた一つの第一ショ・ントキ接合と、当該二
つの第四半導体領域の少なくとも一方に設けられた少な
くとも一つの第五領域とによって第一デバイス端子側の
単位構造を構成し、同様に、二つの第二半導体領域と、
こし６二つの第二半導体領域に挟まれた一つの第二ショ
ットキ接合と、当該二つの第二半導体領域の少なくとも
一方に設けられた少なくとも一つの第三領域とによって
第二デバイス端子側の単位構造を構成する： という限定要件を持つ発明を開示する。なお、ここでの
「単位構造」とは、先に片極性サージ吸収デバイスに関
して述へた「単位のデバイス要素構造」とは異なり、あ
くまで、第一デハイス端子に接続される領域同志と第二
デバイス端子に接続される領域同志の組合せである。

このようにして、単位構造という概念を導入した上では
、これらを纂一半導体領域の一主面上に横方向に適宜離
間させながら並設する場合の限定として、本発明はまた
、 ■−３第四半導体頓域中に少なくとも一つ設けられる第
五領域は第二半導体領域に近い側に、また、第二半導体
領域中に少なくとも一つ設けられる第三領域は第四半導
体領域に近い側に設けるという構成； も提案する。もちろん、 ■−２二つの第四半導体領域の各々に第五領域が形成さ
れ、二つの第二半導体領域の各々に第三領域か形成され
ている場合。

も含むことかできる。

さらに、このような単位構造を用いた上で、サージ防護
デバイスとしてのデバイス機能を、より一層、現実的に
展開させるための工夫として、本発明はます、大電流の
サージ吸収に適したタイプのサージ防護デバイス構築の
ため、 ■　第一デハイス端子側の単位構造と、第二デバイス端
子側の単位構造とを共通の第一半導体領域の一生面にの
み、交互に複数個設け、各第一デバイス端子側の単位構
造は共通の第一デバイス端子に共通接続し、また、各第
二デバイス端子側の単位構造は共通の第二デバイス端子
に接続したこと。

を特徴とするサージ防護デバイスも提案する。

そして、さらにまた別な意味での機能展開として、この
種の分野で例えば三相回線あるいは三相電力線等に適当
とされるデルタ結線されたに等しいデバイス構造の提供
を計るため、本発明では、■−１第一デバイス端子側の
単位構造と第二デバイス側の単位構造とを共通の第一半
導体領域の一主面上に横方向に適宜間隔を置きながら交
互に二つづつ（計画つ）、並設し、当該並設方向でそれ
ぞれ外側に位置することになる一つの第一デバイス端子
側単位構造に接続する第一デハイス端子と一つの第二デ
バイス端子側単位構造の第二デバイス端子とは互いに共
通に接続して新たにデルタ結線回路の第一端子とし、対
して上記並設方向て内側に位置する第一デバイス端子側
単位構造の当該第一デバイス機能と第二デバイス端子側
単位構造の第二デバイス端子は各々独立に引き出し、そ
れぞれ、デルタ結線回路の親たなる第二、第三端子とす
る構成；も提案する。

ただし、この構成要件■−１は、 ■−２上記した第一半導体領域の一主面上における並設
方向で外側に位置する第一デバイス端子側単位構造に関
しての二つの第四半導体領域中、並設方向で内側の第四
半導体領域にのみ、第五領域があり、同様に当該並設方
向で外側に位置する第二デバイス端子側単位構造に関し
ての二つの第二半導体領域中、並設方向で内側の第二半
導体領域にのみ、第三領域がある。

という構成に変更することができる。

［作　　用］ 上記した構成要件■〜■に従って構成される本発明の最
も基本的な態様であるサージ防護デバイスは、片極性サ
ージの吸収用として構成され、特に、当該構成要件■〜
■中、■〜■に従う構成要件の営む作用は、実質的に従
来例としてすでに説明した二端子ブレーク・オーバ型サ
ージ防護デバイスの営む作用とほぼ同様である。

すなわち、第四領域にのみオーミック接触する第一デバ
イス端子と、第二半導体領域と第三領域とに共通にオー
ミック接触する第二デバイス端子との間にサージ電圧か
印加され、それが第一半導体領域と第二半導体領域との
間のｐｎ接合に逆バイアスを印加する位相て、かつ、相
当程度に大きいものであると、第一、第二領域間のｐｎ
接合が雪崩降伏するかツェナ降伏し、あるいはまた、こ
のｐｎ接合から伸ひた空乏層が第三領域に達することに
より、第一半導体領域と第三領域とがパンチ・スルーす
る。

こうなると、第四領域から第一半導体領域内に当該第一
半導体領域にとっての少数キャリアか注入され、これか
第二半導体領域で収集されて素子電流の流れ始めとなる
。

一方、例え第二半導体領域と第三領域とか第二デバイス
端子に共通に接続されることで互いに電気的に短絡され
ていても、第二半導体領域を介して流れ始めて以降、増
加して行く素子電流の電流値と、当該素子電流の第二半
導体領域内における電流経路に沿った抵抗値との積によ
り求められる電圧値か、第二半導体領域と第三領域とに
より形成されている少数キャリア注入性接合の順方向電
圧に等しくなると、第三領域から第二半導体領域に対し
第二半導体領域にとっての少数キャリアの注入が起こる
。

そしてこれは、結果として第一、第二デバイス端子間に
流れる素子電流の更なる増大を招くことになり、これか
また、第四領域から第一半導体領域への少数キャリアの
注入を促進するという正帰還現象を招く。

そのため、ある所定のブレーク・オーバ電流値以上の大
きさの電流か流れるに至ると、デバイス内部で正帰還現
象が生じたことの表れとして、負性特性か生し、第一、
第二デバイス端子間に表れるデバイス両端電圧はブレー
ク・オーバを開始した時の電圧値であるブレーク・オー
バ電圧よりも低く、さらに−成約には最初に降伏を開始
した時の降伏電圧よりも低いクランプＢＥＥに移行し、
これにより、素子の発熱を抑えながら大きなサージ電流
の吸収が可能となる。

しかるに、本発明の上記基本構成においては、このよう
なメカニズムを生起する構成要件■〜■に加え、構成要
件■を有しているので、既述したような“小さなサージ
゛、つまり、電圧波高値においては低くとも、その電圧
の時間微分値（ｄＶ／ｄｔ）が大きいサージに対しての
誤応答を効果的に防ぐことかでき、しかも、サージ防護
デバイスとしての逆耐圧を持つことができる。

すなわち、第一半導体領域と第二半導体領域とにより形
成されるｐｎ接合に接合容量Ｃヨが見込まれるにしても
、本発明では上記構成要件■に認められるようにショッ
トキ接合が備えられているので、第一半導体領域と第二
半導体領域とによって形成されるｐｎ接合を逆バイアス
するサージか印加されると、相対的にかなり低い順方向
電圧でオンとなり得る当該ショットキ接合を介し、速や
かに第一半導体領域中に当該第一半導体領域にとっての
多数キャリアに基づく電流を流すことができ、こわによ
って上ＭＦ−ｐ　ｎ接合の接合容量Ｃ１を充電すること
かできる。

そのため、何も対策を施さなかった場合には、すてに詳
しく述べたように、電圧絶対値においては小さなサージ
であって特に吸収の必要かないのにもかかわらず、その
スルー・レイト（ｄＶ／　ｄｔ）が高かったがために既
述の０式に即する変位電流１、か％ｉに流れ、これによ
りデバイスがブレーク・オーバしてしまうような不都合
を防止することができる。

しかも、目的としては同様であっても、第四領域または
第一デバイス端子に対し、第一半導体領域を隼にオーミ
ック接触させた部分を有するだけの従来例では、デバイ
スとしての逆耐圧を持つことができなかったのに対し、
本発明によるとショットキ接合の存在のため、有意の逆
耐圧を持つことができ、また、この逆耐圧値は、望まし
くはサージ吸収に関する降伏電圧ないしは動作電圧より
高い値に設定することもできる。

ただ、ショットキ接合は、−成約に言ってもその側縁部
（端縁部）を介しての漏れ電流を生じ易く、本発明に採
用するショットキ接合にても同様の問題が生ずると、ブ
レーク・オーバ電流や保持電流の制御に影響したり、サ
ージ耐量が悪化することもあるので、そのような恐れの
あるときには、既述した本発明のさらに付加的な構成要
件■−３を採用し、ショットキ接合の側縁か第四領域の
側縁に接触しているか、または第四領域と第一半導体領
域との接合による空乏層が第一半導体領域主面に沿って
伸びる範囲内に位置している構成を採れば、そうしたシ
ョットキ接合の側縁部からの電流の漏れを防ぐことがで
きる。

これは、本発明の他の付加的構成要件■−２に従い、第
四領域が少なくとも面内一方向に沿う断面においては二
つ以上複数個あって、ショットキ接合は当該断面におい
て第四領域の数よりも一つ少ない数であるという条件の
下に、各ショットキ接合が一対の第四領域間に挟まれる
ようにして設けられ、当該各ショットキ接合の両側縁か
それぞれ臨向する一対の第四領域の各−側縁に接触して
いるか、またはそれら一対の第四領域と第一半導体領域
との接合による空乏層か第一半導体領域主面に沿って伸
びる範囲内に位置している構成とすれは、そうした澗ね
電流の防止効果は一層高まり、はぼ完璧に近くなるし、
ショットキ接合としての耐圧も向上する。これは、構成
要件■−３に従い、平面的に見て複数個の第四領域によ
りショットキ接合を取囲む場合にも同様である。

一方、本発明の別な態様によれは、特に本発明に従って
縦型構造のサージ防護デバイスを作製する場合に、上記
した構成要件■−１を付加することにより、第四領域と
、新たに本発明によって設けられたショットキ接合との
面積比によってサージ耐量を設定することかできる。こ
れは定性的にも理解できるか、本発明の基本的な構成を
満たした上での実験、実証に従っても確認されたもので
、サージ耐量の設定ないし設計に十分使用可能な新たな
る自由度を与える。

また、構成要件■−２に従えは、ショットキ接合と第四
領域との並設方向に沿う当該第四領域の長さの如何に応
じブレーク・オーバ電流及び（あるいは）保持電流の値
を設計することができる。

さらに、ショットキ接合が全体形状において正方形や長
方形の矩形である場合のみならず、少なくとも第四領域
との並設方向に見ると当該並設関係にある部分に矩形ま
たはほぼ矩形の形状部分を有している限り、上記した構
成要件■−３に従い、第一半導体領域にとフての多数キ
ャリアに基づく電流が流れるとき、当該電流が支配的な
いし集中的に流れ込むか流れ出る幅よりも当該ショット
キ接合の幅が短い範囲内にあるという構成要件を付加的
に採用することかてき、そうすると、当該範囲内におけ
るショットキ接合幅の変化に応じてブレーク・オーバ電
流や保持電流が変化する。

これもまた、定性的に説明可能である外、本発明の基本
的な構成を満たすデバイスの実験を通じて実証されたも
のであるが、これは結局、デバイス仕様に応じ、ショッ
トキ接合幅という物理的な寸法パラメータにより、ブレ
ーク・オーバ電流や保持電流を制御可能なことを意味す
る。なお、ショットキ接合の当該矩形ないしほぼ矩形と
みなせる部分の幅の両側に第四領域がある場合には、こ
の構成要件■−３の限定に従っても良いし、各第四領域
ごとにショットキ接合の幅部分を専用のものと考えるな
らば、上記した構成要件■−４に記められるように、当
該ショットキ接合の第四領域に対する並設方向幅は第一
半導体領域にとっての多数キャリアに基づく電流か流れ
るとき、当該電流か支配的ないし集中的に流れ込むか流
れ比る幅の二倍以下という規定かでき、その範囲内にお
いてブレーク・オーバ電流や保持電流を制御することか
できる。

一方、これに対し、当該ショットキ接合幅に関し、構成
要件■−１にて示されているように、当該幅が、ショッ
トキ接合に第一半導体領域にとっての多数キャリアに基
づく電流か流れるとき、当該電流が支配的ないし集中的
に流れ込むが流れ出る幅よりも広幅となっているという
構成を付加的に採用すると、当該条件を満たす限り、シ
ョットキ接合の矩形ないしほぼ矩形部分における幅が変
化ないし変動しても、ブレーク・オーバ電流や保持電流
はある一定の値にほぼ飽和する。

したがってこれは、当該ショットキ接合部分の幾何的製
造パラメータかブレーク・オーバ電流、保持電流に関し
ての変動要因とならないようにしたい場合に有効に通用
することかで餘る。多少、第四領域との並設方向におい
てショットキ接合幅が変動しても、それら各電流値は変
動しないようにできるのである。

たたし、この場合には、当該幅の上限というものも考え
られるか、槻ね第一半導体領域中をその厚味方向に流れ
る素子電流を考えた場合、その横方向への拡散の程度を
一般的に見積ると、ショットキ接合に関するこの部分の
幅は、広くても上記した構成要件■−２に示されるよう
に、第一半導体領域厚味方向に沿う第四領域と第二半導
体領域の離間距離以下とするか、あるいはまた構成要件
■−３に示されるように、少なくとも第一半導体領域の
厚味以下とするのか良く、こうすると第一半導体領域内
における多数キャリアと少数キャリアの混在環境を均質
化できるので、結局は安定なデバイス動作を期待でき、
サージ耐量も低減させないで済む。

しかるに、先に本発明のサージ防護デバイスを縦型構造
に作製する場合について特に有効な構成に関し述べたか
、逆に横型構造に作製する場合に有効な付加的構成要件
として、既述の構成要件■を付加し、ショットキ接合、
第四領域、第二半導体領域の順に並ぶようにする（すな
わち、第四領域と第二半導体領域の横方向離間距離の方
が第二半導体領域とショットキ接合との横方向離間距離
よりも短い）と、主たる動作電流の通過経路長を短くし
て高速化することかでき、損失も低減できるし、この構
成要件■に加え、既述の構成要件■に従い、第二半導体
領域と第三領域とにオーミック接触するオーミック電極
は、当該第二半導体領域に接触するとは言っても、第四
領域に近い側では第二半導体領域に対して接触する部分
を持たない構成を採用した場合には、正帰通現象が開始
するまでに第二半導体領域中にあって第三領域の下部領
域を横方向に流れて行く電流の分布を均一化することが
でき、ひいてはブレーク・オーバ電流、保持電流の制御
性ないしは安定性の向上、サージ耐量の確保に寄与し得
る。

同様にこのような第二半導体領域と第三領域とのオーミ
ック電極についてであるが、本発明に従って縦型のデバ
イスを作製する場合に付加し得る構成要件として、既述
の構成要件［相］に従い、第三領域と第二半導体領域に
オーミック接触しているオーミック電極か、５三領域か
ら見てその両側に位置する第二半導体領域に共に接触す
る部分を有するように形成されていれは、第三領域が順
バイアスされて第二半導体領域へ当該第二半導体領域に
とっての少数キャリアが注入されるまでの段階で、当該
オーミック電極とこれに対して第一半導体領域の厚味方
向に対向する第四領域との間に流れる電流（第四領域か
ら第一半導体領域中に注入された第一半導体領域内少数
キャリアに基づく）の流れに関し、第三領域の側部から
下部の部分を回り込むようにして流れる電流の分布を均
一化でき、やはりブレーク・オーバ電流や保持電流の制
御性向上、サージ耐量の確保という効果に継がる。

さらに、また別な観点から、本発明の基本構成要件群に
付加可能として開示した構成要件■−２により、第二半
導体領域、第三領域、第四領域、そしてショットキ接合
をひとまとめにして単位のデバイス要素構造として定義
し、この単位のデバイス要素構造を同一の第一半導体領
域に複数個、集積すると共に、各単位のデバイス要素構
造中の第四領域とショットキ接合は全て、共通の第一デ
バイス端子に電気的に接続し、各単位のデバイス要素構
造中の第二半導体領域と第三領域は全て、共通の第二デ
バイス端子に電気的に接続する構成を採用するならば、
各単位構造は個々に、全てに共通の第一半導体領域をそ
れぞれの第一半導体領域として利用して構成された本発
明基本構成要件に従うサージ防護デバイスの一つ一つに
相当するから、結局、−枚の共通基板に複数個の本発明
サージ防護デバイスを集積した構造が得られ、また、電
気的には互いに並列動作できるので、実質的に極めて大
きなサージ電流を吸収可能なサージ防護デバイスか得ら
れる。

もちろん、この構成から推して、第一、第二デバイス端
子のいずれか一方は個々の単位構造に専用のものとして
引き出し、各単位構造間を適当に絶縁分離するかそれら
の間の離間距離を十分採れは、当該単位構造の数に応し
た多回路用のサージ防護デバイスも提供できる。

さらに、この単位のデバイス要素構造という考え方に基
つき、構成要件＠、、２に従い、第一半導体領域を互い
に絶縁された間係で二つ用い、各第一半導体領域に上記
した単位のデバイス要素構造を（一つ、あるいは複数）
設けた上て、それら各第一半導体領域の単位デバイス要
素構造の第一デバイス端子をそれぞれ相手方の第二デバ
イス端子に電気的に接続し、それら一対の接続線路から
新たに一対のデバイス端子を引き出すと、逆方向並列接
続されたサージ防護デバイスが得られ、印加されるサー
ジかいずれの極性であっても、少なくとも一方のサージ
防護デバイス部分かこれに応答するので、両極性ないし
双極性のサージに対するサージ防護デバイスを得ること
かできる。

これに対し、本発明ではさらに、単一ないし共通の第一
半導体領域を用いるという限定の下でも双極性のサージ
を吸収可能なデバイスを提供するため、すてに述へたよ
うに、基本的には片極性サージ吸収用の基本サージ防護
デバイスを構成する構成要件■〜■は全て有しなからも
、構成要件■〜■はそれぞれ構成要件■°〜■°に変更
し、髭たＨコ構成要件■を加えて、第四領域は第一半導
体領域との間で第二のｐｎ接合を構成する半導体領域で
あることを限定した上で、第四半導体領域に対し当該第
四半導体領域にとってのり・＼数キャリアを注入し得る
と共に第一デバイス端子に電気的に接続された第五領域
を加え、また、第二半導体領域または第二デバイス端子
に対して電気的に接続され、第一半導体領域の多数キャ
リアで動作する第二のショットキ接合を付加した構成も
提案している。

こうした構成に従う本発明サージ防護デバイスのなす作
用は、実質的には片極性の基本構造に従う本発明サージ
防護デバイスに関して施した説明をほぼそのまま援用で
きる。サージの極性か異なるだけである。つまり、構成
要件■〜■を有して成る本発明サージ防護デバイスの作
用に関し、本項の最初で説明した所において、サージの
極性か反転した場合には、半導体領域に限定された第四
半導体領域が片極性デバイスの第二半導体領域の果たす
役割と同じ役割を演し、同様に、新たに設けられた第五
領域か片極性デバイスの第三領域の、そして新たに設け
られた第二ショットキ接合が片極性デバイスのショット
キ接合の果たす作用を営む。当然、最初に降伏するｐｎ
接合は、第四半導体領域と第一半導体領域とて構成され
るｐｎ接合となる。

したかって、このような構成は、双極性のサージか吸収
可能で、サージ防護デバイスとしての逆耐圧特性を保ち
ながら、なおかつ、既述した小さなサージ゛′には応答
しないという極めて効果的な作用を生する。

もちろん、このようにして構成される双極性サージ吸収
用の本発明サージ防護デバイスに対しては、既述した他
の限定的構成要件中、片棒性サージ吸収用とする場合に
付加し得る構成要件■−１，■−２を除き、限定構成要
件■〜［相］はそのまま適用可能であり、それに際して
はまた、新たに設けられた第五領域については第三領域
についての、第二ショットキ接合に対しては第一ショッ
トキ接合に関しての各限定要件も適用することかでき、
それら第五領域、第二ショットキ接合に接続するオーミ
ック電極やデバイス端子に関しても同様であるので、そ
れら付加的構成要件の営む作用も全く同様に享受するこ
とかできる。

さらに本発明では、車に双極性のサージ防護デバイスを
提供するに留まらず、構成要件■に従い、二つの第四半
導体領域と、これら二つの第四半導体領域に挟まれた一
つの第一ショットキ接合と、当該二つの第四半導体領域
の少なくとも一方に設けられた少なくとも一つの第五領
域とによって第一デハイス端子側の単位構造を構成し、
同様に、二つの第二半導体領域と、これら二つの第二半
導体領域に挟まれた一つの第二ショットキ接合と、当該
二つの第二半導体領域の少なくとも一方に設けられた少
なくとも一つの第三領域とによって第二デバイス端子側
の単位構造を構成するという概念を導入する場合につい
ても開示しており、これはまた、他の選択的に付加可能
な構成要件と共に、種々の作用を営むために寄与し得る
。

もちろん、この場合も、少なくとも面内一方向の断面に
おいてそれぞれ二つの第四、第二半導体領域が規定でき
れは良いか、例えは、これら第一、第二の単位構造を第
一半導体領域の一主面上に横方向に適宜離間させながら
並設する場合の限定としては、本発明では構成要件■−
１に見られるように、第四半導体領域中に少なくとも一
つ設けられる第五領域は第二半導体領域に近い側に、ま
た、第二半導体領域中に少なくとも−っ設けられる第三
領域は第四半導体領域に近い側に設けるという構成も提
案しているか、これは逆に、第五領域か第二半導体領域
に対して、また、第三領域か第四半導体領域に対して、
それぞれ離ねた方にしかない場合に比すと、安定な動作
か期待てき、また、主たる動作電流の通過経路も短くな
るので高速化し、損失も低減することかできる。

したかって、上記の条件を満たすならば、逆に、構成要
件■−２にて提案されているように、二つの第四半導体
領域の各々に第五領域か形成され、二つの第二半導体領
域の各々に第三領域か形成されていても良いことになり
、その場合には、各領域を形成する際のマスク・バタン
等、必要な製作バタンに同一バタンを使用てきる便宜か
得られる。

もっとも、このような単位構造という概念に従うと、本
発明のサージ防護デバイスはさらに広く展開でき、例え
は構成要件■に従い、第一デバイス端子側の単位構造と
第二デバイス端子側の単位構造とを共通の第一半導体領
域の一生面にのみ交互に複数偲設け、各第一デバイス端
子側の単位構造は共通の第一デバイス端子に共通接続し
、各第二デバイス端子側の単位構造は共通の第二デバイ
ス端子に接続したサージ防護デバイスでは、実質的に双
極性サージ吸収タイプのサージ防護デバイスの基本構造
が複数個、電気的に並列に接続されたデバイスか得られ
ることになる。

そのため、このようなサージ防護デバイスにおけるサー
ジ耐量は、用いる第一、第二単位構造の数に応じて増す
ことかでき、特に大電流サージの吸収に適したものとな
る。

さらにまた、別な意味ての機能展開として、構成要件■
−１に従い、第一デバイス端子側の単位構造と第二デバ
イス側の単位構造とを共通の第一半導体領域の一主面上
に横方向に適宜間隔を置きながら交互に二つつつ、計画
つ並設し、当該並設方向でそれぞれ外側に位置すること
になる一つの第一デハイス端子側単位構造に接続する第
一デバイス端子と一つの第二デバイス端子側単位構造の
第二デバイス端子とを互いに共通に接続して断たにデル
タ結線回路の第一端子とし、対して上記並設方向で内側
に位置する第一デハイス端子側単位構造の当該第一デバ
イス構造と菓ニデバイスｉ子側単位構造の第二デバイス
端子は各々独立に引き出し、それぞれ、新たなる第二、
第三端子とすると、このようにして構成される独立三端
子型のデバイス構造を単一の構造体として見た場合、−
通信回線分に係るサージ防護機能をこの一つの構造体に
任せることかできる。つまり、−通信回線を構成する一
対の線路の各々と接地の間に印加され得るサージ（いわ
ゆるコモン・モート・サージ）と、一対の線路間に印加
され得るサージ（いわゆるノーマル・モート・サージ）
の双方に対し、等しく防護を計ることかできる。

これをもし、双極性二端子素子によって同機能を達成し
ようとすれば、そうした二端子素子は三個、必要になる
。

たたし、このようにデルタ結線回路として構成された本
発明のサージ防護デバイスでは、既述の構成要件■−７
に見られるように、上記した並設方向において外側に位
置する第一デハイス側の単位構造の二つの第四半導体領
域の中、第五領域は並設方向内側に位置する第四半導体
領域中にのみ設けられ、同様に当該並設方向で外側に位
置する第二デバイス端子側単位構造の二つの第二半導体
領域の中、第三領域は並設方向内側に位置する第二半導
体領域中にのみ、設けられていても良い。

これはもちろん、並設方向で外側に位置する第一、第二
デバイス端子側の各単位構造は、それぞれ並設方向内側
でのみ、直くその隣の第二、第一デハイス端子側端子構
造との間で互いに各極性のサージを吸収し合うからであ
る。

［実　施　例］ 以下、添付図面に示す本発明各実施例につき詳記するか
、予め述へて置くと、片棒性サージ吸収用として構成さ
れた本発明サージ防護デバイスも、両極性ないし双極性
サージ吸収用として構成された本発明サージ防護デバイ
スも、それぞれに適当な幾つかつつの実施例を有するも
のの、すてに述へてきたように、両者の間には極めて畜
接な関連かあるので、互いに参考にすることかできる。

まず、本発明のサージ防護デバイス２０として基本的な
片棒性サージ吸収用のデバイスにつき、その原理構造に
近い構造を持つ第１図　（ａ）　、　（ｂ）の実施例か
ら説明する。

同図（ａ）は本実施例デバイス２０をすてに定義した縦
型構造に作製した場合、同図（ｂ）は横型構造に作製し
た場合を示しているか、いずれの実施例でも、第一導電
型の第一半導体領域２１としては、いわゆる半導体ウェ
ハから供給さ２また半導体基板を用いている。

第一の半導体領域２１に対しては、その表裏両主面の中
、一方の主面側に第一半導体領域の第一導τ型とは逆の
導電型の、すなわち第一半導体領域２】とｐｎ接合を形
成する第二の半導体領域２２か形成され、この第二半導
体領域２２に対してはまた、第一半導体領域２１とは対
向する側から第三領域２３か接触している。

さらに、第１図（ａ）の縦型構造デバイスの場合には、
第一半導体領域２１の他方の主面側に第四領域２４か形
成され、この第四領域２４とは並設の関係て第一半導体
領域２１に接触するショットキ接合形成部材ないしショ
ットキ・メタル３１か所定のバタンて設けられていて、
実質的にそのショットキ・メタル３１の下の面積領域か
第一半導体領域２１との間でのショットキ接合３０とな
る。

これに対し、第１図（ｂ）に示される横型構造の場合に
は、第一半導体領域２１の表裏両主面の中、第二半導体
領域２２の形成されている側と同じ側の主面にあって当
該第二半導体領域２２に対し適宜横方向に離間した位置
に第四領域２４か設けられ、これら第二半導体領域２２
と第四領域２４の双方に対し、並設の関係で第一半導体
領域２１に接触するショットキ接合形成部材ないしショ
ットキ・メタル３１か所定のバタンで形成され、同様に
このショットキ・メタル３１の下の面積領域か第一半導
体領域２１との間でのショットキ接合３０となっている
。

これら実施例に関する図面中では、半導体基板ないし舅
一半導体領域２１の導電型はｎ型に想定されており、し
たかフて第一半導体領域２１と共にｐｎ接合を形成する
第二半導体領域２２の導τ型はｐ型となっている。

また、すてに述へた作用の項の説明や後述の説明からも
明らかなように、第三領域２３は第二半導体領域２２に
対し当該第二半導体領域中での少数キャリアを１人でき
る物質から構成されていれは良く、同様に、第四領域２
４は第一半導体領域２１に対し当該第一半導体領域２１
中ての少数キャリアを注入できる物質から構成されてい
れは良いので、接触する相手方の導電型に応してホール
ン主人可能なシリサイドやτ子イ主人可能な金属等も運
ぶことかできるか、一般にはこれら第三、第四領域も半
導体とするのが製作上も設計上も便利である。

図示実施例の場合もそうした考えに従い、第三領域２３
は第二半導体領域２２に対して整流性の接合を形成する
ｎ型領域として、また、第四領域２４は第一半導体領域
２１に対して整流性の接合を形成するｐ型領域として、
それぞれ不純物の二重拡散技術により形成されている。

たたし、第三半導体領域２３はブレーク・オーバ後の主
電流（デバイス電流）線路の一端部を形成するので望ま
しくは高導電率であることか良く、この実施例て言えは
高不純物濃度ｎ型、すなわちｎ生型領域であることか良
い。

もちろん、第一半導体類ｙｉ２１に対してそれぞれ所定
の導電型、所定の厚味、所定の不純物濃度に各領域２２
．２３．２４を形成する技術自体には、例えは上記の通
り、運択的に硼素（ｐ型）やｆｉ（ｎ型）を拡散する技
術その他、数多ある公知既存の技術の中から任ｐＪ当な
るものを採用することかでき、また、第一〜第四の全て
の半導体領域２１．２２，２３．２４の導電型を反転し
ても、以下で説明する動作電流ないしデバイス電流の方
向が逆になるたけて、本書における他の説明はほぼその
ままに援用することかできる。

なお、以上述へた諸点は、後述する他の実施例において
も、特に適用が不能である旨明記しない限り、連用する
ことができる。

さて、本発明のサージ防護デバイス２０は、木質的に二
端子デバイスであるか、その中の一方の端子である第一
デハイス端子Ｔ１は第四半導体領域２４とショットキ・
メタル３１とに共通に電気的に接続しており、他方の端
子である第二デバイス端子丁、は第二半導体領域２２と
第三半導体領域２３とに共通に電気的に接続している。

このような第１図　（ａ）　、　（ｂ）　　に示された
サージ保護デバイス２０においては、すてに説明したよ
うに、サージの印加に伴う初期降伏メカニズムに第一半
導体領域２１と第二半導体領域２２間の雪崩降伏ないし
ツェナ降伏を利用することもてきるか、ここではすてに
第２１〜２３図に即して説明した従来例との対比を容易
にするため、パンチ・スルー現象を利用する場合につき
説明する：ただし、ここでの動作説明における最初の中
は、本発明により新たに設けられたショットキ接合３ｏ
はないもの、ないしは機能しないものとする。

ます、第一、第二デバイス端子Ｔ、　、　Ｔ、間にサー
ジ電圧が印加され、それが第一半導体領域２１と第二半
導体領域２２との間のｐｎ接合に逆バイアスを印加する
位相（したかって図示の場合は第二デバイス端子Ｔ２側
か負となる位相）で、かつ、相当程度に大きいものであ
ると、当該逆バイアスの印加により生した第一、第二領
域間ｐｎ接合における空乏層は第一半導体領域２１の側
へのみならず、第三半導体領域２３の側に向けても伸び
て行き、やがてのことに当該空乏層の上方端部か第三半
導体領域２３に達することにより、第一半導体領域２１
と第三半導体領域２３とがパンチ・スルーする。このよ
うにパンチ・スルーを利用する場合には、第二半導体領
域２２は少し低濃度のｐ型、すなわちｐ−型に設定した
方が良いこともあるし、その厚味に関しても適当な薄さ
に設定する。

いずれにしても第一半導体領域２１と第三半導体領域２
３とかパンチ・スルーすると、第四半導体領域２４から
第一半導体領域２１内に当該第一半導体領域２１にとっ
ての少数キャリアカ貸主人され、これが第二半導体領域
２２て収集されて素子電流の流れ始めとなる。

こうしたパンチ・スルー動作の開始電圧か、従来のサー
ジ防護デバイスの動作特性を示す第２２図中において電
圧軸上、降伏電圧ＶＢＲと示された点である。ごこては
まず、ショットキ接合３０の存在を考えないで説明して
いるから、当該従来例の説明に用いた第２２図を使うこ
とかできる。

一方、例え第二半導体領域２２と第三半４体領域２３と
か第二デバイス端子Ｔ２に共通に接続されることでその
表面においては互いに電気的に短絡されていても、第二
半導体領域２２を介して流れ始めて以降、増加して行く
素子電流の電流値と、当該素子電流の第二半導体類ｒ５
２２内における電流経路に沿った抵抗値との積により求
められる電圧値（電圧降下）か、第二半導体領域２２と
第三半導体領域２３とにより形成されている整流性接合
（図示の場合は第三半導体領域２３も半導体領域である
のでｐｎ接合）の順方向電圧に等しくなると、以降、第
三半導体領域２３から第二半導体領域２２に対して第二
半導体領域２２にとっての少数キャリアの注入が起こる
。

そして、この第二半導体領域２２への少数キャリアの注
入は、第２２図中、電流軸方向に急に立ち上かって行く
特性曲線部分に示されるように、結果として第一、第二
デバイス端子Ｔ＋　、　７２間に流れる素子電流の更な
る増大を招くことになり、これかまた、第四半導体領域
２４から第一半導体領域２１への少数キャリアの注入を
促進するという正帰還現象を招く。

そのため、第２２図に示されている電圧対電流（ｖ−Ｉ
）特性図で見ると、第一、第二デバイス端子Ｔ＋　、　
７２間を通してブレーク・オーバ電流１８０として示さ
れた値以上の大きさの電流か流れた場合、正帰還現象が
デバイス内部で生じていることの表れとして、特性図上
に良く示されているように負性特性が生し、第一、第二
デバイス端子Ｔ１゜１２間に表れるデバイス両端電圧は
プレークーオーバを開始した時の電圧値であるブレーク
・オーバ電圧ＶＢＯよりも低く、さらには最初にパンチ
・スルーを開始した時の降伏電圧ＶＢＲよりも低いクラ
ンプ電圧■Ｐに移行することができ、これにより、素子
の発熱を抑えながら大きなサージ電流の吸収か可能とな
る。

すてに述へたように、こうしたサージ防護デバイス２０
により第一、第二デバイス端子ＴＩ　、　Ｔ２を介して
吸収可能な最大電流値か一般に゛サージ耐量°゛と呼は
れ、また、−旦ターン・オンしたデバイスかそのオン状
態を維持し得る最小の素子電流値か保持電流ＩＮと呼ば
れる。

なお、クランプ電圧ＶＰは、原理的には保持電流とその
電流パスに沿った各部の直列抵抗との積に、第二半導体
領域２２と第三半導体領域２３によるｐｎ接合の順方向
電圧−つ分を加えた値にほぼ等しい。したかって、この
クランプ電圧■、はまた、後述する本発明による特徴的
な手法以外にも、第一半導体領域２１の抵抗率ないし不
純物濃度のみならす、第一半導体領域２１と第三領域２
３との間の離間距離で規定される第二半導体領域２２の
実効厚味の如何、及びあるいは不純物濃度の如何によっ
てパンチスルー電圧か制御できることで、かなり広い設
計幅内で任意に設定することかできる。

逆に、第二半導体領域の厚味を厚目にしたり、その不純
物濃度を高目にする等を始め、各領域の幾何的寸法や不
純物濃度等、設計パラメータを適当に選定すれは、動作
特性図上、降伏電圧ｖａｔｔて立ち上がり始めるときの
初期降伏現象には第一、第二半導体領域２１．２２間の
雪崩降伏やツェナ降伏をも利用することができ、その後
のメカニズムは上記したと同様とすることもてきる。

その場合にも、本発明のサージ保護デバイス２０は、ま
ずもってサージが印加されていないときには高い降伏電
圧を維持して素子内に流れる電流を最少限度に抑え、本
デバイスにより無駄に電力が消費されるのを妨げる一方
で、−旦、降伏電圧ＶＢＲ以上のサージか印加されると
、間もなく極めて低いり゛ランプ電圧ｖＰを呈し、もっ
て大電流のサージを吸収して後続の回路系を確実に保護
し得るようになる。

しかし実際上、降伏開始のメカニズムの如何にはかかわ
らず、上記のような構造たけては、デバイス端子Ｔ、　
、　７２間に印加されたサージの電圧かブレーク・オー
バ電圧■８゜より小さい範囲内にあるにも拘らず、ター
ン・オン（ブレーク・オーバ）してしまう誤動作が生ず
る場合がある。

つまり、すてに述へた通り、第１図　（ａ）　、　（ｂ
）に示されているサージ防護デバイス２０の構造では、
第二デバイス端子Ｔ２側が負、第一デバイス端子Ｔ、側
か正となる極性ないし位相のサージが印加されると、そ
の時に逆バイアスされるｐｎ接合が第一半導体領域２１
と第二半導体領域２２とにより形成されている。

このような接合には接合容量ＣＪが見込まれるので、も
し仮に、ショットキ接合３０がなく、第一デバイス端子
Ｔ１は単に半導体領域２４にのみ、接続しているたけで
あるならば、第一、第二デバイス端子丁、　、　７２間
に印加されたサージのスルー・レイト（ｄｖ／ｄｔ）に
応じ、この接合容量ＣＪを充電する過渡的な電流として
、先の０式て表される変位電流ｉ　ｔが流れる。

したがって、これも既述のように、当該接合容量Ｃ３の
値が大きいと、例えば電話通信線路への雷サージ印加時
等にあって囲路系への銹導ノイズ電圧値の波高値こそ、
よしんば低く、本来ならば吸収する必要もない程の°小
さなサージ”てあっても、そのスルー・レイト（ｄＶ／
ｄｔ）かかなり高かったがため、結構大きな価の変位電
流ｉｔか瞬時ではあるが流れることもあり、そうなると
、当該サージの尖頭電圧値は設計上のブレーク・オーバ
電圧■、。に至っていないのにも拘らず、デバイスがブ
レーク・オーバすることがある。換言すれば、印加され
るサージの鋭さに応じ、サージ防護デバイスとしてのブ
レーク・オーバ電圧ＶＢＯか変動してしまうことになる
。

しかし、本発明のサージ防護デバイス２０においては、
第一半導体領域２１との間でショットキ接合３０を形成
するショットキ・メタル３１かあり、これも第一のデバ
イス端子Ｔ１に対して電気ジ°には応答することなく、
デバイスとしてのブレーク・オーバ電圧Ｖ［ｌＯを設計
された一義的な値に安定化することかできる。

すなわち、第一半導体領域２１と第二半導体領域２２と
によるｐｎ接合を逆バイアスする極性のサージが印加さ
れ、したかって第一半導体領域２１と第四半導体領域２
４との接合か順バイアスされる関係となる時には、先に
順バイアスされるショットキ接合３０を介し、当該第一
半導体領域２１に多数キャリア電流を流すことかてきる
ため、第一半導体領域２１と第二半導体領域２２とて構
成されるｐｎ接合の接合容量ＣＪを速やかに充電するこ
とかてきるのである。

事実、このようなショットキ接合３０の付加により、本
発明のサージ防護デバイス２０ては、従来の第２１図示
のサージ防護デバイスに見込まれたような小さなサージ
゛に対する誤応答は防げるようになった。

しかも、吸収対象となるサージ極性とは逆極性の電圧が
第一、第二デバイス端子Ｔ、　、　７２間に印加された
状態に対しては、ショットキ接合３０の存在の故、デバ
イスとしての逆耐圧を示すことかできる。これは結局、
第２３区に即して先に詳しく説明した従来のサージ防護
デバイスの欠点をも除去し得ることを意味する。

そしてまた、当該ショットキ接合自体の逆耐圧は、シリ
コン系ダイオードに比すと相対的に低くなりがちである
とは言え、昨今の車体ショットキ・ダイオードにおける
逆耐圧と同等程度には高く採ることがて艶るから、サー
ジ防護デバイス２０としての逆耐圧も、サージ吸収に関
する降伏電圧ＶＩＩＲより高い値にすることも可能であ
る。

なお、後に望ましい配置関係等について実施例を挙げて
説明するが、最も基本的な構造関係としてだけであるな
らば、図示の各領域の位置はかなり任意に変更すること
ができる。例えば第１図（ａ）に示される縦型構造デバ
イスにおいては第三半導体領域２３と第四半導体領域２
４とが最短距離で対向し合うように形成されていて、確
かにこれにより高速な動作が得られたり、均一なデバイ
ス電流か得られたりするか、限定的なことではなく、互
いに横方向にすれた関係にあっても良いし、第１図（ｂ
）に示される横型構造デバイスにおいても、ショットキ
接合３０と第二半導体領域２２、第四半導体領域２４と
の相対的な位置関係は図示の場合と異なっていても良い
。第一デバイス端子Ｔ１への共通配線の都合等を考える
と都合の悪い場合もあるかも知れないが、原理的にはシ
ョットキ接合３０と第一半導体領域２１とに挟まれるよ
うに第二半導体領域２２があり、その中に第三半導体領
域２３が形成されているような位置関係であっても良い
。

さらに、最初の降伏メカニズムに雪崩降伏やツェナ降伏
等、いわゆる“ポイント・フェノメノン（局所現象）”
と呼ばれる降伏現象を利用した場合には、第一半導体領
域２１と第二半導体領域２２とで形成されるｐｎ接合に
おいて降伏をし始める個所や、ないしは降伏後において
も電界の集中する調所が局所的になり易いかため、パン
チ・スルー・タイプに比すとサージ耐量を大きく取るの
が難しい外、設計自由度も小さく、製造パラメータに対
する許容度も乏しい等、やや劣った側面を見せるが、そ
うした優劣の比較なせず、本書で問題にしている小さな
サージに対しての応答やその対策についてたけ考えるな
らば、そのような雪崩降伏型やツェナ降伏型のサージ防
護デバイスにおいても、上記してきた議論はほぼそのま
ま適用することができる。

逆に、意図的にそれら雪崩降伏原理等を採用したい場合
に、電流の局所集中現象を低減しようとするならば、第
１図　（ａ）　、　（ｂ）中に仮想線で示した領域群４
１．・・・・・に示されるように、第二半導体領域２２
との接触面積領域にあって第一半導体領域２１の側に複
数個所、適当なるバタンて第一半導体領域と同一導電型
の高濃度不純物領域（したかってこの場合はｎ゛領域４
１．・・・・・を点々と形成すれは良い。

こうすると、雪崩降伏が各高濃度不純物領域４１、・・
・・・の−っ−っにおいてはそれらの角部ないし端部か
ら生し始めたにしても、全体としては降伏を開始する部
分を当該領域４１．・・・・・の数に応して増やすこと
かてぎ、それらから−斉に降伏に伴っての電流を流し始
めることができるので、総体的に見るとデバイス電流の
均一化、ひいてはサージ耐量等、電気的特性の安定化を
得ることかできる。

なお、後述する他の実施例中では、主としてパンチ・ス
ルーによる降伏メカニズムを想定するので、図面を簡明
にするためにも、上記のように必要に応して形成するこ
とができる高濃度不純物領域４１．・・・・・について
は図示を省略するか、あるいは車に図示する程度に留め
て再度の説明は省略する場合もあるが、それら他の実施
例において最初の降伏メカニズムに雪崩降伏等の局所的
な降伏現象を利用する場合には、当然、このような領域
４１．・・・・・を組み入れることができる。もちろん
、こうした高濃度不純物領域４１．・・・・・は、既存
のイオン選択注入技術等によって比較的容易に、かつ精
度良く作製することができる。

本発明のサージ防護デバイスでは、上記したように、第
四半導体領域２４とショットキ接合３０とを共通に第一
デバイス端子Ｔ１に接続し、第二半導体領域２２と第三
半導体領域２３とを共通に第二デバイス端子Ｔ２に接続
するか、この接続には所定のバタンに形成されたオーミ
ック電極を利用することができる。

そこで、こうしたオーミック電極をも図示することによ
り、もう少し具体的な構造例を示した第２．３図示の各
実施例を見てみる。ただし、以降のいずれの実施例にお
いてもそうであるか、図中、他の実施例と同一の符号で
指摘される各構成要素は当該他の実施例におけるそれら
符号で指摘される構成要素と同一ないし同様で良いもの
であり、したがって説明の省略される場合もある。そし
て、どれかの実施例に関しそれら各構成要素について説
明された内容や改変例は、特に個々の実施例で通用不能
である旨を明記しない限り、同様に通用することかでき
る。

さて、第２図示の実施例では、第一半導体領域２１の表
裏両主面上にそれぞれ絶縁層５１．５１が形成され、さ
らにその上にそれぞれ所定のバタンに従ってオーミック
電極３２．３３が形成されている。

図面上、表面側となる絶縁層５１の上に形成されたオー
ミック電極３３は第二デバイス端子Ｔ２に接続するもの
であり、当該絶縁層５１に開けたコンタクト開口を介し
、第二半導体領域２２の表面と第三半導体領域２３の表
面とに共通にオーミック接触している。

これに対し、図面上、裏面側に位置する絶縁層５１の上
に所定のバタンに従って形成されたオーミック電極３２
は第一デハイス端子Ｔ、に接続されるものであって、当
該絶縁層５１に開けたコンタクト開口を介し、第四半導
体領域２４の表面にオーミック接触しているが、それだ
けではなく、第四半導体領域２４から少し横方向に離れ
た位置にあって絶縁層５１に開けられた開口を介し、直
接に第一半導体領域２１にも接触し、この部分において
ショットキ接合３０を形成している。

すなわち、この第２図示の実施例は、第四半導体領域２
４または第一デバイス端子Ｔ、に対してショットキ接合
３０の電気的接続に用いるオーミック１［、ｉ３２自体
か、当該ショットキ接合３０を形成するショットキ・メ
タル３１を兼ねている構成例を示している。

これに対し、第３図に示される実施例の場合には、表面
側絶縁層５１の上に形成され、第二、第三半導体領域２
２．２３を共通に第二デバイス端子Ｔ２に電気的に接続
するためのオーミック電極３３に関しては第２図示実施
例と全く同様の構成となっているが、裏面側絶縁層５１
の上に形成され、第二デバイス端子丁、に対してショッ
トキ・メタル３１と第四半導体領域２４とを電気的に接
続するためのオーミック電極３２は、当該ショットキ・
メタル３１と異なる材料である場合を示している。つま
り、絶縁層５１に開けた開口を介し第一半導体領域２１
に対してショットキ接合３０を形成するショットキ・メ
タル３１は、予めバタン化されて局所的に形成されてお
り、その上に、第４半導体領域２４ともオーミック接触
するオーミック電極３２かオーミック接触するように形
成されているのである。

なお、第一半導体領域２１に対してショットキ接合を形
成し得る材料は既存のものでも種々あり、ＡＩ、八ｇ　
、　Ｃｕ　、　Ｃｒ　、　Ｍｏ　、　Ｎｉ　、　Ｐｄ　
、　’ｈ等の単体金属やＷＳｉ２等の合金類をも挙げる
ことかできるか、もちろん、本発明において直接の限定
か付されるものではない。−成約で安価なのはＡ１であ
るか、これは第２図示実施例のように、オーミック電極
材料かショットキ・メタル材料を兼ねる場合にも適当で
ある。また、本書で言うショットキ・メタルとは、車体
金属はもとより、上記のような合金類をも含む表現であ
る。

もちろん、第２．３図は本発明サージ防護デバイス２０
を縦型構造に作製した場合の実施例として示されている
か、第１図（ｂ）に示されるような横型構造に作製した
場合にも、そのショットキ接合３０の形成に関し、オー
ミック電極３２自をショットキ・メタル３１とするか、
あるいはショットキ・メタル３１とオーミック電８ｉ３
２とを別材料としてそれらを互いにオーミック接触させ
るかを選択することができる。

たたし、以下に述へる他の実施例では、いずれも、図面
上では簡明のため、オーミック電極３２がショットキ・
メタル３１を兼ねる場合を描いて置く。

しかるに、−成約に言っても、ショットキ接合はその側
縁部（ｔ１４縁部）を介しての漏れ電流を生じ易い。

そこで、本発明のサージ防護デバイス２０に採用される
ショットキ接合３０においても同様の問題が生ずるよっ
てあるならば、縦型構造を借りた第４図に示されている
ように、第四半導体領域２４の一側縁にショットキ接合
３０の一側縁か接触するようにそれら第四半導体領域２
４とショットキ接合３０との配置関係を規定すれは良い
。こうすると漏れ電流が低減され、結果として本サージ
防護デバイス２０としての既述したブレーク・オーバ電
流■６。や保持電流ＩＮの制御性を高め、設計価からの
大きなずれを避けることかできる。

もちろん、こうした第四半導体領域２４とシヨ・ントキ
接合３０との一側縁同志の接触配置関係は、本発明サー
ジ防護デバイス２０を横型構造に作製する場合にも通用
することかできる。

たた、′ｊ８５図に今度は横型構造で代表させて図示し
ているように、例え第四半導体領域２４とショットキ接
合３０との臨向側縁同志か若干、煎れていても、その離
間距ｍ　ｄｏか第四半導体領域２４と第一半導体領域２
１との接合により形成される空乏層２７の横方向伸展距
離よりも短けれは、つまり、ショットキ接合３０の第四
半導体領域側の一側縁がこの空乏層２７の伸ひている範
囲内にあれば、第４図示のようにショットキ接合３０の
邑該−側縁を第四半導体領域の臨内側縁に直接に接触さ
せなくても、接触させたに等しい効果が得られる。

もちろん、この構造は縦型構造に作製した本発明サージ
防護デバイス２０にも通用することかできる。

さらに、第６図（ａ）に縦型構造の場合を、同図（ｂ）
に横型構造の場合を各例示するように、第四半導体領域
２４を少なくとも図示のように面内−方向に沿う断面に
おいては互いに離間した一対の領域から形成し、それら
の間にショットキ接合３０か形成されていて、かつ、当
該ショットキ接合３０の両側縁かこれを挟む一対の第四
半導体領域２４．２４に直接に接触しているような構造
にすれは、ショットキ接合３０を介しての漏れ電流は当
然、極めて良く低減することができ、本発明サージ防護
デバイスとしてのブレーク・オーバ電流１８０や保持電
流工□は一層、安定化され、かつ、漏れが極めて少ない
のであるから、逆耐圧も大いに向上する。

なお、先に第４図と第５区との関係で示したように、少
なくとも面内一方向に沿う断面においての一対の第四半
導体領域２４．２４の間に挟まれるショットキ接合３０
０両側縁は、対応する第四半導体領域の臨向側縁に直接
には接触していなくても、各第四半導体領域２４．２４
と第一半導体領域２１とにより形成されるｐｎ接合の空
乏層２７（第５図）の伸びる範囲内にあれば、直接に接
触しているのと同様の効果が得られる。

そして、この第６図　（ａ）　、　（ｂ）　　に示され
る実施例は、さらに、第四半導体領域２４を図示されて
いる一対に限らず、三つ以上、より多くの数に増やし、
各隣接する一対の第四半導体領域の間にそれぞれショッ
トキ接合を設けた構造をも示唆しており、当然、そうし
た場合には、それら複数個の第四半導体領域の隣接する
もの同志の間に形成された各ショットキ接合（その数に
おいて第四半導体領域の数より一つ少なくなるか）は、
その両側縁においてそれを挟む一対の第四半導体領域の
各−側縁に接触しているか、またはそれら一対の第四半
導体領域と第一半導体領域との接合による空乏層か第一
半導体領域主面に沿って伸びる範囲内に位置している構
成を採ることが望ましい。

当然ではあるか、そうした場合にも、複数個の第四半導
体領域２４．・・・・・と複数個のショットキ接合３０
．・・・・・は、第一デバイス端子Ｔ、に対し全て共通
に電気的な接続を採られる。このような場合の実施例に
ついては、後に当該第四半導体領域２４の幅とショット
キ接合３０の幅との関係において有意の関係を見つける
際の説明図中でも、模式的にではあるか併せて例示され
る。

また、上記の通り、複数個の第四半導体領域とは、少な
くとも面内一方向に沿う断面においてそうてあれは良く
、例えは当該断面と直交する方向の端部同志は互いに接
続されていても良い。換言すれば、ある場合には、平面
的に大きな第四半導体領域２４中に、その周縁のどこに
も触れないように第三領域２３か埋め込まれているよう
な場合も、その面内一方向の適当な断面を採ると、第６
図示のような断面が得られる。

さらに、予め述へて置くと、ショットキ接合３０の平面
形状は種々前えられ、正方形や長方形等が一般的ではあ
るが、同様に一般的な形状として、正多角形、円形、平
行四辺形や三角形等てあっても良いし、逆に複数個の第
四半導体領域２４かショットキ接合３０の周りを取囲ん
でいるような形状構成であっても良い。

最後の場合の例としては、第四半導体領域が正方形ない
し長方形で、例えは四つ、平面的に互いに離間して設け
られている領域部分があって、その領域部分てはショッ
トキ接合３０はそれらの各離間部分の間に十文字形状に
配置されているとか、同様に各第四半導体領域が正多角
形状であって蜂の巣状になっていて、ショットキ接合３
０は一つ一つの蜂の巣部分間の境界部分を構成するよう
なバタンとなっているような場合も挙げることができる
。

ここで再び第４．５図に目を戻すと、当該図面中には本
発明のサージ防護デバイス２０にとって採用すると好ま
しい他の構成要件も示されている。

すなわち、本発明のサージ防護デバイス２０ては、本質
的には最初の降伏メカニズムには限定はないか、特にパ
ンチ・スルーを利用する場合に顕著なように、第一半導
体領域と第二半導体領域とで構成するｐｎ接合部分の中
、いわゆる角部となる部分で比較的早い時期に不測の雪
崩降伏が生ずることも考えられ、それでは動作上、不都
合である。

したがって、これを防ぐか抑制するには、当該第４．５
図中、符号３４で示したように、第二半導体領域２２と
第三半導体領域２３とに共通にオーミック接触するオー
ミック電Ｖｉ３３に、第一半導体領域２１の主面に表れ
ている第二半導体領域２２とのｐｎ接合の境界部分を越
えて当該第二半導体領域２２から第一半導体領域２１の
上にまで張り出した部分３４を設けると良い。

この張出し部分３４と第一半導体領域２１の主面との間
には絶縁膜５１が介在するが、このような張り出し部分
３４はいわゆるフィールド・プレート３４となり、特に
第一半導体領域２１と第二半導体領域２２とで形成され
るｐｎ接合の角部における電界の集中を緩和する作用を
有する。

したがって、初期降伏現象にパンチ・スルーを利用する
場合に当該角部における不測の雪崩降伏等を避ける意味
から有効ではあるが、逆に、雪崩降伏原理等を利用する
場合にも電流の集中を低減する上では有効である。特に
、既述したように複数の高濃度不純物領域４１．・・・
・・（第１図仮想線）を設ける等、複数個所にての雪崩
降伏を意図した場合には、まさしく、他の降伏予定個所
と一緒にてはなく、ｐｎ接合角部にてのみ、早目に降伏
が生してしまう不具合を予防することかできる。

同様の目的のためには、上記のようなフィールド・プレ
ート３４に代えて、あるいはこれに加えて、第４図中、
仮想線の領域６１．・・・・・で示すように、少なくと
も第二半導体領域２２の周囲に第二半導体領域と同一導
電型であるが第二半導体領域には触れない状態てガート
・リング６１を設けるのもまた良い配慮である。この第
４図では、第四半導体領域２４とショットキ接合３０の
周りにも同様のガード・リング６２を設けているが、こ
れはあってもなくても良い。少なくとも降伏に関与して
電界ないし電流の集中する部分に対し、これを緩和し得
る状態１てカート・リング６１が設けられていれば良い
。

こうしたフィールド・プレート３４やガート・リング６
１は、本発明の他の実施例でも任意に採用することがで
きる。

一方、第５図には、フィールド・プレート３４が例示さ
れている外、横型構造に限定的に考えられることではあ
るが、第四半導体領域２４と第二半導体領域２２との横
方向離間距離の方がショットキ接合３０と第二半導体領
域２２との横方向離間距離よりも短い配置関係も示して
いる。第１図ではこれと逆の関係であったが、主デバイ
ス電流の経路を短縮し、動作速度を向上させると共に、
電流分布を均一化するには、第５図示のこの配置関係の
方が望ましい。既述した本発明サージ防護デバイスの動
作態様からも明らかな通り、ショットキ接合３０は第一
、第二半導体領域２１．２２によるｐｎ接合の接合容量
初期充電時に専ら機能し、降伏後からさらにはブレーク
・オーバ後のデバイス電流は主として第四半導体領域２
４を経由して流れるため、そうした意味でも、デバイス
電流の通過経路中に他の作用要因は存在しない方が望ま
しいからであるし、逆に、当初の動作においてショット
キ接合３０から流れる多数キャリアの増大により、この
経路による抵抗分での電圧降下か第一半導体領域２１と
第四半導体領域２４とのｐｎ接合を順バイアスすると第
四半導体領域２４から第一半導体領域２１に対し当該第
一半導体領域２１にとっての少数キャリアか注入される
機構から考えても、当該第四半導体領域２４かオンし易
い配置として、この第５図示の配置関係は有利である。

また、この第５図中には、本発明サージ防護デバイス２
０をこのように特に横型構造に作製する場合、第二半導
体領域２２と第三半導体領域２３とに共通にオーミック
接触するオーミック電極３３と当該それら領域２２．２
３の表面との接触関係にあって、オーミックを極３３の
接触側縁に関し、符号Ｐ、て示されているように、第三
半導体領域２３から第四半導体領域２４を見る方向の当
該オーミック電ＶＪ３３は第二半導体領域２２の表面上
には接触しておらず、第三半導体領域２３から第四半導
体領域２４を見るのとは反対の方向には、部分Ｐ。て示
されるように、第三半導体領域２３と第二半導体領域２
２との接合境界を越えて第二半導体領域２２の表面上に
接触する所まで伸び出した部分を有している。

一方、本発明のサージ防護デバイス２０を縦型構造に作
製した場合の実施例を示す第２．３．４図中では、同様
に当該オーミック電極３３に関し、部分Ｐｏ　、　Ｐｏ
で示されているように、第二半導体領域２２と第三半導
体領域２３とに共通にオーミック接触するオーミック電
極３３は、第三半導体領域２３の両側にて第二半導体領
域２２の表面上にまで伸びる部分を有している。

オーミック電極３３に関してのこのようなパタンの相違
がそれぞれに何故有利なのかは、本発明者の得た知見か
らして次のように説明することかできる。

これについては本発明により設けらたショットキ接合３
０は直接の関係がないので、図示を省略するか、まず横
型構造について言うと、第７図（ａ）　　には、そうし
たショットキ接合３０を省略したデバイス２０°により
、第三半導体領域２３と第二半導体領域２２とを共通に
第二デバイス端子Ｔ２に接続するオーミック電極３３が
、第三半導体領域２３の両側において部分Ｐ。、Ｐｏて
示されるように第二半導体領域２２の表面に接触してい
る通常の構成が示され、これに対し、同図（ｂ）には、
本書で提案するように、第二半導体領域２２と第三半導
体領域２３とにオーミック接触するオーミック電極３３
か、第四半導体領域２４に近い側では第二半導体領域２
２に対して接触する部分を持たず、表面接触部分は符号
Ｐ１て示されるように第三半導体領域２３０表面上に留
まっていて、これと対向する側の側縁にてのみ、符号Ｐ
０で示すように第二半導体領域２２に接触している構成
が示されている。なお、図示断面と直交する方向の両端
部分では、オーミック電極３３による第二半導体領域２
２と第三半導体領域２４との導通は採られていないこと
か望ましいか、逆にその方向が矩形の第三領域のかなり
長い長辺方向である場合には、そうした第二、第三領域
間のオーミック電極による共通導通が採られていても、
以下に説明する作用には余り影響がない。

しかるに、本発明のデバイスでは、すてに述へたように
、第一、第二デバイス端子Ｔ、　、　Ｔ２間に図示極性
（＋　、−）のサージが印加され、それか所定の大きさ
以上であって、第一半導体領域２１と第二半導体領域２
２との間の接合に直接降伏が生ずるか、第一半導体領域
２１と第三半導体領域２３との間がパンチ・スルーする
と、直ちに第四半導体領域２４から第一半導体領域２１
にとっての少数キャリアが注入される（図示の導電型関
係には正孔）。

したがって、もし仮に、第７図（ａ）　　に示されるよ
うに、横型構造であって、かつ、第二半導体領域２２と
第三半導体領域２３とを共通に第二デバイス端子丁２に
接続するオーミック電極３３が第四半導体領域２４に近
い側にても第二半導体領域２２に接触する部分Ｐ０を有
していると、同図中に模式的に矢印ｆｓの群で示してい
るように、第四半導体領域２４から注入された正孔流ｆ
、は、オーミック電極３３にあって当該第四半導体領域
に近い側で第二半導体領域２２に接触しているこの部分
Ｐ。に集中的に流れてしまい、反対側のオーミック接触
部分Ｐ０にはほとんど流れ込まない状態が起きることか
ある。

これに対して、第７図（ｂ）　　に示されているように
、オーミック電極３３か第三半導体領域２３を挟んで第
四半導体領域２４とは離れた部分Ｐ。でしか、第二半導
体領域２２に接触していなければ、パンチ・スルー等、
降伏メカニズム生起直後の第四半導体領域２４からの正
孔流ｆＨは、第二半導体領域２２中にあって第三半導体
領域２３の下部領域を横方向に必す通らなければならず
、かつ、比較的均一な分布て流れることになる。

しかるに、これも既述の通り、本発明のサージ防護デバ
イス２０では、この正孔流ｆ、に伴う電流（矢印ｆＨと
同方向）力釈第三半導体領域周りの紅路における抵抗分
によって電圧降下を生した結果、第二半導体領域２２と
第三半導体領域２３の順方向電圧に等しくなると第三半
導体領域２３から第二半導体領域２２中に少数キャリア
が注入され、これがさらに第四半導体領域から第一半導
体領域２１中への少数キャリアの注入を促すという正帰
還現象を介し、やがてブレーク・オーバするのであるか
ら、第７図（ａ）の仮定デバイス２０゜に示されるよう
に、第四半導体領［２４から注入された少数キャリア流
ｆ、が第三半導体領域２３の下部領域を流れることはほ
とんどなく、むしろ、オーミック電極３３にあって第四
半導体領域に近い側の部分Ｐ。に集中して流れ込んてし
まうような関係に比へると、第７図（ｂ）の方の仮定デ
バイス２０°に示されるように、第三半導体領域２３の
下部領域を比較的均一な分布で流れることができる構造
では、当該少数キャリア流ｆ）Ｉの経路がほぼ確定でき
ることから・、ブレーク・オーバ電流ＩＢＱや保持電流
ＩＮの制御性ないしは安定性の向上を計ることができ、
サージ耐量の確保にも寄与することができる。

また、このように、最初の正孔流ｆ＋の経路制御が行な
えると、本出願人か別途開示するように、既述の“小さ
なサージ゛に対する誤応答を防くために有効な本発明と
はまた別な手段や、ブレーク・オーバ電流、保持電流と
第三領域２３の寸法関係等に新たな発明的工夫を見い出
すことかできる：ただし、これについては当該別出願開
示の所に任せる。このこと自体は本発明によって新たに
ショットキ接合３０か設けられていることと直接の関係
はないからである。

同様にショットキ接合３０は直接の関係かないために図
示を省略した仮定デバイス２０′　として説明するか、
例えは第８図（ａ　）　　に示されるように、本発明の
サージ防護デバイスを縦型構造に作製した場合、もし、
第三半導体領域２３と第二半導体領域２２にオーミック
接触しているオーミック電極３３が、第三半導体領域２
３かも見てその片側部分Ｐ。てしか、第二半導体領域２
２に接触しておらず、これと対向する表面接触最端縁Ｐ
、は第三半導体領域２３の表面上に留まっているとする
と、第一、第二デバイス端子Ｔ、　、　７２間に図示極
性（＋、−）のサージが印加され、それが所定の大きさ
以上であって、第一半導体領域２１と第二半導体領域２
２との間の接合に直接降伏が生ずるか、第一半導体領域
２１と第三゛半導体領域２３との間がパンチ・スルーす
るに伴い、直ちに第四半導体領域２４から第一半導体領
域２１に注入された少数キャリア流（正孔流）ｆＨは、
あるものは第一半導体領域２１の厚味方向を最短距離て
抜け、オーミックを極３３の部分Ｐ０に達するが、例え
ば第８図（ａ）中に模式的に示すように、点Ａを通るよ
うな正孔流ｆＨは、第一半導体領域２１の下面に沿って
かなり長い距離を走行した後でなけれはオーミック電極
３３の部分Ｐ。に至らない。

このような電流分布の不均一性は、第二半導体領域２２
と第三半導体領域２３とを順バイアスするに至る過程を
様々に変動させ、かつ設計性も悪化させることがある。

そうであれは当然、ブレーク・オーバ電流ＩＢＯや保持
電流ＩＨの制御性も良くはなくなり、サージ耐量につい
ても好ましい結果か得られない。

これに対し、第８図（ｂ）に面内一方向に沿う断面で示
される仮定デバイス２０′におけるように、第二、第三
半導体領域２２．２３を共通に第二デバイス端子丁、に
接続するオーミック電極３３が、当該第三半導体領域２
３の当該断面における両側にて第二半導体領域２２に共
に接触する部分ＰＯ＋　ＰＯを有するように形成されて
いれは、第三半導体領域２３が順バイアスされて第二半
導体領域２２へ当該第二半導体領域２２にとっての少数
キャリアが注、入されるに至るまでの事前段階て、第四
半導体領域２４から第一半導体領域２１中に注入された
正孔流ｆＨは、第三半導体領域２３の下部から側部を回
り込むようにして流れるに際してもより均一な流れとな
り、やはりブレーク・オーバ電流や保持電流の制御性向
上、サージ耐量の確保という効果を生むことができる。

さらに、同様にショットキ接合３ｏは省略した仮定デバ
イス２０’　として第９図に示されているように、第三
半導体領域２３を少なくとも面内の一方向に沿う一断面
では複数個２３−１．２３−２゜・・・傾図示の場合は
２３−４までの四つを例示）とすれは、それら一つづつ
にはその両側に等しく、第二半導体領域２２にオーミッ
ク接触する一対のオーミック電極部分Ｐ。、Ｐｏが存在
することになるので、より一層、均一な電流分布を得る
ことかてき、事実、この方がブレーク・オーバ電流■、
。や保持電流■８の制御性は高まっている。サージ耐量
も概ね、素子面積に比例して増大する結果が得られる。

たたし、各第三半導体領域２１．．・・・・・は、それ
ぞれ同じ幅寸法で、同じ間隔を置きながら並設されてい
ることが望ましい（図示されているとは直交する方向の
端部相互は互いに接続されていても差支えないが）に うした複数個の第三半導体領域構成は、一つしか例示し
ていない本発明の他の実施例にも応用することかできる
か、特に、最初の降伏メカニズムに雪崩降伏を利用する
場合には、例え複数個の第三領域構成を採用しても、例
えは第９図中、第一半導体領域２１と第二半導体領域２
２とのｐｎ接合の角部８点で最初に降伏が始まったとす
ると、ここを介する電流は第三半導体領域の周囲を通過
することなく、直ちに、かつ直接に、直近のオーミック
電極３３の端の部分に流れ込んでしまうことも考えられ
る。そこで、そうした望ましくない電流の集中を避ける
ためには、同様に第９図中、仮想線で示したような補助
類ｆ！ｉ２３°、２３゛を設けると良い。

すなわち、この補助領域２３°、２３°は、第三半導体
領域２３と同一の導電型であって同一のオーミック％ｉ
　Ｖｉ１３３にオーミック接触しているが、その幅が各
第三半導体領域２３．・・・・・の幅よりも十分短く、
望ましくは四分の一程度以下の幅であって、かつ、オー
ミック電極３３の表面接触最端部分Ｐ、’、Ｐ、°はこ
の補助領域２３°、２３′の表面部分て留まり、この領
域を越えてさらに外方に伸びた結果、再ひ第二半導体領
域２２の表面部分に接触することはないようになってい
る。

こうなっていると、本発明のサージ防護デバイス２０に
おいて最初の降伏メカニズムに雪崩降伏等、局所現象を
利用した結果、例え第１図（ａ）中に点々と模式的に示
したような高不純物濃度領域４１、・・・・・を用いて
降伏部分を複数個所に意図的に分散させようとした場合
にあってさえ、とうしても８点て示されるようなｐｎ接
合端部ないし角部の部分から降伏を開始し易いような場
合にも、第９図中の仮想線の矢印ｆＨ°　て示すように
、少数キャリア流を当該補助領域２３°、２３°の周り
を回らせるようにすることで電流経路を長く採ることが
でき、総体的に見た電流分布の均一化を得ることかでき
る。

次に、本発明のサージ防護デバイス２０に関し、また別
な角度から検討を行なう。

これまで述へてきたような各実施例に関して示されてい
る各図中の断面構造を得る場合、一般には第四半導体領
域２４も、距たに本発明によって設けられたショットキ
接合３ｏも、共にそれぞれ平面的には矩形形状とするの
が便宜であるが、そうした場合を想定した上で、第１０
図（ａ）　　に示されるように各部の寸法に記号付けを
して見る。

まず、第一デバイス端子Ｔ１に共通接続される第四半導
体領域２４とショットキ接合３０かそれぞれ一つたけ設
けられている基本的なモデルを考え、当該ショットキ接
合３０の面内一方向（仮にこれをＸ方向とする）に沿う
幅をＸ３、第四半導体領域２４のＸ方向の幅を×。とじ
て、ショットキ接合３０の一側縁は第四半導体領域２４
の臨向する一側縁に接触しているものとし、それら両者
の幅の和（ｘｓ＋　ｘｃ）を有効幅ＬＥと定義してみる
。

一方、図示されている断面と直交するＸ方向となるショ
ットキ接合及び第四半導体領域の各寸法はＷとし、ショ
ットキ接合３０の厚味はほぼ零と看做して、第四半導体
領域２４の厚味をｈｃとし、さらに第一半導体領域（な
いし半導体基板）２１の抵抗率をρとする。

ここで、ショットキ接合３０の順バイアス電圧降下を■
ｆｆ（周知であるが普通は０．１〜０．３Ｖ程度である
）とし、第四半導体領域２４と第一半導体領域２１とか
形成するｐｎ接合を順バイアスするに必要な電圧降下を
Ｖｒ（同様に０．５〜０．６Ｖ程度である）とすると、
すでに述へた本発明サージ防護デバイス２０の動作上、
最初にショットキ接合３０を介して流れる電流の大きさ
が漸増し、やがて第四半導体領域２４を含むｐｎ接合を
ターン・オンさせるに必要となる当該電流値１ｓｆは、
本来、 ｌ、ｆ岬（Ｖｆ−Ｖ、ｆ）・ｘｓ−Ｗ／ｈｃ−ｐ・・・
・・・■で表すことができる。

これは、第１０図（ｂ）に示されるように、先に述べた
理由によって第四半導体領域２４やショットキ接合３０
の数を少なくとも面内一方向に沿う断面において複数個
に増やした場合にも言えることである。

つまり、Ｎ個のショットキ接合３ｏとＮ個の第四半導体
領域２４とを一つの構造体と考え、その全体のＸ方向幅
を先の有効幅ｔ、ｃ＆して、各ショットキ接合３０のＸ
方向幅はＸＳ／Ｎ、各第四半導体領域２４のＸ方向幅は
Ｘ。／Ｎであると考えれは、上記２式はそのまま適用す
ることができる。換言すれは、ショットキ接合３０のＸ
方向幅×ｓとは、この場合、それらＮ個のショットキ接
合の各Ｘ方向幅の全ての和と考え、同様に第四半導体領
域のＸ方向幅×。とは、それらＮ個の第四半導体領域の
各Ｘ方向幅の全ての和と考える。

たたし、同第１０図（ｂ）中に仮想線で示されているよ
うに、一つのショットキ接合３０の両側が図示さとてい
る断面においては必ず一対の第四半導体領域２４．２４
で挟まれる構造を採った場合には、ここでの議論上、両
端の二つの第四半導体領域の中、一方は考慮の外として
良い。

すなわち、第四半導体領域２４の数もショットキ接合３
０の数も共に等しくＮとし、かつ、各ショットキ接合３
０は全て同じＸ方向幅ｘＳ／Ｎを持ち、各第四半導体領
域２４も全て同じＸ方向幅ｘｃ／Ｎを持つというモデル
とすれは良い。実際にも電流の均一化を計るには、すて
に述へたように、このような幾何的構造上の均一化を計
ることも有効である。

しかるに、上掲の２式の説明に戻ると、この式は、ショ
ットキ接合３０のＸ方向幅Ｘ、の比例関数であるから、
当該ショットキ接合３０のＸ方向幅ないしは有効幅り、
中に占めるショットキ接合３０のＸ方向幅Ｘｓの割り合
い。

Ｘｓ　／　Ｌｍ（＝ＸＳ＋ＸＣ）　　　　　　　　　・
・・・・・■に応じ、あるいはまた、有効幅Ｌ０内に占
める第四半導体領域２４のＸ方向幅Ｘ。の比。

ｘｃ／ＬＥ（＝×、＋ｘｃ）・・・・・・■。

に応じ、電流値１ｉｆを制御でき、ひいてはブレーク・
オーバ電流ＩＢＯや保持電流■。を制御てきる筈である
。

事実、本発明者のこうした知見に基づく実験では、確か
に、ショットキ接合３０のＸ方向幅（以下、単に幅）ｘ
ｓないしは第四半導体領域２４の幅×。に関する上記■
式または■°式に依る比に応じ、はぼリニアな間係てブ
レーク・オーバ電流ＩＢＯや保持電流ＩＨが制御可能な
こともあったが、逆に、ある程度以上の幅範囲では、シ
ョットキ接合３０の幅Ｘｓをさらに広げていっても、ブ
レーク・オーバ電流１８０や保持電流■□はある値に飽
和傾向を示した。

数多くの実験結果に基つき、大体とれにも共通する傾向
を特性図的な表現で第１２図に示してみると、上記■°
式の値か】に近い範囲内にあるとき、すなわち、有効幅
Ｌｃ　（＝　Ｘｓ＋　Ｘｃ）中に占める第四半導体領域
２４の幅×。か比較的に大きく、ショットキ接合３０の
幅×、か比較的小さな範囲内にあるときには、同図中に
矢印にて゛非飽和゛°領域と示したように、最終的に得
られた本発明サージ防護デバイスのブレーク・オーバ電
流ＩＢＯも保持電流Ｉ８も、概ね既掲の２式に従い制御
可能であった。

ところが、第１２図中、左手側に゛飽和パ領域として示
したように、有効幅り、中に占めるショットキ接合３０
０幅Ｘ５がある程度大きくなってくると、ある広さ以上
の範囲内ではショットキ接合の幅Ｘｓをさらに増しても
、デバイスとしてのブレーク・オーバ電流１８０や保持
電流Ｉ　Ｈはほは飽和する傾向となった。

この原因を追及した所、理解のためには次のような定性
的な説明が可能なことが分かった。

すなわち、第１１図に示すように、ショットキ接合３０
を介して流れる電流（国中ては逆方向の電子流ｆ８て示
してる）は、第四半導体領域２４が順バイアスされる以
前の段階では、当該第四半導体領域に沿った部分に集中
的に流れる。

その結果、この電流（電子流ｆｅ）集中部分となる幅Ｘ
ｆに対し、実際のショットキ接合３０の幅×５が短けれ
は、その範囲内で当該幅×５か変化すると、対応的に先
の電流値Ｉｓｆも変化し、これか第１２図中の非飽和領
域に示されているように、当該ショットキ接合３０の幅
×、ないしは第四半導体領域の幅×。の変化、あるいは
それらの比の変化により、ブレーク・オーバ電流Ｉ、。

や保持電流■。

が制御可能なことに対応している。

そして、このように、非飽和領域を確保し得るショット
キ接合３０の幅の最大値Ｘｆは、第四半導体領域の厚味
ｈｃに対し、αを１以下の数として、漸＝α・ｈｏ　　
　　　　　　　　　　・・・・・・■なる関係にあるこ
とも分かった。αの下限は場合にもよるか０５程度の所
にあった。

したがって、まとめると、 ｘ５＜α・ｈｅ　　　　　　　　　　　　　　　・・・
・・・■゛なる範囲にては、当該ショットキ接合の幅Ｘ
ｓを！図的に必要な寸法に設定することで、本発明サー
ジ防護デバイスとしてのブレーク・オーバ電流■Ｂｏや
保持電流Ｉ。の値を設計可能であり、従来技術における
ように、第一〜第四の各半導体領域２４．２２，２３．
２４の寸法関係や不純物濃度間係たけではない、新たな
る設計パラメータを提供することかでき、設計の自由度
を増すことができる。

逆に、第１２図に示される傾向は、 ｘｓ＞ｘｆ＝α・ｈＣ・・・・・・■ なる範囲内では、当該ショットキ接合の幅×５が変動し
ても、デバイスとしてのブレーク・オーバ電流ＩＢ０や
保持電流ＩＨには余り大きな変動を生まないことを意味
している。

したがって、これを有利に用いると、実際の製造現場の
現実として、当該ショットキ接合部分の幾何的製造パラ
メータが変動し易いような場合にも、そうした製造誤差
がデバイスとして市場に提供される本発明サージ防護デ
バイスのブレーク・オーバ電流ＩＢＯや保持電流Ｉ。に
関しての変動要因にはならないようにすることかできる
。これはかなり大きな効果である。

たたし、この場合には、ショットキ接合３０の当該幅×
５の上限というものも考えられるか、概ね第一半導体領
ｆ５．２１中をその厚味方向に流れる動作電流を考えた
場合、その横方向への拡散の程度を一般的に見積ると、
これは広くても第四半導体領域２４と第二半導体領域２
２の第一半導体領域厚味方向に沿う離間距離以下とする
か、あるいは、少なくとも第一半導体領域２１の厚味以
下とするのが良く、こうすれは、第一半導体領域２１内
における多数キャリアと少数キャリアの混在環境を均質
化でき、結局は安定なデバイス動作を期待することがで
きるし、サージ耐量も低減させないで済む。

さらに、ショットキ接合３０の面内Ｘ方向断面の両側に
第四半導体領域２４．２４が位置するような場合には、
既述の■゛式をさらに変形して、×５く２α・ｈｃ　　
　　　　　　　　　　　　　　・・・・・・■パとする
こともできる。

これはもちろん、当該ショットキ接合３０と一対の第四
半導体領域２４．２４の並設方向における当該ショット
キ接合の幅部分が、その両側において各第四半導体領域
２４．２４の個々に専用の領域と考えれは容易に理解で
きる。また、ショットキ接合３０は、全体形状としては
矩形ではない場合でも、第四半導体領域との並設方向で
見ると、その方向に幅を持つ矩形ないしほぼ矩形の形状
部分を有している限り、上記の考察は等しく通用するこ
とがてきる。

一方で第１２図は、また、有効幅り。に対する第四半導
体領域２４の幅の比、ないしはショットキ接合３０の幅
の比こそ、同じであっても、絶対寸法としての第四半導
体領域の幅Ｘ。が異なると（したかって当然、有効幅Ｌ
ｌ：も異なると）、これによってもブレーク・オーバ電
流Ｉゎ。や保持電流１、が変化することを示している。

これも本発明者の多々なる実験の結果、導出された事実
であるか、これについてもまずは定性的な説明をして解
釈することができる。

つまり、ショットキ接合３０を介して流れ始めた電流は
、第１１図中の集中部分に模式的に示されているように
、未だ順バイアスされていない第四半導体領域２４の周
囲をなめるようにして流れる。

したがって、その距離が長い程、つまりは第四半導体領
域２４の幅Ｘｃが大きい程、第一半導体領域２１の抵抗
率に局所的な変動がなく、一定値ρであっても、当該シ
ョットキ接合３ｏを介する電流の電流経路に沿った抵抗
値は高くなるから、より低い電流値Ｉｆｆで第四半導体
領域を含むｐｎ接合を順バイアスするに必要な電圧降下
Ｖ、を得ることができる。そのため、第１２図中に示さ
れている通り、第四半導体領域２４の幅Ｘｃが大きくな
る程、ターン・オンは早まり、デバイスとしてのブレー
ク・オーバ電流ｒＢｏや保持電流ＩＨは低下傾向を示す
。

そして、この関係は制御可能な法則に即しているため、
結局、第四半導体領域２４とショットキ接合との車なる
幅の比たけてはなく、第四半導体領域２４の絶対幅によ
っても、そうしたデバイス特性を設計可能となるのであ
る。これはまた、車にショットキ接合に対して第四半導
体領域の並設方向の長さ（この場合は既述のようにＸ方
向幅ｘｃ）のみを変えるたけても、同様な結果となる。

念のため、第四半導体領域２４の形状か単に矩形の場合
に限らす、一般化して考え、モの面積かＳＣであるとし
、その周辺長をＲ６とすると、上記の電流値１ｓｆは、
初期降伏現象に雪崩降伏を利用する場合には第二半導体
領域２２にあって当該雪崩降伏が生している部分の面積
をＳ。とじ、パンチ・スルーによる場合てあって第三半
導体領域断面幅か第二半導体領域と第四半導体領域との
間隔よりも大きい場合には当該第三半導体領域２３の面
積を５０、小さい場合には第二半導体領域２２の面積を
Ｓ。とじて、次のように書き直すことかてきる。

Ｉｓｒ＃（Ｖｒ　　ｖｉｆ）・ｓｏ／ｈｃ−ｐ（１＋ｓ
ｃ／ｘ、Ｒｃ）　　＋＋・＋・＋■一方、ブレーク・オ
ーバ電流工８゜は、■、３゜＝　Ｉ　ｉｆ＋　Ｉ　ｆｆ
　　　　　　　　　　　・・・・・・■で表すことがで
き、右辺第２項Ｉｆｆは小さく、特にパンチ・スルー利
用型の場合には極めて小さいため、上記０式中の各寸法
によってほぼブレーク・オーバ電流ＩＢＯを設計できる
。

そして、第四半導体領域２４が矩形であって、その周辺
長Ｒｅに対し、奥行寸法Ｗが半分程度と看做せるならば
、上記０式は、 Ｉ　１ｆミ〒　（Ｖｆ　−■５ｆ）・ＳＯ／ｈＣ・ρ　
（ｌ十×。／２ｘｆ）　　　　　・　・　・　・　・　
・■　゛となるので、当該第四半導体領域２４の短辺幅
×ｃによってだけでもブレーク・オーバ電流１９０か制
御可能となる。

第四半導体領域２４が例えば円形の場合には、その直径
を上記で短辺幅として用いて餘た符号Ｘｃを用いて表せ
は、上記０式は、 Ｉ　ｆｆ６〒　（ｖｆ　−■ｆｆｆ）・Ｓ０／ｈｃ−ｐ
　（１＋×ｃ／４Ｘｆ）　　　　　　・　・・　・　・
　・■　゛となり、結局、ブレーク・オーバ電流１１１
０は第四半導体領域２４の直径×。により設計し得るも
のとなる。同様に第四半導体領域２４か正多角形形状の
場合には、当該正多角形の面積に等しい円の直径をＸｃ
と置くことにより、上記■゛式を利用することかできる
。

さらに、本発明者の実験によれは、まず第四半導体領域
２４か矩形の場合て代表させると、有効幅ＬＥ内におけ
る第四半導体領域２４の幅×。の占める割り合いか大き
くなる程、第１３図に示したようにサージ耐量ＩＰＰも
増加し、ショットキ接合３０かなく、第四半導体領域２
４しか設けられていなかった従来構造のそれに近付いて
くることも分かったし、かつ、当該サージ耐量ＩＦＦと
有効幅り、内における第四半導体領域２４の幅Ｘｃの占
める割り合いとの間にも比例的な関係か成立し、したが
ってそうした比の設定如何によってデバイスとしてのサ
ージ耐量ＩＰＰを設計可能なことも分かった。

たたし、このサージ耐Ｊｔｌｐｐに関しては、木質的に
は第四半導体領域２４とショットキ接合３゜の「面積比
」が直接に関与する。ただ、それらか矩形であって、図
示されている断面に対し、直交するｙ方向寸法を一定に
したとするならは、上記した通り、有効幅り、内におけ
る第四半導体領域２４の幅×。の占める割り合いという
一次元方向の寸法によってサージＭ　：ｉｔ　Ｉ　ｐ　
ｐを規定てきるということである。

もちろん、−成約に考えても、何等かの平面形状の第一
半導体領ｙｇ２４の面積比か増えて行く程、当該サージ
耐量ＩＰＰか増加傾向となる理由は定性的に簡単に説明
することかできる。本発明のサージ防護デバイス２０て
は、既に説明した動作メカニズムに明らかなように、正
帰還現象を介してブレーク・オーバないしターン・オン
した後の主たるデバイス電流の通路は、第三半導体領域
２３と第四半導体領域２４とを結ぶ経路となるため、第
四半導体領域２４の面積か広い程、大きなサージ電流を
吸収できるのである。

いずれにしても、このようにして、本発明のデバイス構
造ては、サージ耐量ＩＰＰの設定ないし設計にも十分使
用可能な新たなる自由度を与え得ることになる。

また、上記第１０図から第１３図に関しての説明は、第
三半導体領域２３が隼−の連続領域として形成されてい
る断面構造を例に採って説明したか、既に述へたように
、この第三半導体領域２３が、少なくとも面内一方向に
沿う断面においては複数個の領域から形成されているよ
うな場合にも同様となり、むしろ、先に述へた理由から
、均一なデバイス電流を得ることにより、−層の特性向
上と安定性を得る意味ではその方か望ましい。

次いて集積構造につき、考察する。

本発明のサージ防護デバイス２０は、第二半導体領域２
２、第三半導体領域２３、第四半導体領域２４、そして
ショットキ接合３０（ないし当該ショットキ接合形成用
材粗としてのショットキ・メタル３１）をひとまとめに
して単位のデバイス要素構造として定義すると、これら
単位のデバイス要素構造を同一の第一半導体領域に複数
個、集積するのも容易な木質的構造を有している。

第１４図（ａ）にはまず横型構造に関しての集積例が示
されているか、第一半導体領域ないし半導体基板２１は
全てに共通の物理的支持基板ともなっており、この−主
面の面積領域上に複数個（図中では三つ程例示）の単位
のデバイス要素構造が集積されている。

各単位デバイス要素構造にそれぞれ備えられた第四半導
体領域２４−、、・・・・・とショットキ接合３Ｃｌ、
、・・・・・は、それぞれの第一デハイス端子Ｔｌ−１
、・・・・・に電気的に接続し、また、各単位のデバイ
ス要素構造中の第二半導体領域２１．、・・・・・と第
三半導体領域２．１．、・・・・・は、それぞれの第二
のデバイス端子Ｔ２−１．・・・・・に電気的に接続さ
れている。

このようにすると、第一半導体領域２１こそ、全てに共
通であるか、結果としては、そのように共通の一枚の基
板上に個々に独立に動作し得る複数個の本発明サージ防
護デバイス２Ｃｌ、、・・・・・を集積した構造が得ら
れることになる。

そこて、互いに隣接するサージ防護デバイス２０−＋　
、　２０−２　；　２０−２　、２０−３：・・・・・
間の横方向離間距離を十分採るか、あるいはまた、模式
的に示すように、素子間分離領域５２を形成すれは、当
該単位デバイス要素構造の数に応した多回路用のサージ
防護デバイスも提供できる。

一方、図中ではそれぞれ仮想線の短絡線路て示されてい
るように、複数個集積されたサージ防護デバイス２０−
．．・・・・・の全での第一デバイス端子Ｔｌ−１、・
・・・・同志、第二デバイス端子Ｔ２−２　、・・・・
・同志を電気的に接続すれは、全てのサージ防護デバイ
ス２０−＋、・・・・・は電気的に並列動作できるのて
、実質的に極めて大きなサージ電流を吸収可能なサージ
防護デバイスが得られる。

したがってまた、先に述へた多回路用とする場合にも、
各回路ごとのサージ防護デバイス部分には複数個の単位
デバイス要素構造が並列接続された構造とすることもて
きる。

もちろん、横方向の絶縁分離領域５２の形成自体は、公
知既存の基板内横方向素子間分離技術を任意に採用する
ことかできるし、場合によっては第一半導体領域２１を
も各単位デバイス要素構造に各専用の領域２１−１．・
・・・・とじて機械的に切り出し、それら機械的にも複
数個に分割された基板領域２１−＋、・・・・・を図示
しない別途な支持手段で支持するようにしても良い。

縦型構造の本発明サージ防護デバイスにおいても、上記
したような複数個の集積構造ないしは並設構造は当然に
可能である。

１１４ＱＩＵ（ｂ）　にそうした場合の一例か示されて
いて、第一半導体領域２１の表面側に形成されている図
示の場合は三つの第二、第三半導体領域２１、、・・・
・・、２３−、、・・・・・は、それぞれの第二デバイ
ス端子Ｔ２−１＋・・・・・に電気的に接続されている
。

第一半導体領域２１の裏面側に形成される第四半導体領
域２１．、・・・・・とこれに対して電気的に導通を採
られるショットキ接合３０−、、・・・・・も、本来的
にはそれぞれ専用の各第二デバイス端子Ｔｌ−１＋・・
・・・に電気的に接続して良いか、縦型構造の特徴の故
、これら端子Ｔｌ−１，・・・・・は第一半導体領域２
１の裏面に広く形成されたオーミック電極３２ないしは
ショットキ・メタル３１により、共通の第一デバイス端
子Ｔ、に接続されている。

このような構造でも、少なくとも各第二デバイス端子Ｔ
２−１．・・・・・を個別に引き出せは、多回路用で各
個独立に働き、それぞれが本発明に従って構成されたサ
ージ防護デバイス２０−、、・・・・・が同一基板上に
複数個集積された結果を得ることかできるし、図中の仮
想線で示される短絡線路により、第二デバイス端子Ｔ２
−１　、・・・・・の全てを共通に電気的に接続すれば
、複数個のサージ防護デバイス部分２０−．．・・・・
・か電気的に並列動作することで全体としては大電流の
サージを吸収可能なサージ防護デバイス２０を得ること
かできる。

この縦型構造の集積例においても隣接するサージ防護デ
バイス部分２０−、，２０−２；・・・・・間の横方向
絶縁分路を必要とする場合には、適当なる絶縁分離領域
５２を挟んで良いし、あるいはこの分離領域５２に相当
する部分を機械的に切断することて分離しても良い。横
型構造と異なり、縦型構造の場合には、図示されている
ように、裏面に形成されるオーミック電極３２（ないし
ショットキ・メタル３１）を共通電極部材として作るこ
とも容易なので、逆にこの共通オーミック電極３２を物
理的な支持部材としても用いることができ、したがって
、あえて厄介な絶縁分離領域５２を第一半導体領域２１
内に作り込むよりは、機械的分離を計った方が便利なこ
ともある。

さらに、こうした単位のデバイス要素構造という考え方
に基づくと、第１５図（ａ）に横型の場合を借りて示さ
れるように、適当な分離領域５２を用いて分離するか、
あるいは第１５図（ｂ）に縦型の場合を借りて示される
ように機械的にも分離する等して互いに電気的に絶縁さ
れた関係の二つの第一半導体領域２１．．２１−２を用
い、各第一半導体領域２１−．，２１２に上記した単位
のデバイス要素構造を少なくとも一つづつ設けた上で、
各単位デバイス要素構造の第四半導体領域２４−、。

２４−２とショットキ接合３０−＋　、　３０−２とに
それぞれ接続している第一デバイス端子Ｔｌ−１＋　Ｔ
ｌ−２をそねそれ相手方の単位デバイス要素構造にあっ
て各々第二、第三領域に接続した第二デバイス端子Ｔ２
−２１　Ｔ２−１に接続すると、一対の端子Ｔ２−１　
、　Ｔ２−２間（またはＬ−＋　＋　Ｔｌ−２間）に逆
並列接続のサージ防護デバイスか得られ、印加されるサ
ージかいずれの極性であっても、それら一対のサージ防
護デバイス部分２０−、．２Ｃ１２のいずれか一方か必
すこれに応答するのて、両極性ないし双極性のサージ防
護装置を得ることができる。

しかるに、本発明では、このような双極性サージの吸収
ということに関し、上記のように片極性サージ吸収デバ
イスの組合せてはなく、単体素子としてたけても双極性
サージの吸収可能なデバイス構造も提案しているので、
次にこれについて説明する。

第１６図　（ａ）　、　（ｂ）は双極性のサージを吸収
可能な機能を持つ本発明サージ防護デバイスの基本的な
実施例ないしは原理構造に関し、縦型と横型の場合を８
示している。とけ言っても、この実施例は、すでに述へ
てぎた片極性サージ吸収用として構成された本発明サー
ジ防護デバイスの持つ構成要件は全て有しているので、
それらについては同一の符号を付すと共に、特に通用で
きない旨を述へない限り、それら各構成要件に関しての
これまでの説明は全て援用することかできる。

双極性サージ吸収用とするために新たに必要な要件の一
つは、第四半導体領域２４か第二半導体類ｆ！；、２２
と同様に、第一半導体領域２１との間で第二のｐｎ接合
を構成する半導体領域に限定されることである。

そして、この第四半導体領域２４に対しては、当該第四
半導体領域２４にとっての少数キャリアを注入し得ると
共に、第一デバイス端子下、に電気的に接続された第五
領域２５（第一半導体領域２１に対しては反対側から第
四半導体領域２４に接触）か付加されており、また、第
二半導体領域２２または第二デバイス端子Ｔ２に対して
電気的に接続され、第一半導体領域２１に対して当該第
一半導体領域２１にとっての少数キャリアを注入し得る
第二のショットキ接合３０’　ないしショットキ・メタ
ル３１′も付加されている。

このような構造では、第四半導体領域２４がこれまで述
へてきた片極性サージ吸収用の本発明サージ防護デバイ
スにおける第四半導体領域２４と全く同様の機能を呈す
るように構成されているのみならず、印加されるサージ
の極性が反転した場合には、上述した第二半導体領域２
２と等価な半導体領域として機能し、全く同様に、第五
領域２５は、これまての説明におけるとは逆の極性のサ
ージが印加された場合、第三領域２３に代わフて当該第
三領域２３か果たしていたと同等の働きをなす。

また、駈たに追加された第二のショットキ接合３０°も
、これまての説明中とは逆の極性のサージ印加時にショ
ットキ接合３０に代わってそれの果たしていた役割を担
う。

つまり、図示のように第一半導体領域２】かｎ型半導体
であって、第三領域、第五領域も共にｎ型半導体領域と
して構成された一般的な場合につぎ述へると、片棒性デ
バイスについて述へて籾たように、第一デバイス端子■
、側か正、第二デノ＼イス端子Ｔ、側か負となる極性で
のサージ印加時には、図示されているサージ防護デバイ
ス２０はこれまてと全く同様の動作をなす。パンチ・ス
ルーや雪崩降伏、ツェナ降伏等を起こすｐｎ接合は第一
半導体領域２１と第二半導体領域２２とて構成されるｐ
ｎ接合であるし、この接合の有する接合容量を速やかに
充電するためにはショットキ接合３０の方からの多数キ
ャリア注入が作用する。換言すれは、新たに設けられた
第五領域２５や第二のショットキ接合３０°は何等有意
の働きをしない。第五半導体領域２５と第四半導体領域
２４とは逆バイアス関係となり、第二ショットキ接合３
０゛も逆バイアスとなるからである。

これに対し、第二デバイス端子Ｔ２側が正、第一デバイ
ス端子Ｔ１側が負となる極性のサージか印加されると、
パンチ・スルーや雪崩降伏、ツェナ降伏等を起こすｐｎ
接合は第一半導体領域２１と第四半導体領域２２との間
の第二のｐｎ接合となり、また、この接合の有する接合
容量ＣＪを速やかに充電するためには新たに設けられた
第二のショットキ接合３０°か機能する。

念のため、降伏現象にはこれまでの実施例と同様にパン
チ・スルーを利用するものとして、これまでとは逆極性
のサージ印加時について述べるか、最初はまず、片極性
サージ吸収用についての既述した説明と同様に、この双
極性サージ吸収用のサージ防護デバイスでも、新たに設
けられたショットキ接合３０′はないものとして基本動
作につき考える。

しかるに、第一半導体領域２１と第四半導体類１．域２
４との間の第二のｐｎ接合が逆バイアスされ、これによ
り生した空乏層か第一半導体領域２１の側へのみならず
、第五半導体領域２５の側に向けても伸び、やがてのこ
とに当該空乏層の下方端部が第五半導体領域２５に達す
ると、第一半導体領域２１と第五半導体領域２５間かパ
ンチ・スルーする。

こうなると、第二半導体領域２２の方から第一半導体領
域２１内に当該第一半導体領域２１にとっての少数キャ
リアが注入され、これが第四半導体領域２４で収集され
て素子電流の流れ始めとなる。

一方、例え第四半導体領域２４と第五半導体領域２５と
が第一デバイス端子Ｔ、に共通に接続されることでその
表面においては互いに電気的に短絡されていても、第四
半導体領域２４を介して流れ始めて以降、増加して行く
素子電流の電流値と、当該素子電流の第四半導体領域２
４内における電流経路に沿った抵抗値との積により求め
られる電圧値（を圧降下）が、第四半導体領域２４と第
五半導体領域２５とにより形成されている整流性接合（
図示の場合は第五半導体領域２５も半導体領域であるの
でｐｎ接合）の順方向電圧に等しくなると、以降、第五
半導体領域２５から第四半導体領域２４に対して第四半
導体領域２４にとっての少数キャリアの注入が起こる。

そして、この第四半導体領域２４への少数キャリアの注
入は、結果として第一、第二デバイス端子Ｔ、　、　７
２間に流れる素子電流の更なる増大を招くことになり、
これかまた、第二半導体領域２２から第一半導体領域２
１への少数キャリアの注入を促進するという正帰還現象
を招く。

そのため、第２２図に示されている電圧対電流（Ｖ−Ｉ
）特性図に対し、原点対称な関係で第三象限に描かれる
か、やがてのことに既述した正帰還現象がデバイス内部
で生していることの表ねとして、第一、第二デバイス端
子Ｔ＋　、　Ｔ２間に表れるデバイス両端電圧はブレー
ク・オーバを開始した時の電圧値であるブレーク・オー
バ電圧−■６゜よりも絶対値において低く、さらには最
初にパンチ・スルーを開始した時の降伏電圧−ＶＢＲよ
りも絶対値において低いクランプ電圧−■２に移行する
ことかでき、これにより、素子の発熱を抑えながら大き
なサージ電流の吸収か可能となる。

そしてまた、このように第一デハイス端子Ｔ１側か負と
なる極性のサージにおいても、当該印加されたサージの
電圧かブレーク・オーバ電圧−ＶＢＯより絶対値におい
て小さい範囲内にあるにも拘らず、その電圧の時間微分
値ｄＶ／ｄｔか大きかったかためにターン・オン（ブレ
ーク・オーバ）してしまう誤動作が生ずるおそれは、新
たに付加された第二のショットキ接合３０°の働きによ
り低減することができる。

すなわち、第一半導体領域２１と第四半導体領域２４と
による第二のｐｎ接合を逆バイアスする極性のサージが
印加され、したがって第一半導体領域２１と第二半導体
領域２２との接合か順バイアスされる関係となる時には
、新たに設けられた第二のショットキ接合３０゛を介す
る第一半導体領域２１にとっての多数キャリア電流によ
り、第一半導体領域２１と第四半導体領域２４とて構成
される第二のｐｎ接合の接合容量Ｃ４を速やかに充電す
ることができるので、先に０式に示した変位電流１．値
を抑え、誤応答を抑制することかできる。

このようなことからして結局、第１６図示の構成に従う
本発明のサージ防護デバイス２０は、双極性のサージが
吸収可能であるのみならず、各極性に関して既述した”
小さなサージ”には応答しないという極めて顕著な効果
を有する。

たたし、特殊な場合、第五領域２５は有するか第二のシ
ョットキ接合３０゛は設けない構成も考えられる。この
場合には当然、双極性サージ吸収機能は有するか、一方
の極性に関しては逆耐圧を持たない素子となる。もちろ
ん、これも、片極性サージ吸収用の本発明サージ防護デ
バイスの構成要件は少なくとも全て満たしているので、
本発明の範囲内に入り、使途によっては有効に利用する
ことができる。

また、その構成原理からして明らかなように、上記のよ
うにして構成される双極性サージ吸収用の本発明サージ
防護デバイス２０に対しては、これまて片極性サージ吸
収用の実施例に関し挙げてきた第１〜１２図に基づく種
々の説明、配邊や改変例は、全てほぼそのまま、適用す
ることかできる。

すなわち、第１６図示構成により新たに設けられた第五
半導体領域２５については第三半導体領域２３について
の、第二ショットキ接合３０’　に対しては第一ショッ
トキ接合３０に関しての各限定要件や改変例を通用する
ことがて診、第四半導体領域２４については第二半導体
領域２２に関してのそうした説明を適用することかでき
る。それら各領域に接続するオーミック電極３２ないし
はショットキ・メタル３１やデバイス端子Ｔ、　、　Ｔ
２に関しても同様であるし、第１６図中に仮想線で示さ
れているように、当初の降伏メカニズムに雪崩降伏等の
局所降伏現象を利用する場合に有効な、点々と設けられ
た高濃度領域４１．・・・・・等の採用ももちろん可能
である。

しかし一応、双極性サージ吸収用サージ防護デバイス２
０としてもより具体的な実施例を示すため、第１７．１
８図に縦型構造の場合と横型構造の場合に即し、それぞ
れ一つづつを挙げて置く。

第１７図示の縦型構造による双極性サージ吸収用サージ
防護デバイス２０では、先に第４，５図に即して述へた
説明に基つき、第一、第二ショットキ接合３０，３０°
の各−側縁はそれぞれ第一半導体領域２１の対応する側
縁に接触しており、漏れ電流の低減か計られている。

対して第１８図示の横型構造による双極性サージ吸収用
サージ防護デバイス２０ては、第６図示の構造にも鑑み
、それぞれか一対の第二、第四半導体領域２２．２４の
間に第一、第二ショットキ接合３０．３０’　を挟み込
んでおり、より一層、漏れ電流の低減を計っている。も
ちろん、第二、第四半導体領域２２．２４はそれぞれ、
図示されている断面において一対であれは良い。また、
これらいずれの実施例の場合にも、すてに第５図に間し
て述へたように、第一半導体領域２１と第二半導体領域
２２及び第四半導体領域２４とて構成する各空乏層の横
方向延展顕画以内にショットキ接合３０，３０°の側縁
か位置していれは、直接に第二、第四半導体領域２２．
２４の側縁に接触していなくても、それとほとんど等価
な結果を得ることかできる。

そもそもショットキ接合３０．３０’　を構成するショ
ットキ・メタル３１．３１’　についても、第２，３図
に関して説明したように、オーミック電極３３．３２自
体であっても、あるいは別途な導電材料であっても良い
。たた、先の約束の通り、以下においても、オーミック
電極構成用の材！ｖ−１３３，３２がショットキ・メタ
ル３１，３】。

を兼ねる場合を図示しておく。

また、第１７図示の縦型構造では、第三半導体領域２３
、第五半導体領域２５の両側において、それぞれのオー
ミック電極３３．３２は部分Ｐ。で示されるように第二
半導体領域２２、第四半導体領域２４に接触しており、
第８．９図に関して説明したように電流の均一化が予定
されているし、逆に第１８図示の横型構造においては、
互いに臨向し合う第二半導体領域２２と第四半導体領域
２４に対しては、符号Ｐ１で示されているように、各オ
ーミック電極３３．３２はそれぞれ接触する部分かなく
、菓７図に関して説明したように、印加されるサージの
極性に応じ、それら第三半導体領域２３か第五半導体領
域２５の下を流れる電流の経路を確定できるようになっ
ていて、ブレーク・オーバ電流上■８゜や保持電流±Ｉ
Ｈの制御性ないしは安定性、ひいてはサージ耐量の確保
に寄与し得るようになっている。

また、第１７図の方には、局所的な雪崩降伏現象を防く
ために有効なガート・リング６１も仮想線により採用可
能なことか示され、当然、既述したフィールド・プレー
トもまた、任意に採用可能である。

第二半導体領域２２と新たに設けられた第二ショットキ
接合３１°の図示断面に沿う方向（Ｘ方向）の幅関係に
ついても、すてに第四半導体領域２４と第一ショットキ
接合３ｏの各幅関係にっぎ７４ｒｏ−＋３図に即して説
明した所を援用することかできる。

たたし、少し見方を変えると、片極性サージ吸収用サー
ジ防護デバイスに比し、双極性サージ吸収用としたサー
ジ防護デバイスでは、片棒性サージ吸収用の場合に第二
半導体領域２２のみを形成すれは良かった同じ横方向寸
法の中に、第二半導体領域２２と第二ショットキ接合３
０’　とを形成しなけれはならないから、当該第二半導
体領域２２やその中の第三半導体領域２３は領域として
少し寸法的ないし面積的に小さくなるため、その分、サ
ージ耐量は低減する。

しかし、すてに述べた所からも理解されるように、ショ
ットキ接合に必要な断面幅寸法ないしショットキ接合の
面積は要すれば十分小さく抑えることもできるし、本発
明者の実験によっても、サージ耐量の低下の程度は十分
許容可能な範囲内に収めることかてきた。

なお、第１８図示の構造においては、一対の第二半導体
領域２２．２２の中、第四半導体領域２４に近い側にし
か、第三半導体領域２３がなく、同様に一対の第四半導
体領域２４．２４にも第二半導体領域２２に近い側にし
か第五半導体領域２５がないか、動作原理上、それて良
いことは明らかであるし、逆に、仮想線で示されている
ように、各第二半導体領域２２．２２、各第四半導体領
域２４．２４の各々にそれぞれ第三半導体領域２３，２
３、第五半導体領域２５．２５が備えられていてももち
ろん良い。後者の場合には、実質的に、第二半導体領域
２２．２２、第三半導体４Ｊｊｇ２３．２３、そしてシ
ョットキ接合３０°を構成するためのバタンと、第四半
導体領域２４゜２４、第五半導体領域２５，２５、そし
てシヨ・ントキ接合３０を構成するためのバタンとの共
用化か計られ、製造上、同一バタン構造の横方向への繰
返し形成となるので有利である。例えは各領域を形成す
る際のマスク・バタン等、必要な製作バタンには同一の
バタンを使用することかできる。

むしろ、このような共通バタン部分を単位構造と考える
と、次ような発展も可能である。

例えば、少なくとも面内一方向に沿う断面においては二
つと数えられる一対の第四半導体領域２４．２４と、こ
のような二つの第四半導体領域２４．２４に挟まれた一
つの第一ショットキ接合３０と、当該二つの第四半導体
領域２４．２４の各々に備えられた第五半導体領域２５
．２５とをまとめて第一デハイス端子側単位構造とする
。

一方で、少なくとも面内一方向に沿う断面においては二
つの第二半導体領域２２．２２と、これら二つの第二半
導体領域２２．２２に挟まれた一つの第二ショットキ接
合３０゛　と、当該二つの第二半導体領域２２．２２の
各々に備えられた第三半導体領域２３．２３をまとめて
第二デバイス端子側単位構造とする。

その上で、第１９図に示されているように、第一デハイ
ス端子側単位構造と第二デバイス端子側単位構造とを共
通の第一半導体領域２１の一生面にのみ、横方向に沿っ
て適宜離間させながら交互に複数個設け、各第一デバイ
ス端子側の単位構造は共通の第一デバイス端子Ｔ、に共
通接続し、各第二デバイス端子側の単位構造は共通の第
二デバイス端子Ｔ２に接続すると、それら共通接続した
端子を新たな一対のデバイス端子Ｔｔｌ　＋Ｔｔ２とし
て、実質的に双極性サージ吸収タイプのサージ防護デバ
イスの基本構造が複数個、電気的に並列に接続された構
造のデバイス２０が得られる。

そのため、このようなサージ防護デバイス２０における
サージ耐量は、用いる第一、第二単位構造の数に応して
増すことかでき、特に大電流サージの吸収に適したもの
となる。

しかも、第二デバイス端子側単位構造はその一つづつか
その両隣りの第一デバイス端子側単位構造と共に組をな
し、第一デハイス端子側単位構造に関しても同様のこと
か言えるので、集積密度の観点からは極めて高いものか
得られる。

たたし、並設方向で最も外側に位置する第一デハイス端
子側単位構造ないし第二デバイス端子側単位構造におけ
る第四半導体領域２４または第二半導体領域２２には、
特に第五半導体領域２５や第三半導体領域２３はなくて
も良い。

また、装置構造としては第二単位構造と全く同様であっ
ても、各単位構造の第一デバイス端子Ｔ、や第二デバイ
ス端子Ｔ２に関し、結線方法を変えると、第２０区に示
されるような、いわゆるデルタ結線回路に相当する回路
を共通構造２１に内蔵するサージ防護デバイス２０が得
られる。

すなわち、第一デバイス端子側の単位構造と第ニブバイ
ス側の単位構造とを共通の第一半導体領域２１の一主面
上に横方向に適宜間隔を置きなから交互に二つづつ、計
画つ並設し、当該並設方向でそれぞれ外側に位置するこ
とになる一つの第一デバイス端子側単位構造に接続する
第一デバイス端子Ｔ１と一つの第二デバイス端子側単位
構造の第二デバイス端子Ｔ２とを互いに共通に接続して
新たにデルタ結線回路の第一端子Ｔｄｌ　とし、対して
上記並設方向で内側に位置する第二デバイス端子側単位
構造の当該第二デバイス端子Ｔ２と第一デバイス端子側
単位構造の第一デハイス端子Ｔ、はそのまま独立に引き
出し、それぞれ、新たなる第二、第三端子Ｔｄ２　＋Ｔ
ｄ３とすると、この種の分野で良く用いられるように、
このようにして構成される独立三端子型のデバイス構造
を単一の構造体として見た場合、−通信回線分に係るサ
ージ防護機能をこの一つの構造体に任せることができる
。つまり、−通信回線を構成する一対の線路の各々と接
地の間に印加され得るサージ（いわゆるコモン・モート
・サージ）と、一対の線路間に印加され得るサージ（い
わゆるノーマル・モート・サージ）の双方に対し、等し
く防護を計ることかできる。これをもし、双極性二端子
素子によって同機能を達成しようとすれは、そうした二
端子素子は三個、必要になる。

たたし、このようにデルタ結線回路として構成された本
発明のサージ防護デバイスでは、第２０図中に仮想線で
示されているように、並設方向において外側に位置する
第一デバイス側の単位構造の二つの第四半導体領域２４
．２４の中、第五半導体領域２５は並設方向内側に位置
する第四半導体領域２４中にのみ設けてあれは良く、同
様に、当該並設方向で外側に位置する第二デバイス端子
側単位構造の二つの第二半導体領域２２．２２の中、第
三半導体領域２３は並設方向内側に位置する第二半導体
領域２２中にのみ、設けられていて良い。これはもちろ
ん、並設方向で外側に位置する第一、第二デバイス端子
側の各単位構造は、それぞれ並設方向内側でのみ、直く
その隣の第二、第一デハイス端子側端子構造との間で互
いに各極性のサージを吸収し合うからである。

このような第１９図及び第２０図に示される構造は、各
単位構造が第二半導体領域２２や第四半導体領域２４を
それぞれ一つづつしか宥さないものにも通用することが
できる。

しかしこれは、すでに述べた実施例中に含まれるし、逆
に、一対の第二半導体領域２２．２２、第四半導体領域
２４．２４を持つ単位構造を利用することの利点は大き
い。既述の通り、実質的には第一、第二の単位構造は同
一のバタンとして形成でき、しかも、第一または第二デ
バイス端子側の各単位構造が隣合う二つの第二または第
一デバイス端子側単位構造と作用関係になるからである
。

また、冒頭に述へた各公報群にてすてに開示されている
内容も、必要とあれば本発明の各実施例に対して組合せ
ることがてきる。例えは、第三半導体領域２３に対して
第二半導体領域２２の側とは反対側から接する逆導電型
の補助領域を付与し、これを第二デバイス端子に対して
接続して、第三半導体領域２３は当該第二デバイス端子
Ｔ、に対して間接的に接続するように改変すれは、当該
補助領域と第三半導体領域間の降伏電圧をクランプ重圧
の調整に利用することもてき、第一半導体領域２４中に
第孟半導体領域２５を備えさせる場合には、この第五半
導体領域２５に対しても同様の補助領域を付与すること
で、逆極性サージに対してのクランプ電圧も調整するこ
とかできる。

なお、本発明のサージ防護デバイスの製造自体に関して
は何等特殊な工夫を要するものではなく、公知既存のこ
の種半導体デバイスに関する種々の作製技術をして当業
者であれば極めて容易に作製することかできる。

さらに、第二半導体領域２２と第四半導体領域２４をそ
れぞれ複数個の矩形状から構成する場合に有効であるが
、それら各複数個の矩形状第二半導体領域２２と第四半
導体領域２４とが平面投影的に見て互いに直交する方向
に伸びるように設けられていても良く、これによっても
電流の均一化か計れる。

［効　　果］ 本発明によれは、片極性サージ吸収用としても双極性サ
ージ吸収用としても適当なるサージ防護デバイスを提供
することができ、特に、吸収対象のサージとは逆極性の
電圧に関してデバイスとしての逆耐圧を確保しながら、
電圧の尖頭値は小さくてもその電圧の時間微分値か大き
かったかためにブレーク・オーバしてしまうような誤応
答を効果的に防ぐことかてきる。

逆耐圧はまた、用いるショットキ接合の逆耐圧に依存す
ることかできるから、設計の如何によって必要に応して
はブレーク・オーバ電圧より高く設定することもてきる
。

さらに、ショットキ接合と第四半導体領域または第二半
導体領域との並設方向幅に関しての本発明のある態様に
よれば、ブレーク・オーバ電流や保持電流の制御か可能
であるか、または設計仕様に良く従っての安定な値の確
保ができ、サージ耐量についても新たなる設計パラメー
タを与えることができたり、あるいはその値を大きくし
得る。

加えて、単位デバイス要素構造ないしは各デノ＼イス端
子に関しての単位構造とし）う概念を導入した本発明の
また別な態様によれは、本来（よ片極性サージ吸収用と
して構成されたサージ防護デノ＼イスをして双極性サー
ジの吸収可能なサージ防護デバイスを構成することも簡
単に行なえるし、同一基板上への集積化も可能となる外
、製作上も、例えはマスク・バタン等に関して同一バタ
ンを利用てきる等の利点も生まれる。当然、電気的並列
化によるサージ耐量の増強効果を得たり、あるいはまた
、デルタ結線回路等を内蔵するサージ防護デバイスを得
ることもてきる。

【図面の簡単な説明】

第１図は本発明に従って構成された片棒性サージ吸収用
としてのサージ防護デバイスの原理構造ないしは基本的
実施例の概略構成図。 第２図、第３図、第４図、第５図１第６図は、それぞれ
、第１図示実施例構造に対しての各改変例を含む本発明
の各実施例の概略構成図。 第７図は横型構造として本発明のサージ防護デバイスを
構成する場合における第二半導体領域と対応するオーミ
ック電極との接触関係についての説明図。 第８図、第９図は、それぞれ、縦型構造として本発明の
サージ防護デバイスを構成する場合における第二半導体
領域と対応するオーミック電極との接触関係についての
説明図。 第１０図は各領域の寸法に関しての説明図。 第１１図は縦型構造に本発明のサージ防護デバイスを作
製した場合のショットキ接合に関する電流ないし電子流
の態様に関しての説明図。 第１２図は第四半導体領域とショットキ接合の並設方向
幅とブレーク・オーバ電流ないしは保持電流との関係を
一つの傾向として示す説明図。 第１３図は同じく第四半導体領域とショットキ接合の並
設方向幅ないし面積とサージ耐量との関係を一つの傾向
として示す説明図。 第１４図は複数個のサージ防護デバイス部分による集積
化を計った実施例の概略構成図。 第１５図は片極性サージ吸収用の実施例デノ＼イスを用
いながら双極性サージを吸収可能とした実施例の概略構
成図。 第１６図は本発明に従い双極性サージ吸収用として構成
されたサージ防護デバイスの原理構造ないし基本的実施
例の概略構成図。 第１７図、第１８図は、それぞれ、第１６図示の構造に
従って作製された本発明の他の実施例の概略構成図。 第１９図は、並列動作可能にされた本発明サージ防護デ
バイスの他の実施例の概略構成図。 第２０図は、デルタ結線回路を内蔵する形で構成された
本発明の他の実施例の概略構成図。 第２１図は従来の片棒性サージ吸収用として構成された
サージ防護デバイスの原理的な構成図。 第２２図は第２１図示デバイスのサージ吸収に関する特
性図。 第２３図は従来において小さなサージに苅する誤応答を
防ぐための工夫を有するサージ防護デバイスの概略構成
図。 である。 図中、２０は全体としての本発明サージ防護デバイス、
２０゛は説明の便宜上、ショットキ接合部分を除いて示
した仮定デバイス構造、２１は第一半導体領域ないし半
導体基板、２２は第二半導体領域、２３は第三領域、２
４は第四領域ないし第四半導体領域、２５は第五領域な
いし第五単導体領域、３０．３０はショットキ接合、３
１゜３１゛はショットキ・メタル、３２．３３はオーミ
ック電極、４１は高濃度領域、６１．６２はガー１−・
リング、■、は第一デバイス端子、Ｔ２は第二デバイス
端子、である。

Claims (1)

1. 【特許請求の範囲】 （１）第一半導体領域の表裏両主面の中、一方の主面側
   に設けられ、該第一半導体領域の導電型とは逆導電型で
   該第一半導体領域との間でｐｎ接合を形成する第二の半
   導体領域と、 上記第一半導体領域とは対向する側から上記第二半導体
   領域に接触し、該第二半導体領域に対し該第二半導体領
   域にとっての少数キャリアを注入し得る第三領域と、 上記第一半導体領域の上記表裏両主面の中、上記一方に
   対向する他方の主面側に設けられるか、または上記一方
   の主面側にあって上記第二半導体領域から横方向に離間
   した位置に設けられ、該第一半導体領域に対し該第一半
   導体領域にとっての少数キャリアを注入し得る第四領域
   とを有し、 上記第四領域に接続された第一のデバイス端子と、上記
   第二、第三領域に共通に接続された第二のデバイス端子
   との間に、上記第一、第二半導体領域による上記ｐｎ接
   合を逆バイアスする極性で降伏電圧以上の電圧のサージ
   が印加されると降伏し、上記第一、第二のデバイス端子
   間にてサージ電流を吸収し始めると共に、 該降伏後、上記第四領域から上記第一半導体領域への上
   記少数キャリアの注入と、上記第三領域から上記第二半
   導体領域に対する上記少数キャリアの注入との相乗効果
   により、上記吸収し始めたサージ電流の大きさがブレー
   ク・オーバ電流以上になると正帰還現象を介してブレー
   ク・オーバし、上記一対のデバイス端子間を絶対値にお
   いて相対的に低電圧のクランプ電圧に移行させながらサ
   ージ電流を吸収し続ける二端子ブレーク・オーバ型のサ
   ージ防護デバイスであって： 上記第四領域または上記第一のデバイス端子に対して電
   気的に接続されたショットキ・メタルを上記第一半導体
   領域に接触させることで構成され、該第一半導体領域に
   とっての多数キャリアで動作するショットキ接合を有す
   ること： を特徴とするサージ防護デバイス。 （２）上記ショットキ接合は、上記第一半導体領域の上
   記表裏両主面の中、上記第四領域が設けられている主面
   と同じ主面にあって該第四領域と並置の関係で設けられ
   ： 該第四領域または上記第一のデバイス端子 と該ショットキ接合との上記電気的接続は、該第四領域
   の表面の少なくとも一部に対してオーミック接触するオ
   ーミック電極によりなされ： かつ、該オーミック電極は、その一部が上記第一半導体
   領域に対して直接に接触し、該オーミック電極の該接触
   部分が直接、上記ショットキ・メタルを構成しているこ
   と： を特徴とする請求項１に記載のサージ防護デバイス。 （３）上記ショットキ接合は、上記第一半導体領域の上
   記表裏両主面の中、上記第四領域が設けられている主面
   と同じ主面にあって該第四領域と並置の関係で設けられ
   ： 該第四領域または上記第一のデバイス端子と該ショット
   キ接合との上記電気的接続は、該第四領域の表面と上記
   ショットキ・メタルの表面とに対してそれらの少なくと
   も一部にオーミック接触し、かつ、該ショットキ・メタ
   ルとは異なる材料のオーミック電極によりなされている
   こと： を特徴とする請求項１に記載のサージ防護デバイス。 （４）上記ショットキ接合の一側縁部分は、上記第四領
   域の一側縁部分に接触しているか、または該第四領域と
   上記第一半導体領域との接合による空乏層が第一半導体
   領域の主面に沿って伸びる範囲内に存在していること： を特徴とする請求項１、２または３に記載のサージ防護
   デバイス。 （５）上記第四領域は、少なくとも面内一方向に沿う断
   面においては互いに離間した二つ以上の複数個から構成
   され： 上記ショットキ接合も上記断面における上記複数個の第
   四領域の数より一つ少ない数で構成されており： 該各ショットキ接合は、上記断面においてそれぞれ隣接
   する一対の第四領域間に設けられ：該各ショットキ接合
   の両側縁部分の各々は、該ショットキ接合を挟む上記一
   対の第四領域の臨向し合う一側縁部分にそれぞれ直接に
   接触しているか、またはそれぞれの第四領域と上記第一
   半導体領域との接合による空乏層が第一半導体領域の主
   面に沿って伸びる範囲内に位置していること： を特徴とする請求項１、２または３に記載のサージ防護
   デバイス。 （６）上記ショットキ接合は、平面的に見て複数の第四
   領域により取囲まれており： 各第四領域に向かい合う上記ショットキ接合の側縁部分
   の各々は、該各向かい合う各第四領域の一側縁部分にそ
   れぞれ直接に接触しているか、またはそれぞれの第四領
   域と上記第一半導体領域との接合による空乏層が第一半
   導体領域の主面に沿って伸びる範囲内に位置しているこ
   と： を特徴とする請求項１、２または３に記載のサージ防護
   デバイス。 （７）上記ショットキ接合は、平面形状として正多角形
   状または円に近い正多角形状であること：を特徴とする
   請求項１、２、３、４、５または６に記載のサージ防護
   デバイス。（８）上記ショットキ接合は、平面形状とし
   て円形であること： を特徴とする請求項１、２、３、４、５または６に記載
   のサージ防護デバイス。 （９）上記ショットキ接合は、平面形状として平行四辺
   形であること： を特徴とする請求項１、２、３、４、５または６に記載
   のサージ防護デバイス。 （１０）上記ショットキ接合は、平面形状として三角形
   であること： を特徴とする請求項１、２、３、４、５または６に記載
   のサージ防護デバイス。 （１１）上記第四領域及び上記ショットキ接合と上記第
   二半導体領域とは上記第一半導体領域の厚味方向に対向
   して位置し： かつ、得るべきサージ耐量に応じ、該第四領域の面積と
   上記ショットキ接合の面積の比が設定されていること： を特徴とする請求項１、２、３、４、５、６、７、８、
   ９または１０に記載のサージ防護デバイス。 （１２）上記第四領域及び上記ショットキ接合と上記第
   二半導体領域とは上記第一半導体領域の厚味方向に対向
   して位置し： かつ、得るべきブレーク・オーバ電流または保持電流に
   応じ、上記第四領域と上記ショットキ接合との並設方向
   に沿う第四領域の長さが規定されていること： を特徴とする請求項１、２、３、４、５、６、７、８、
   ９、１０または１１に記載のサージ防護デバイス。 （１３）上記第四領域及び上記ショットキ接合と上記第
   二半導体領域とは上記第一半導体領域の厚味方向に対向
   して位置し： かつ、該ショットキ接合は、平面的に見てその全体形状
   か、少なくともその一部分に、第四領域との並設方向に
   沿う幅を持つ矩形ないしほぼ矩形の形状部分を有してい
   て： 該ショットキ接合の該形状部分の上記幅は、該ショット
   キ接合を介し上記第一半導体領域に該第一半導体領域に
   とっての多数キャリアに基づく電流が流れるとき、該電
   流がほぼ集中的に流れ込むか流れ出る幅以下となってい
   ること： を特徴とする請求項１、２、３、４、５、６、１１また
   は１２に記載のサージ防護デバイス。（１４）上記第四
   領域及び上記ショットキ接合と上記第二半導体領域とは
   上記第一半導体領域の厚味方向に対向して位置し： かつ、該ショットキ接合は、平面的に見てその全体形状
   か、少なくともその一部分に、第四領域との並設方向に
   沿う幅を持つ矩形ないしほぼ矩形の形状部分を有してい
   て： 該ショットキ接合の該形状部分の上記幅方向両側にそれ
   ぞれ上記第四領域が接触するか、またはそれぞれの第四
   領域と上記第一半導体領域との接合による空乏層が第一
   半導体領域の主面に沿って伸びる範囲内の距離だけ離れ
   て、該各第四領域が該ショットキ接合の該幅方向両側に
   位置し： 該ショットキ接合の該形状部分の上記幅は、該ショット
   キ接合を介し上記第一半導体領域に該第一半導体領域に
   とっての多数キャリアに基づく電流が流れるとき、該電
   流がほぼ集中的に流れ込むか流れ出る幅の二倍以下とな
   っていること： を特徴とする請求項１、２、３、４、５、６、１１また
   は１２に記載のサージ防護デバイス。（１５）上記第四
   領域及び上記ショットキ接合と上記第二半導体領域とは
   上記第一半導体領域の厚味方向に対向して位置し： かつ、該ショットキ接合は、平面的に見てその全体形状
   か、少なくともその一部分に、第四領域との並設方向に
   沿う幅を持つ矩形ないしほぼ矩形の形状部分を有してい
   て： 該ショットキ接合の該形状部分の上記幅は、該ショット
   キ接合を介し上記第一半導体領域に該第一半導体領域に
   とっての多数キャリアに基づく電流が流れるとき、該電
   流がほぼ集中的に流れ込むか流れ出る幅よりも広幅とな
   っていること： を特徴とする請求項１、２、３、４、５、６、１１また
   は１２に記載のサージ防護デバイス。 （１６）上記ショットキ接合の上記幅は、上記第一半導
   体領域の上記厚味方向に沿う上記第四領域と上記第二半
   導体領域との離間距離以下となっていること： を特徴とする請求項１５に記載のサージ防護デバイス。 （１７）上記ショットキ接合の上記幅は、上記第一半導
   体領域の厚味以下となっていること： を特徴とする請求項１５に記載のサージ防護デバイス。 （１８）上記第四領域及び上記ショットキ接合は、上記
   第一半導体領域の表裏両主面の中、上記第二半導体領域
   が設けられている主面と同じ側の主面に設けられており
   ： 上記ショットキ接合と上記第二半導体領域との間の横方
   向間隔部分に上記第四領域が設けられていること： を特徴とする請求項１、２、３、４、５、６、７、８、
   ９、または１０に記載のサージ防護デバイス。 （１９）上記第四領域及び上記ショットキ接合は、上記
   第一半導体領域の表裏両主面の中、上記第二半導体領域
   が設けられている主面と同じ側の主面において該第二半
   導体領域に対して横方向に離間した位置に設けられてお
   り： 上記第二半導体領域及び上記第三領域の上記第二デバイ
   ス端子に対する共通の電気的接続は、該第二半導体領域
   の表面と該第三領域の表面とにそれぞれオーミック接触
   するオーミック電極によりなされ： ただし、該オーミック電極は、上記第三領域から見て上
   記第四領域に向かう方向においては該第三領域と上記第
   二半導体領域との接触部分を越えて該第二半導体領域の
   表面上に接触する部分を有さないこと： を特徴とする請求項１、２、３、４、５、６、７、８、
   ９、１０または１８に記載のサージ防護デバイス。 （２０）上記第四領域及び上記ショットキ接合は、上記
   第一半導体領域の表裏両主面の中、上記第二半導体領域
   が設けられている主面と対向する側の主面に設けられ： 上記第二半導体領域及び上記第三領域の上記第二デバイ
   ス端子に対する共通の電気的接続は、該第二半導体領域
   の表面と該第三領域の表面とにそれぞれオーミック接触
   するオーミック電極によりなされ： かつ、該オーミック電極は、上記第三領域から見てその
   両側の上記第二半導体領域の表面部分に共に接触する部
   分を有すること： を特徴とする請求項１、２、３、４、５、６、７、８、
   ９、１０、１１、１２、１３、１４、１５、１６または
   １７に記載のサージ防護デバイス。 （２１）上記第二半導体領域、第三領域、第四領域、シ
   ョットキ接合から成る単位のデバイス要素構造を、上記
   第一半導体領域に複数個集積し：該各単位の要素構造の
   各々の上記第四領域と上記ショットキ接合は上記第一デ
   バイス端子に対して全て共通に電気的接続を取る一方： 該各単位の要素構造の上記第二半導体領域と第三領域は
   上記第二デバイス端子に対して全て共通に電気的接続を
   取ること： を特徴とする請求項１、２、３、４、５、６、７、８、
   ９、１０、１１、１２、１３、１４、１５、１６、１７
   、１８、１９または２０に記載のサージ防護デバイス。 （２２）上記第一半導体領域を互いに電気的に絶縁され
   た独立な関係で二つ用い： 該二つの第一半導体領域の各々にそれぞれ、上記第二半
   導体領域、第三領域、第四領域、ショットキ接合から成
   る単位のデバイス要素構造を設けると共に： 上記二つの第一半導体領域のそれぞれに形成された上記
   第四領域と上記ショットキ接合とが電気的に接続されて
   いる計二つの上記第一デバイス端子の各々を、他方の上
   記第一半導体領域に形成された上記第二半導体領域と第
   三領域とが電気的に接続されている上記第二デバイス端
   子に接続し、それら一対の接続線路から新たな一対のデ
   バイス端子を引き出したこと： を特徴とする請求項１、２、３、４、５、６、７、８、
   ９、１０、１１、１２、１３、１４、１５、１６、１７
   、１８、１９または２０に記載のサージ防護デバイス。 （２３）第一半導体領域の表裏両主面の中、一方の主面
   側に設けられ、該第一半導体領域の導電型とは逆導電型
   で該第一半導体領域との間で第一のｐｎ接合を形成する
   第二の半導体領域と、 上記第一半導体領域とは対向する側から上記第二半導体
   領域に接触し、該第二半導体領域に対し該第二半導体領
   域にとっての少数キャリアを注入し得る第三領域と、 上記第一半導体領域の上記表裏両主面の中、上記一方に
   対向する他方の主面側に設けられるか、または上記一方
   の主面側にあって上記第二半導体領域から横方向に離間
   した位置に設けられ、該第一半導体領域の導電型とは逆
   導電型で該第一半導体領域との間で第二のｐｎ接合を形
   成する第四の半導体領域と、 上記第一半導体領域とは対向する側から上記第四半導体
   領域に接触し、該第四半導体領域に対し該第四半導体領
   域にとっての少数キャリアを注入し得る第五領域とを有
   し、 上記第四、第五領域に共通に接続された第一のデバイス
   端子と、上記第二、第三領域に共通に接続された第二の
   デバイス端子との間に、上記第一ｐｎ接合または上記第
   二ｐｎ接合を逆バイアスする極性で降伏電圧以上の電圧
   のサージが印加されると降伏し、上記第一、第二のデバ
   イス端子間にてサージ電流を吸収し始めると共に、 該降伏後、上記第四半導体領域から上記第一半導体領域
   への上記少数キャリアの注入と、上記第三領域から上記
   第二半導体領域に対する上記少数キャリアの注入との相
   乗効果、または上記第二半導体領域から上記第一半導体
   領域への上記少数キャリアの注入と、上記第五領域から
   上記第四半導体領域に対する上記少数キャリアの注入と
   の相乗効果により、上記吸収し始めたサージ電流の大き
   さがブレーク・オーバ電流以上になると正帰還現象を介
   してブレーク・オーバし、上記一対のデバイス端子間を
   絶対値において相対的に低電圧のクランプ電圧に移行さ
   せながらサージ電流を吸収し続ける双極性サージ吸収用
   二端子ブレーク・オーバ型のサージ防護デバイスであつ
   て： 上記第四半導体領域または上記第一のデバ イス端子に対して電気的に接続された第一のショットキ
   ・メタルを上記第一半導体領域に接触させることで構成
   され、該第一半導体領域にとっての多数キャリアで動作
   する第一のショットキ接合と、上記第二半導体領域また
   は上記第二のデバイス端子に対して電気的に接続された
   第二のショットキ・メタルを上記第一半導体領域に接触
   させることで構成され、該第一半導体領域にとっての多
   数キャリアで動作する第二のショットキ接合とを有する
   こと： を特徴とするサージ防護デバイス。 （２４）上記第一のショットキ接合と上記第四の半導体
   領域、及び上記第二のショットキ接合と上記第二の半導
   体領域は、それぞれに互いに並置の関係で設けられ： 該第四半導体領域または上記第一のデバイス端子と該第
   一のショットキ接合との上記電気的接続は、該第四半導
   体領域の表面の少なくとも一部に対してオーミック接触
   する第一のオーミック電極によりなされ： 該第二半導体領域または上記第一のデバイス端子と該第
   二のショットキ接合との上記電気的接続は、該第二半導
   体領域の表面の少なくとも一部に対してオーミック接触
   する第二のオーミック電極によりなされると共に： 上記第一、第二のオーミック電極は、その一部が上記第
   一半導体領域に対して直接に接触することにより、該第
   一、第二のオーミック電極の該接触部分が直接、それぞ
   れ対応する上記第一、第二のショットキ・メタルを構成
   していること： を特徴とする請求項２３に記載のサージ防護デバイス。 （２５）上記第一のショットキ接合と上記第四の半導体
   領域、及び上記第二のショットキ接合と上記第二の半導
   体領域は、それぞれに互いに並置の関係で設けられ： 該第四半導体領域または上記第一のデバイス端子と該第
   一のショットキ接合との上記電気的接続は、該第四半導
   体領域の表面と該第一のショットキ・メタルの表面とに
   対してそれらの少なくとも一部にオーミック接触し、か
   つ、該第一のショットキ・メタルとは異なる材料の第一
   のオーミック電極によりなされ： 該第二半導体領域または上記第二のデバイス端子と該第
   二のショットキ接合との上記電気的接続は、該第二半導
   体領域の表面と該第二のショットキ・メタルの表面とに
   対してそれらの少なくとも一部にオーミック接触し、か
   つ、該第二のショットキ・メタルとは異なる材料の第二
   のオーミック電極によりなされていること：を特徴とす
   る請求項２３に記載のサージ防護デバイス。 （２６）上記第一のオーミック電極は、さらに第五領域
   とも電気的に接続する一連の部材として構成され： 上記第二のオーミック電極は、さらに第三領域とも電気
   的に接続する一連の部材として構成されていること： を特徴とする請求項２４または２５に記載のサージ防護
   デバイス。 （２７）上記第一ショットキ接合の一側縁部分は、上記
   第四半導体領域の一側縁部分に接触しているか、または
   該第四半導体領域と上記第一半導体領域との接合による
   空乏層が第一半導体領域の主面に沿って伸びる範囲内に
   存在し： 上記第二ショットキ接合の一側縁部分は、上記第二半導
   体領域の一側縁部分に接触しているか、または該第二半
   導体領域と上記第一半導体領域との接合による空乏層が
   第一半導体領域の主面に沿って伸びる範囲内に存在して
   いること： を特徴とする請求項２３、２４、２５または２６に記載
   のサージ防護デバイス。 （２８）上記第四、第二半導体領域は、少なくとも面内
   一方向に沿う断面においてはそれぞれ互いに離間した二
   つ以上の複数個から構成され： 上記第一、第二ショットキ接合も、上記断面における上
   記複数個の第四、第二半導体領域の数よりそれぞれ一つ
   づつ少ない数で構成されており： 上記個々の第一ショットキ接合は、それぞ れ、隣接する一対の第四半導体領域間に設けられ： 該各第一ショットキ接合の両側縁部分の各々は、該各第
   一ショットキ接合を挟む一対の上記第四半導体領域の臨
   向し合う一側縁部分にそれぞれ直接に接触しているか、
   またはそれぞれの第四半導体領域と上記第一半導体領域
   との接合による空乏層が第一半導体領域の主面に沿って
   伸びる範囲内に位置している一方： 上記個々の第二ショットキ接合は、それぞ れ、隣接する一対の第二半導体領域間に設けられ： 該各第二ショットキ接合の両側縁部分の各々は、該各第
   二ショットキ接合を挟む一対の上記第二半導体領域の臨
   向し合う一側縁部分にそれぞれ直接に接触しているか、
   またはそれぞれの第二半導体領域と上記第一半導体領域
   との接合による空乏層が第一半導体領域の主面に沿って
   伸びる範囲内に位置していること： を特徴とする請求項２３、２４、２５または２６に記載
   のサージ防護デバイス。 （２９）上記第一、第二ショットキ接合は、平面的に見
   て、複数の第四、第二半導体領域によりそれぞれ取囲ま
   れており： 上記各第四半導体領域に向かい合う上記第一ショットキ
   接合の側縁部分の各々は、該各向かい合う各第四半導体
   領域の一側縁部分にそれぞれ直接に接触しているか、ま
   たはそれぞれの第四半導体領域と上記第一半導体領域と
   の接合による空乏層が第一半導体領域の主面に沿って伸
   びる範囲内に位置しており： 上記各第二半導体領域に向かい合う上記第二ショットキ
   接合の側縁部分の各々は、該各向かい合う各第二半導体
   領域の一側縁部分にそれぞれ直接に接触しているか、ま
   たはそれぞれの第二半導体領域と上記第一半導体領域と
   の接合による空乏層が第一半導体領域の主面に沿つて伸
   びる範囲内に位置していること： を特徴とする請求項２３、２４、２５または２６に記載
   のサージ防護デバイス。 （３０）上記第一、第二のショットキ接合は、平面形状
   としてそれぞれ正多角形状または円に近い正多角形状で
   あること： を特徴とする請求項２３、２４、２５、２６、２７、２
   ８または２９に記載のサージ防護デバイス。 （３１）上記第一、第二のショットキ接合は、平面形状
   として円形であること： を特徴とする請求項２３、２４、２５、２６、２７、２
   ８または２９に記載のサージ防護デバイス。 （３２）上記第一、第二のショットキ接合は、平面形状
   として平行四辺形であること： を特徴とする請求項２３、２４、２５、２６、２７、２
   ８または２９に記載のサージ防護デバイス。 （３３）上記第一、第二のショットキ接合は、平面形状
   として三角形であること： を特徴とする請求項２３、２４、２５、２６、２７、２
   ８または２９に記載のサージ防護デバイス。 （３４）上記第四半導体領域及び上記第一ショットキ接
   合と上記第二半導体領域及び上記第二ショットキ接合と
   は上記第一半導体領域の厚味方向に対向して位置し： かつ、印加される上記サージの各極性ごとに得るべきサ
   ージ耐量に応じ、上記第四半導体領域の面積と上記第一
   ショットキ接合の面積の比、及び第二半導体領域の面積
   と上記第二ショットキ接合の面積の比がそれぞれ設定さ
   れていること： を特徴とする請求項２３、２４、２５、２６、２７、２
   ８、２９、３０、３１、３２または３３に記載のサージ
   防護デバイス。 （３５）上記第四半導体領域及び上記第一ショットキ接
   合と上記第二半導体領域及び上記第二ショットキ接合と
   は上記第一半導体領域の厚味方向に対向して位置し： かつ、印加される上記サージの各極性ごとに得るべきブ
   レーク・オーバ電流または保持電流に応じ、上記第四半
   導体領域と上記第一ショットキ接合との並設方向に沿う
   該第四半導体領域の長さ、及び上記第二半導体領域と上
   記第二ショットキ接合との並設方向に沿う該第二半導体
   領域の長さが規定されていること： を特徴とする請求項２３、２４、２５、２６、２７、２
   ８、２９、３０、３１、３２、３３または３４に記載の
   サージ防護デバイス。 （３６）上記第四半導体領域及び上記第一ショットキ接
   合と上記第二半導体領域及び上記第二ショットキ接合と
   は上記第一半導体領域の厚味方向に対向して位置し： かつ、上記第一、第二ショットキ接合は、平面的に見て
   、それぞれその全体形状か、少なくともその一部分に、
   上記第四、第二半導体領域との各々の並設方向に沿う幅
   を持つ矩形ないしほぼ矩形の形状部分を有していて： 該第一、第二ショットキ接合の各々の上記形状部分の上
   記幅は、上記第一半導体領域に該第一半導体領域にとっ
   ての多数キャリアに基づく電流が流れるとき、該電流が
   ほぼ集中的に流れ込むか流れ出る幅以下となっているこ
   と： を特徴とする請求項２３、２４、２５、２６、２７、２
   ８、２９、３４または３５に記載のサージ防護デバイス
   。 （３７）上記第四半導体領域及び上記第一ショットキ接
   合と上記第二半導体領域及び上記第二ショットキ接合と
   は上記第一半導体領域の厚味方向に対向して位置し： かつ、上記第一、第二ショットキ接合は、平面的に見て
   、それぞれその全体形状か、少なくともその一部分に、
   上記第四、第二半導体領域との各々の並設方向に沿う幅
   を持つ矩形ないしほぼ矩形の形状部分を有していて： 該第一、第二ショットキ接合の該形状部分の上記幅方向
   両側にそれぞれ上記第四、第二半導体領域が接触するか
   、またはそれぞれの第四、第二半導体領域と上記第一半
   導体領域との各接合による空乏層が第一半導体領域の表
   裏各主面に沿って伸びる範囲内の距離だけ離れて、該各
   第四、第二半導体領域が該第一、第二ショットキ接合の
   該幅方向両側に位置し： 該第一、第二ショットキ接合の各々の上記形状部分の上
   記幅は、上記第一半導体領域に該第一半導体領域にとっ
   ての多数キャリアに基づく電流が流れるとき、該電流が
   ほぼ集中的に流れ込むか流れ出る幅の二倍以下となって
   いること： を特徴とする請求項２３、２４、２５、２６、２７、２
   ８、２９、３４または３５に記載のサージ防護デバイス
   。 （３８）上記第四半導体領域及び上記第一ショットキ接
   合と上記第二半導体領域及び上記第二ショットキ接合と
   は上記第一半導体領域の厚味方向に対向して位置し： かつ、第一、第二ショットキ接合は、平面的に見てそれ
   ぞれその全体形状か、少なくともその一部分に、上記第
   四、第二半導体領域との各々の並設方向に沿う幅を持つ
   矩形ないしほぼ矩形の形状部分を有していて： 該第一、第二ショットキ接合の各々の上記形状部分の上
   記幅は、上記第一半導体領域に該第一半導体領域にとっ
   ての多数キャリアに基づく電流が流れるとき、該電流が
   ほぼ集中的に流れ込むか流れ出る幅よりも広幅となって
   いること： を特徴とする請求項２３、２４、２５、２６、２７、２
   ８、２９、３４または３５に記載のサージ防護デバイス
   。 （３９）上記第一、第二ショットキ接合の上記幅はそれ
   ぞれ、上記第一半導体領域の上記厚味方向に沿う上記第
   四半導体領域と上記第二半導体領域との離間距離以下と
   なっていること： を特徴とする請求項３８に記載のサージ防護デバイス。 （４０）上記第一、第二ショットキ接合の上記幅はそれ
   ぞれ、上記第一半導体領域の厚味以下となっていること
   ： を特徴とする請求項３９に記載のサージ防護デバイス。 （４１）上記第四半導体領域及び上記第二半導体領域は
   、上記第一半導体領域の表裏両主面の中、どちらか同じ
   側の主面上に互いに横方向に離間して設けられており： 該第一半導体領域の上記主面上において、上記第四半導
   体領域に上記電気的に接続される上記第一ショットキ接
   合と、上記第二半導体領域に上記電気的に接続される上
   記第二ショットキ接合との横方向離間部分の間の領域に
   、上記第四、第二半導体領域が設けられていること：を
   特徴とする請求項２３、２４、２５、２６、２７、２８
   、２９、３０、３１、３２または３３に記載のサージ防
   護デバイス。 （４２）上記第四半導体領域及び上記第二半導体領域は
   、上記第一半導体領域の表裏両主面のいずれか一方の主
   面上にあって互いに横方向に離間して設けられており： 該第一半導体領域の上記主面上において、上記第四半導
   体領域に電気的に接続されている上記第一ショットキ接
   合と、上記第二半導体領域に電気的に接続されている上
   記第二ショットキ接合との横方向離間部分の間の領域に
   上記第四、第二半導体領域が並設されている一方：上記
   第一のオーミック電極は、上記第五領域から見て上記第
   二半導体領域に向かう方向においては該第五領域と上記
   第四半導体領域との接触部分を越えて該第四半導体領域
   の表面上に接触する部分を有さず： 上記第二のオーミック電極は、上記第三領域から見て上
   記第四半導体領域に向かう方向においては該第三領域と
   上記第二半導体領域との接触部分を越えて該第二半導体
   領域の表面上に接触する部分を有さないこと： を特徴とする請求項２３、２４、２５、２６、２７、２
   ８、２９、３０、３１、３２または３３に記載のサージ
   防護デバイス。 （４３）上記第四半導体領域は上記第一半導体領域の表
   裏両主面の一方の主面に、また、上記第二半導体領域は
   他方の主面に設けられており： 上記第一のオーミック電極は、上記第五領域から見てそ
   の両側の上記第四半導体領域の表面上に共に接触する部
   分を有し： 上記第二のオーミック電極は、上記第三領域から見てそ
   の両側の上記第二半導体領域の表面上に共に接触する部
   分を有すること： を特徴とする請求項２３、２４、２５、２６、２７、２
   ８、２９、３０、３１、３２、３３、３４、３５、３６
   、３７、３８、３９または４０に記載のサージ防護デバ
   イス。 （４４）二つの第四半導体領域と、該二つの第四半導体
   領域の間に挟まれた一つの第一ショットキ接合と、上記
   二つの第四半導体領域の少なくとも一方に設けられた少
   なくとも一つの上記第五領域とで上記第一デバイス端子
   側の単位構造を構成する一方： 二つの第二半導体領域と、該二つの第二半導体領域の間
   に挟まれた一つの第二ショットキ接合と、上記二つの第
   二半導体領域の少なくとも一方に設けられた少なくとも
   一つの上記第三領域とで上記第二デバイス端子側の単位
   構造を構成したこと： を特徴とする請求項２３、２４、２５、２６、２７、２
   ８、２９、３０、３１、３２、３３、３４、３５、３６
   、３７、３８、３９、４０、４１、４２または４３に記
   載のサージ防護デバイス。 （４５）上記第一デバイス端子側の単位構造と上記第二
   デバイス端子側の単位構造を上記第一半導体領域の表裏
   両主面の中、一方の一主面上に横方向に離間して設け： 上記少なくとも一つの上記第五領域は上記二つの第四半
   導体領域の中、上記第二半導体領域に近い側に、また、
   上記少なくとも一つの第三領域は、上記二つの第二半導
   体領域の中、上記第四半導体領域に近い側に設けたこと
   ： を特徴とする請求項４４に記載のサージ防護デバイス。 （４６）上記二つの第四半導体領域中にそれぞれ一つづ
   つ第五領域を設ける一方： 上記二つの第二半導体領域中にもそれぞれ一つづつ、上
   記第三領域を設けたこと： を特徴とする請求項４５に記載のサージ防護デバイス。 （４７）上記第一デバイス端子側の単位構造と、上記第
   二デバイス端子側の単位構造を一つの上記第一半導体領
   域の表裏両主面の一方にのみ、横方向に間隔を置きなが
   ら交互に複数個設け： 上記第一デバイス端子側の各単位構造の上記第四半導体
   領域、第五領域、そして第一ショットキ接合を該第一の
   デバイス端子に共通に接続すると共に： 上記第二デバイス端子側の各単位構造の上記第二半導体
   領域、第三領域、そして第二ショットキ接合を該第二の
   デバイス端子に共通に接続したこと： を特徴とする請求項４４、４５または４６に記載のサー
   ジ防護デバイス。 （４８）二つの第四半導体領域と、該二つの第四半導体
   領域の間に挟まれた一つの第一ショットキ接合と、上記
   二つの第四半導体領域のそれぞれに設けられた二つの上
   記第五領域とで上記第一デバイス端子側の単位構造を構
   成する一方： 二つの第二半導体領域と、該二つの第二半導体領域の間
   に挟まれた一つの第二ショットキ接合と、上記二つの第
   二半導体領域のそれぞれに設けられた二つの上記第三領
   域とで上記第二デバイス端子側の単位構造を構成し： 該第一デバイス端子側の単位構造と、該第二デバイス端
   子側の単位構造を、一つの上記第一半導体領域の表裏両
   主面の一方にのみ、横方向に間隔を置きながら交互に二
   つづつ並設し：該並設方向においてそれぞれ外側に位置
   する第一デバイス端子側の単位構造の該第一デバイス端
   子と、第二デバイス端子側の単位構造の該第二デバイス
   端子とを共通に接続して新たにデルタ結線回路の第一端
   子とし： 上記並設方向で内側に位置する各々一つづつの上記第二
   デバイス端子側単位構造の該第二端子と、上記第一デバ
   イス端子側単位構造の該第一デバイス端子は、新たにそ
   れぞれ、上記デルタ結線回路の第二、第三端子とし： 上記デルタ結線回路の第一、第二端子間、上記第二、第
   三端子間、そして上記第三、第一端子間を、それぞれ独
   立な双極性サージ吸収用の二端子としたこと： を特徴とする請求項２３、２４、２５、２６、２７、２
   ８、２９、３０、３１、３２、３３、４１または４２に
   記載のサージ防護デバイス。（４９）上記並設方向にお
   いてそれぞれ外側に位置する第一デバイス端子側の単位
   構造においては、その二つの第四半導体領域のそれぞれ
   に上記二つの上記第五領域を設けるに代え、該並設方向
   で内側に位置する該第四半導体領域中にのみ、該第五領
   域を設けると共に： 上記並設方向において外側に位置する上記第二デバイス
   端子側の単位構造においては、その二つの第二半導体領
   域のそれぞれに上記二つの上記第三領域を設けるに代え
   、該並設方向で内側に位置する該第二半導体領域中にの
   み、該第三領域を設けたこと： を特徴とする請求項４８に記載のサージ防護デバイス。