JPH098137A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH098137A JPH098137A JP17662695A JP17662695A JPH098137A JP H098137 A JPH098137 A JP H098137A JP 17662695 A JP17662695 A JP 17662695A JP 17662695 A JP17662695 A JP 17662695A JP H098137 A JPH098137 A JP H098137A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- semiconductor device
- wiring layer
- amorphous silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】層間絶縁膜に用いられるＳＯＧ膜から装置内部
に水分が拡散して素子特性を劣化させることを防止す
る。 【構成】金属配線１３の上に形成したＣＶＤ酸化膜１４
の上に非晶質シリコン又は多結晶シリコンからなる絶縁
膜１５を形成する。その上に、段差軽減のためのＳＯＧ
膜１６を塗布形成し、更にその上にＣＶＤ酸化膜１７を
形成して、多層構造の層間絶縁膜を形成する。 【効果】非晶質シリコン又は多結晶シリコンからなる絶
縁膜１５が水分のバリア膜となって、ＳＯＧ膜１６から
の水分が装置内部に拡散することを防止する。
に水分が拡散して素子特性を劣化させることを防止す
る。 【構成】金属配線１３の上に形成したＣＶＤ酸化膜１４
の上に非晶質シリコン又は多結晶シリコンからなる絶縁
膜１５を形成する。その上に、段差軽減のためのＳＯＧ
膜１６を塗布形成し、更にその上にＣＶＤ酸化膜１７を
形成して、多層構造の層間絶縁膜を形成する。 【効果】非晶質シリコン又は多結晶シリコンからなる絶
縁膜１５が水分のバリア膜となって、ＳＯＧ膜１６から
の水分が装置内部に拡散することを防止する。
Description
【０００１】
【産業上の利用分野】本発明は、配線層とその配線層の
上に形成された層間絶縁膜とを有する半導体装置及びそ
の製造方法に関し、例えば、多層配線構造の半導体装置
及びその製造方法に適用して特に好適なものである。
上に形成された層間絶縁膜とを有する半導体装置及びそ
の製造方法に関し、例えば、多層配線構造の半導体装置
及びその製造方法に適用して特に好適なものである。
【０００２】
【従来の技術】従来、半導体装置における多層配線間の
層間絶縁膜には、ＴＥＯＳ（tetraethyl orthosilicat
e) を原料とするプラズマＣＶＤ法による膜と、段差を
緩和するためのＳＯＧ（spin-on-glass)等の液体塗布膜
とが用いられている。
層間絶縁膜には、ＴＥＯＳ（tetraethyl orthosilicat
e) を原料とするプラズマＣＶＤ法による膜と、段差を
緩和するためのＳＯＧ（spin-on-glass)等の液体塗布膜
とが用いられている。
【０００３】図２に、従来の半導体装置の製造方法を示
す。
す。
【０００４】図２（ａ）に示すように、半導体基板２１
上に常圧ＣＶＤ法等で酸化膜２２を形成した後、金属膜
２３をスパッタ法で成膜する。その後、フォトリソ技術
及びドライエッチングにより金属膜２３をパターニング
して、配線層２３を形成する。その後、ＴＥＯＳを用い
たプラズマＣＶＤ法により絶縁膜２４を形成する。
上に常圧ＣＶＤ法等で酸化膜２２を形成した後、金属膜
２３をスパッタ法で成膜する。その後、フォトリソ技術
及びドライエッチングにより金属膜２３をパターニング
して、配線層２３を形成する。その後、ＴＥＯＳを用い
たプラズマＣＶＤ法により絶縁膜２４を形成する。
【０００５】このプラズマＣＶＤ法により形成した絶縁
膜２４は段差被覆率が悪いために、その上に直接次の配
線層を形成すると、その配線層のフォトリソでの焦点深
度が足りなくなったり、ドライエッチング時に段差低部
で配線がショートすることがあるため、段差を緩和する
必要がある。
膜２４は段差被覆率が悪いために、その上に直接次の配
線層を形成すると、その配線層のフォトリソでの焦点深
度が足りなくなったり、ドライエッチング時に段差低部
で配線がショートすることがあるため、段差を緩和する
必要がある。
【０００６】そこで、図２（ｂ）に示すように、絶縁膜
２４上にＳＯＧ等の液体塗布膜２５を回転塗布すること
で形成し、段差を緩和する。その後、液体塗布膜２５を
アニールし、更に、必要に応じて、余分な液体塗布膜２
５をエッチバックする。その後、ＴＥＯＳを用いたプラ
ズマＣＶＤ法により絶縁膜２６を形成して、絶縁膜２
４、液体塗布膜２５及び絶縁膜２６からなる層間絶縁膜
を形成する。
２４上にＳＯＧ等の液体塗布膜２５を回転塗布すること
で形成し、段差を緩和する。その後、液体塗布膜２５を
アニールし、更に、必要に応じて、余分な液体塗布膜２
５をエッチバックする。その後、ＴＥＯＳを用いたプラ
ズマＣＶＤ法により絶縁膜２６を形成して、絶縁膜２
４、液体塗布膜２５及び絶縁膜２６からなる層間絶縁膜
を形成する。
【０００７】その後、図２（ｃ）に示すように、金属膜
２７をスパッタ法で成膜し、それをフォトリソ技術及び
ドライエッチングによりパターニングして、配線層２７
を形成する。その後、必要に応じて、保護膜２８をＰＳ
Ｇ（phospho-silicate glass) 、プラズマＳｉＮ等で形
成する。
２７をスパッタ法で成膜し、それをフォトリソ技術及び
ドライエッチングによりパターニングして、配線層２７
を形成する。その後、必要に応じて、保護膜２８をＰＳ
Ｇ（phospho-silicate glass) 、プラズマＳｉＮ等で形
成する。
【０００８】
【発明が解決しようとする課題】しかしながら、上述し
た従来の構成では、液体塗布膜２５自体が水分を含んだ
膜であるため、液体塗布膜２５を形成した後に実施され
る各種熱処理工程や、或いは半導体装置の動作時に、液
体塗布膜２５中の水分が半導体装置内部に拡散し、例え
ば、トランジスタ特性を劣化させて、信頼性の低い半導
体装置になるという問題があった。
た従来の構成では、液体塗布膜２５自体が水分を含んだ
膜であるため、液体塗布膜２５を形成した後に実施され
る各種熱処理工程や、或いは半導体装置の動作時に、液
体塗布膜２５中の水分が半導体装置内部に拡散し、例え
ば、トランジスタ特性を劣化させて、信頼性の低い半導
体装置になるという問題があった。
【０００９】液体塗布膜２５は、一般に、７００℃程度
の高温を加えれば膜中の水分はなくなるが、多層配線構
造の殆どはＡｌによる配線であるため、そのような高温
処理を実施することは困難であった。
の高温を加えれば膜中の水分はなくなるが、多層配線構
造の殆どはＡｌによる配線であるため、そのような高温
処理を実施することは困難であった。
【００１０】そこで、本発明の目的は、液体塗布膜中の
水分が半導体装置内に拡散することを防止できる信頼性
の高い半導体装置及びその製造方法を提供することであ
る。
水分が半導体装置内に拡散することを防止できる信頼性
の高い半導体装置及びその製造方法を提供することであ
る。
【００１１】
【課題を解決するための手段】上述した課題を解決する
ために、本発明の半導体装置の製造方法は、配線層を備
えた半導体基板上に層間絶縁膜を形成する半導体装置の
製造方法において、前記配線層の上に第１の絶縁膜を形
成する工程と、前記第１の絶縁膜の上に、非晶質シリコ
ン又は多結晶シリコンからなる第２の絶縁膜を形成する
工程と、前記第２の絶縁膜の上に、液体原料を塗布して
第３の絶縁膜を形成する工程と、前記第３の絶縁膜の上
に第４の絶縁膜を形成する工程とを有する。
ために、本発明の半導体装置の製造方法は、配線層を備
えた半導体基板上に層間絶縁膜を形成する半導体装置の
製造方法において、前記配線層の上に第１の絶縁膜を形
成する工程と、前記第１の絶縁膜の上に、非晶質シリコ
ン又は多結晶シリコンからなる第２の絶縁膜を形成する
工程と、前記第２の絶縁膜の上に、液体原料を塗布して
第３の絶縁膜を形成する工程と、前記第３の絶縁膜の上
に第４の絶縁膜を形成する工程とを有する。
【００１２】また、本発明の半導体装置は、配線層とそ
の配線層の上に形成された層間絶縁膜とを有する半導体
装置において、前記層間絶縁膜が、少なくとも、塗布形
成による第１の絶縁膜層と、前記第１の絶縁膜層と前記
配線層との間に非晶質シリコン又は多結晶シリコンから
なる第２の絶縁膜層とを有する。
の配線層の上に形成された層間絶縁膜とを有する半導体
装置において、前記層間絶縁膜が、少なくとも、塗布形
成による第１の絶縁膜層と、前記第１の絶縁膜層と前記
配線層との間に非晶質シリコン又は多結晶シリコンから
なる第２の絶縁膜層とを有する。
【００１３】
【作用】本発明においては、段差を緩和するために層間
絶縁膜に用いられる塗布形成膜とその下の配線層との間
に非晶質シリコン又は多結晶シリコンからなる絶縁膜を
設けて、塗布形成膜からの水分が装置内部に拡散するこ
とを防止する。
絶縁膜に用いられる塗布形成膜とその下の配線層との間
に非晶質シリコン又は多結晶シリコンからなる絶縁膜を
設けて、塗布形成膜からの水分が装置内部に拡散するこ
とを防止する。
【００１４】
【実施例】以下、本発明を一実施例につき図１を参照し
て説明する。
て説明する。
【００１５】まず、図１（ａ）に示すように、シリコン
半導体基板１１上に常圧ＣＶＤ法によりシリコン酸化膜
１２を厚さ５００〜１０００ｎｍ形成した後、Ａｌ又は
Ａｌ合金からなる金属膜１３をスパッタ法で厚さ４００
〜６００ｎｍ成膜する。その後、フォトリソ技術及びド
ライエッチングにより金属膜１３をパターニングして、
配線層１３を形成する。その後、ＴＥＯＳを用いたプラ
ズマＣＶＤ法により絶縁膜１４を２００〜４００ｎｍの
厚さに形成する。
半導体基板１１上に常圧ＣＶＤ法によりシリコン酸化膜
１２を厚さ５００〜１０００ｎｍ形成した後、Ａｌ又は
Ａｌ合金からなる金属膜１３をスパッタ法で厚さ４００
〜６００ｎｍ成膜する。その後、フォトリソ技術及びド
ライエッチングにより金属膜１３をパターニングして、
配線層１３を形成する。その後、ＴＥＯＳを用いたプラ
ズマＣＶＤ法により絶縁膜１４を２００〜４００ｎｍの
厚さに形成する。
【００１６】次に、図１（ｂ）に示すように、スパッタ
法で非晶質シリコン膜１５を５０〜１５０ｎｍ成膜す
る。
法で非晶質シリコン膜１５を５０〜１５０ｎｍ成膜す
る。
【００１７】次に、図１（ｃ）に示すように、非晶質シ
リコン膜１５の上にＳＯＧ等の液体塗布膜１６を回転塗
布することで１００〜１０００ｎｍの膜厚に形成し、段
差を緩和する。その後、液体塗布膜１６を４００〜４５
０℃でアニールし、更に、必要に応じて、余分な液体塗
布膜１６をエッチバックする。その後、ＴＥＯＳを用い
たプラズマＣＶＤ法により絶縁膜１７を４００〜６００
ｎｍの膜厚に形成して、ＣＶＤ絶縁膜１４、非晶質シリ
コン膜１５、液体塗布膜１６及びＣＶＤ絶縁膜１７の積
層構造からなる層間絶縁膜を形成する。
リコン膜１５の上にＳＯＧ等の液体塗布膜１６を回転塗
布することで１００〜１０００ｎｍの膜厚に形成し、段
差を緩和する。その後、液体塗布膜１６を４００〜４５
０℃でアニールし、更に、必要に応じて、余分な液体塗
布膜１６をエッチバックする。その後、ＴＥＯＳを用い
たプラズマＣＶＤ法により絶縁膜１７を４００〜６００
ｎｍの膜厚に形成して、ＣＶＤ絶縁膜１４、非晶質シリ
コン膜１５、液体塗布膜１６及びＣＶＤ絶縁膜１７の積
層構造からなる層間絶縁膜を形成する。
【００１８】その後、図１（ｄ）に示すように、Ａｌ又
はＡｌ合金からなる金属膜１８をスパッタ法で６００〜
９００ｎｍ成膜し、それをフォトリソ技術及びドライエ
ッチングによりパターニングして、配線層１８を形成す
る。その後、必要に応じて、保護膜２８をＰＳＧ又はプ
ラズマＳｉＮで４００〜１５００ｎｍの膜厚に形成す
る。
はＡｌ合金からなる金属膜１８をスパッタ法で６００〜
９００ｎｍ成膜し、それをフォトリソ技術及びドライエ
ッチングによりパターニングして、配線層１８を形成す
る。その後、必要に応じて、保護膜２８をＰＳＧ又はプ
ラズマＳｉＮで４００〜１５００ｎｍの膜厚に形成す
る。
【００１９】以上に説明したように、本実施例の構成で
は、液体塗布膜１６の下に、水分のバリア膜として非晶
質シリコン膜１５を形成しているので、後の各種熱処理
時又は装置の動作時に、液体塗布膜１６からの水分が装
置内部に拡散することが効果的に防止され、その結果、
トランジスタ特性の劣化等を招かないので、半導体装置
の信頼性が向上する。
は、液体塗布膜１６の下に、水分のバリア膜として非晶
質シリコン膜１５を形成しているので、後の各種熱処理
時又は装置の動作時に、液体塗布膜１６からの水分が装
置内部に拡散することが効果的に防止され、その結果、
トランジスタ特性の劣化等を招かないので、半導体装置
の信頼性が向上する。
【００２０】なお、水分のバリア膜としては、上述した
実施例の非晶質シリコン膜１５の代わりに多結晶シリコ
ン膜を用いることもできる。
実施例の非晶質シリコン膜１５の代わりに多結晶シリコ
ン膜を用いることもできる。
【００２１】
【発明の効果】本発明によれば、段差軽減のために層間
絶縁膜に用いられる液体塗布膜からの水分が装置内部に
拡散することが効果的に防止されるので、その拡散した
水分による素子特性の劣化が防止されて、半導体装置の
信頼性が向上する。
絶縁膜に用いられる液体塗布膜からの水分が装置内部に
拡散することが効果的に防止されるので、その拡散した
水分による素子特性の劣化が防止されて、半導体装置の
信頼性が向上する。
【図１】本発明の一実施例による半導体装置の製造方法
を工程順に示す概略断面図である。
を工程順に示す概略断面図である。
【図２】従来の半導体装置の製造方法を工程順に示す概
略断面図である。
略断面図である。
１１ シリコン半導体基板 １２ 絶縁膜 １３ 配線層 １４ 絶縁膜 １５ 非晶質シリコン膜 １６ 液体塗布膜 １７ 絶縁膜 １８ 配線層 １９ 保護膜
Claims (2)
- 【請求項１】 配線層を備えた半導体基板上に層間絶縁
膜を形成する半導体装置の製造方法において、 前記配線層の上に第１の絶縁膜を形成する工程と、 前記第１の絶縁膜の上に、非晶質シリコン又は多結晶シ
リコンからなる第２の絶縁膜を形成する工程と、 前記第２の絶縁膜の上に、液体原料を塗布して第３の絶
縁膜を形成する工程と、 前記第３の絶縁膜の上に第４の絶縁膜を形成する工程と
を有することを特徴とする半導体装置の製造方法。 - 【請求項２】 配線層とその配線層の上に形成された層
間絶縁膜とを有する半導体装置において、 前記層間絶縁膜が、少なくとも、塗布形成による第１の
絶縁膜層と、前記第１の絶縁膜層と前記配線層との間に
非晶質シリコン又は多結晶シリコンからなる第２の絶縁
膜層とを有することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17662695A JPH098137A (ja) | 1995-06-20 | 1995-06-20 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17662695A JPH098137A (ja) | 1995-06-20 | 1995-06-20 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH098137A true JPH098137A (ja) | 1997-01-10 |
Family
ID=16016877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17662695A Withdrawn JPH098137A (ja) | 1995-06-20 | 1995-06-20 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH098137A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6317242B1 (en) | 1998-01-09 | 2001-11-13 | Fuji Xerox Co., Ltd. | Optical bus system and signal processor |
| US6366375B1 (en) | 1997-11-10 | 2002-04-02 | Fuji Xerox Co., Ltd. | Optical-signal transmission apparatus and method, and signal processing apparatus |
-
1995
- 1995-06-20 JP JP17662695A patent/JPH098137A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6366375B1 (en) | 1997-11-10 | 2002-04-02 | Fuji Xerox Co., Ltd. | Optical-signal transmission apparatus and method, and signal processing apparatus |
| US6317242B1 (en) | 1998-01-09 | 2001-11-13 | Fuji Xerox Co., Ltd. | Optical bus system and signal processor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3128811B2 (ja) | 半導体装置の製造方法 | |
| JP3251912B2 (ja) | 強誘電体キャパシタの形成方法 | |
| JPS61214555A (ja) | 半導体装置 | |
| US5861673A (en) | Method for forming vias in multi-level integrated circuits, for use with multi-level metallizations | |
| JPH0574958A (ja) | 半導体装置およびその製造方法 | |
| JPH10242139A (ja) | 半導体装置の製造方法 | |
| US5391519A (en) | Method for increasing pad bonding of an IC (1) | |
| JPH07335753A (ja) | 半導体装置及びその製造方法 | |
| JPH098137A (ja) | 半導体装置及びその製造方法 | |
| US5492868A (en) | Capped reflow process to avoid contact autodoping and supress tungsten silicide peeling | |
| JPH0555199A (ja) | 半導体装置 | |
| US5763322A (en) | Method of annealing film stacks and device having stack produced by same | |
| JP3259363B2 (ja) | 半導体装置のボンディングパッド構造の形成方法 | |
| KR100443363B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100237016B1 (ko) | 반도체 소자의 금속배선 제조방법 | |
| KR0127246B1 (ko) | 반도체 장치의 층간 절연막 형성방법 | |
| JPH05206282A (ja) | 半導体装置の多層配線構造体の製造方法 | |
| JP4232292B2 (ja) | 半導体装置の製造方法 | |
| JPH0629410A (ja) | 半導体装置及びその製造方法 | |
| JPH0419707B2 (ja) | ||
| KR0139570B1 (ko) | 금속배선층 및 배선간 절연층 형성방법 | |
| JP3149169B2 (ja) | 半導体装置の製造方法 | |
| JPH10135327A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP3121777B2 (ja) | 半導体装置の製造方法 | |
| JP3189399B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020903 |