JPH04200106A - ゼロクロス切換回路 - Google Patents
ゼロクロス切換回路Info
- Publication number
- JPH04200106A JPH04200106A JP33624590A JP33624590A JPH04200106A JP H04200106 A JPH04200106 A JP H04200106A JP 33624590 A JP33624590 A JP 33624590A JP 33624590 A JP33624590 A JP 33624590A JP H04200106 A JPH04200106 A JP H04200106A
- Authority
- JP
- Japan
- Prior art keywords
- register
- level
- data
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Circuit For Audible Band Transducer (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は論理データにより音？・音質等を制御される音
声信号処理装置に関するものである。
声信号処理装置に関するものである。
［従来の技術］
従来のゼロクロス切換回路のブロック図”を第３図に示
す。図において、（１）、（２）はデータをラッチする
レジスタ、（３）は電圧比較器、（４）は基＊ｆ４圧、
（５）は音声信号を与えられた論理データに従って音■
・音質等を変化させる音量・音質等の制御回路である。
す。図において、（１）、（２）はデータをラッチする
レジスタ、（３）は電圧比較器、（４）は基＊ｆ４圧、
（５）は音声信号を与えられた論理データに従って音■
・音質等を変化させる音量・音質等の制御回路である。
次に、第４図を参照しながら動作について説明する。第
４図は第３図に示したａ−ｒの信号線の時間の経過に伴
なう波形変化を示す波形図である。
４図は第３図に示したａ−ｒの信号線の時間の経過に伴
なう波形変化を示す波形図である。
信号＆Ｉａには音声信号が入力されている。レジスタ（
１）には入力音声信号を音量・音質等の制御回路（以下
制御回路と称す）（５）で音用・音質等を変化させるた
めの音量・音質等制御用論理データ（以下論理データと
称す）が入力されている。ここで合宿・音質等を変化さ
せようと時刻ｔｏに信号Ｂｂに変更制御命令を入力した
とすると、直ちにレジスタ（１）に論理データが格納さ
れる。ここでもし、変更制御命令と同時に、即ち時刻Ｌ
Ｏにおいて、音ＦＩ４・音質等の変更を行うと変更の瞬
間に音声波形が急黴に変化するため、聴感的に異音とな
ることがある。
１）には入力音声信号を音量・音質等の制御回路（以下
制御回路と称す）（５）で音用・音質等を変化させるた
めの音量・音質等制御用論理データ（以下論理データと
称す）が入力されている。ここで合宿・音質等を変化さ
せようと時刻ｔｏに信号Ｂｂに変更制御命令を入力した
とすると、直ちにレジスタ（１）に論理データが格納さ
れる。ここでもし、変更制御命令と同時に、即ち時刻Ｌ
Ｏにおいて、音ＦＩ４・音質等の変更を行うと変更の瞬
間に音声波形が急黴に変化するため、聴感的に異音とな
ることがある。
第５図は時刻り、に音量を小さくした時の高声波形の波
形図である。
形図である。
この異音を防止するため、レジスタ（２）を設け、音声
信号が交流的にゼロレベル、即ち、基準電圧値になった
瞬間を検出し、その時刻に論理データをレジスタ（２）
に格納すると共に、制御回路（５）では論理データに従
って音声イ言号の音量・音質等の変更を行うようにして
いる。
信号が交流的にゼロレベル、即ち、基準電圧値になった
瞬間を検出し、その時刻に論理データをレジスタ（２）
に格納すると共に、制御回路（５）では論理データに従
って音声イ言号の音量・音質等の変更を行うようにして
いる。
次に、ゼロレベルの検出方法について述べる。
入力音声信号は電圧比較器（３）によって常に基準電圧
４と比較され、図では入力音声信号の瞬時電圧値が基準
電圧（４）より高い時（以下正電位と称する）は電圧比
較器（３）の出力はＨレベルを、逆に低い時（以下負電
位と称する）はＬレベルを出力するように設定されてお
り、第４ＵＡのｄ波形のようになる。
４と比較され、図では入力音声信号の瞬時電圧値が基準
電圧（４）より高い時（以下正電位と称する）は電圧比
較器（３）の出力はＨレベルを、逆に低い時（以下負電
位と称する）はＬレベルを出力するように設定されてお
り、第４ＵＡのｄ波形のようになる。
レジスタ（２）は格納制御信号の立上りでデータを格納
するタイプのものであり、格納制御信号として電圧比較
器（３）の出力が供給されているので、電ｎ！比較器（
３）の出力が、Ｌレベルから１ルベルになる時、つまり
、入力音声信号が０２１位から正電位になる瞬間に、レ
ジスタ（２）は与えられている論理データを格納する。
するタイプのものであり、格納制御信号として電圧比較
器（３）の出力が供給されているので、電ｎ！比較器（
３）の出力が、Ｌレベルから１ルベルになる時、つまり
、入力音声信号が０２１位から正電位になる瞬間に、レ
ジスタ（２）は与えられている論理データを格納する。
変更制御命令が与えられてからｒｔ声（７３号の昌ｈ；
・音質等が変更されるまでを、第４図を参照しながら時
系列的に追ってみると、時刻ＬＯで変更制御命令によっ
てレジスタ（１）は新しい論理データ（第４図Ｃ波形の
斜線部）が格納される。しかしながらこの時、入力音声
信号は正電位であるため、電圧比較器（３）の出力はＩ
（レベルを保っており、レジスタ（２）には新しい論理
データの格納に必要な立上がりパルスが供給されず、依
然として変更前の論理データが格納されている。制御回
路（５）はレジスタ（２）に格納されている論理データ
に従い、入力音声信号の音量・音質等の制御を行うため
、音ト音質等は変更されない。
・音質等が変更されるまでを、第４図を参照しながら時
系列的に追ってみると、時刻ＬＯで変更制御命令によっ
てレジスタ（１）は新しい論理データ（第４図Ｃ波形の
斜線部）が格納される。しかしながらこの時、入力音声
信号は正電位であるため、電圧比較器（３）の出力はＩ
（レベルを保っており、レジスタ（２）には新しい論理
データの格納に必要な立上がりパルスが供給されず、依
然として変更前の論理データが格納されている。制御回
路（５）はレジスタ（２）に格納されている論理データ
に従い、入力音声信号の音量・音質等の制御を行うため
、音ト音質等は変更されない。
次に、入力音声信号が正電位から負電位に変わる時刻Ｌ
１では、電圧比較器（３）の出力はＨレベルからＬレベ
ルへと変化するが、立上がりパルスではないので時刻ｔ
ｏ同様、音量・音質等は変更されない。
１では、電圧比較器（３）の出力はＨレベルからＬレベ
ルへと変化するが、立上がりパルスではないので時刻ｔ
ｏ同様、音量・音質等は変更されない。
時刻ｔ２では入力音声信号が負電位から正電位に変化す
るので電圧比較器（３）の出力はＬレベルからＨレベル
へと変化し、レジスタ（２）に立上がりパルスが供給さ
れ、信号線Ｃ上の論理データがレジスタ（２）に格納さ
れると共に、信号線ｅに新しい論理データが出力され、
制御回路（５）では新しい論理データの内容に従って音
量・音質等の変更を行う。
るので電圧比較器（３）の出力はＬレベルからＨレベル
へと変化し、レジスタ（２）に立上がりパルスが供給さ
れ、信号線Ｃ上の論理データがレジスタ（２）に格納さ
れると共に、信号線ｅに新しい論理データが出力され、
制御回路（５）では新しい論理データの内容に従って音
量・音質等の変更を行う。
［発明が解決しようとする課題］
従来のゼロクロス切換回路は以上のように構成されてい
たので、変更制御命令を与えてから音量・音質等が変更
されるまでには最長で入力２Ｔ、 ｉｊｊ Ｇｊ号の１
波長分の時間を要するという問題点があった。
たので、変更制御命令を与えてから音量・音質等が変更
されるまでには最長で入力２Ｔ、 ｉｊｊ Ｇｊ号の１
波長分の時間を要するという問題点があった。
本発明は上記のような問題点を解消するためになされた
もので、変更制御命令を与えてから音量・音質等が変更
されるまでの時間を入力音声信号の半波長分以内にする
ゼロクロス切換回路を得ることを目的とする。
もので、変更制御命令を与えてから音量・音質等が変更
されるまでの時間を入力音声信号の半波長分以内にする
ゼロクロス切換回路を得ることを目的とする。
［課題を解決するための手段〕
本発明に係るゼロクロス切換回路は、フリップフロップ
と排他的論理和を設け、入力音声信号が負電位から正電
位叉はその逆に変化する場合でも、制御回路に論理デー
タを与えるレジスタが確実に与えられた論理データを格
納できるような格納制御信号を得るようにしたものであ
る。
と排他的論理和を設け、入力音声信号が負電位から正電
位叉はその逆に変化する場合でも、制御回路に論理デー
タを与えるレジスタが確実に与えられた論理データを格
納できるような格納制御信号を得るようにしたものであ
る。
［作用コ
本発明におけるゼロクロス切換回路は、変更制御命令に
より変更制御命令が与えられた瞬間のゼロレベルを検出
する電圧比較器出力の論理レベルをフリップフロップで
記憶し、この記憶した論理レベルと電圧比較器出力の論
理レベルの排他的論理和をとることによって、変更制御
命令が与えられた後、電圧比較器出力の論理レベルが最
初に反転する時刻に制御回路に論理データを与えるレジ
スタに対し格納制御信号が与えられる。
より変更制御命令が与えられた瞬間のゼロレベルを検出
する電圧比較器出力の論理レベルをフリップフロップで
記憶し、この記憶した論理レベルと電圧比較器出力の論
理レベルの排他的論理和をとることによって、変更制御
命令が与えられた後、電圧比較器出力の論理レベルが最
初に反転する時刻に制御回路に論理データを与えるレジ
スタに対し格納制御信号が与えられる。
［実施例コ
以下、本発明の一実施例を図について説明する。
第１図は本発明の一実施例であるゼロクロス切換回路の
ブロック図で、この実施例が第３図に示した従来のもの
と異なっている点は、フリップフロップ（６）と排他的
論理和（７）が設けられており、電圧比較器（３）の出
力はフリップフロップ（６）のデータ入力と排他的論理
和（７）の−りの入力に接続され、排他的論理和（７）
の他の−りの入力はフリップフロップ（６）のデータ出
力に接続され、排他的論理和（７）の出力はレジスタ（
２）の格納制御入力に接続され、フリップフロップ（６
）の格納制御入力には変更制御命令が入力されるように
なっていることである。その他の符号は前記従来のもの
と同一につき、その説明は省略する。
ブロック図で、この実施例が第３図に示した従来のもの
と異なっている点は、フリップフロップ（６）と排他的
論理和（７）が設けられており、電圧比較器（３）の出
力はフリップフロップ（６）のデータ入力と排他的論理
和（７）の−りの入力に接続され、排他的論理和（７）
の他の−りの入力はフリップフロップ（６）のデータ出
力に接続され、排他的論理和（７）の出力はレジスタ（
２）の格納制御入力に接続され、フリップフロップ（６
）の格納制御入力には変更制御命令が入力されるように
なっていることである。その他の符号は前記従来のもの
と同一につき、その説明は省略する。
また、第２図は第４図と同様、第１図に示したａ−ｆの
信号線の時間の！￥過に伴なう波形変化を示す波形図で
ある。
信号線の時間の！￥過に伴なう波形変化を示す波形図で
ある。
次に、第２図を参照しながら動作について説明する。音
量・８質等を変化させる時に生じる異音を防止するため
、入力０声信弓がｊ、ｃ ＊電圧と同電位になった瞬間
、つまり、ゼロレベルの時：こ？゛テ量音質等の変更を
行うことと、ゼロレベルを検出する手段は従来のものと
同様であるので説明を省略する。
量・８質等を変化させる時に生じる異音を防止するため
、入力０声信弓がｊ、ｃ ＊電圧と同電位になった瞬間
、つまり、ゼロレベルの時：こ？゛テ量音質等の変更を
行うことと、ゼロレベルを検出する手段は従来のものと
同様であるので説明を省略する。
変更制御命令が与えられてから音声Ｄｒ号の音−・音質
等が変更されるまでを時系列的に追ってみると、時刻Ｌ
ｏで変更制御命令によってレジスタ（１１は新しい論理
データ（第２図Ｃ波形斜線部）が格納される。同時にこ
の時、入力音１１・（３ｊ号は正電位であり、電圧比較
器（３）の出力はＨレベルであり、変更制御命令によっ
てフリップフロップ（６）にはＨレベルが格納され、フ
リップフロップ（６）のデータ出力にはＨレベルが出力
される。このため、排他的論理和（７）の出力はＩ、レ
ベルとなるが、レジスタ（２）は立上がりパルスによっ
て格納されるため、この時刻には新しい論理データはレ
ジスタ（２）に格納されず、変更前の論理データが格納
されているので音量・音質等の変更は行なわれない。
等が変更されるまでを時系列的に追ってみると、時刻Ｌ
ｏで変更制御命令によってレジスタ（１１は新しい論理
データ（第２図Ｃ波形斜線部）が格納される。同時にこ
の時、入力音１１・（３ｊ号は正電位であり、電圧比較
器（３）の出力はＨレベルであり、変更制御命令によっ
てフリップフロップ（６）にはＨレベルが格納され、フ
リップフロップ（６）のデータ出力にはＨレベルが出力
される。このため、排他的論理和（７）の出力はＩ、レ
ベルとなるが、レジスタ（２）は立上がりパルスによっ
て格納されるため、この時刻には新しい論理データはレ
ジスタ（２）に格納されず、変更前の論理データが格納
されているので音量・音質等の変更は行なわれない。
時刻し、では入力音声信号が正電位から負電位に変わる
ので、電圧比較器（３）の出力はｌ（レベルからＩ−レ
ベルへと変化する。しかしながら、フリップフロップ（
６）のデータ出力は変更制御命令が与えられた時刻し。
ので、電圧比較器（３）の出力はｌ（レベルからＩ−レ
ベルへと変化する。しかしながら、フリップフロップ（
６）のデータ出力は変更制御命令が与えられた時刻し。
の状態を保持しているので、時刻１．においても１ルベ
ルである。従って、排他的論理和（７）の出力（第２図
Ｃ波形斜線）は１７レベルからＩＩレベルへと立上がり
、レジスタ（２）は新しい論理データを格納し、制御回
路（５）は新しい論理データの内容に従って音量・音質
等の変更を行う。
ルである。従って、排他的論理和（７）の出力（第２図
Ｃ波形斜線）は１７レベルからＩＩレベルへと立上がり
、レジスタ（２）は新しい論理データを格納し、制御回
路（５）は新しい論理データの内容に従って音量・音質
等の変更を行う。
時刻し。′に示したように、入力音声信号が負電位に時
に変更制御命令が入力されても、一部信号線の極性は異
なるが、同様に時刻し１′に音量・音質等の変更が行わ
れる。
に変更制御命令が入力されても、一部信号線の極性は異
なるが、同様に時刻し１′に音量・音質等の変更が行わ
れる。
［発明の効果］
以上のように本発明によれば、わずかな論理素子を付加
することによって、変更制御命令を与えてから音量・音
質等が変更される時間を、入力ｒ２声信号の半波良好以
内にすることができ、かつ、従来のものと同等の音量・
ご質簿が変更される際の異音発生防止の効果が得られる
。
することによって、変更制御命令を与えてから音量・音
質等が変更される時間を、入力ｒ２声信号の半波良好以
内にすることができ、かつ、従来のものと同等の音量・
ご質簿が変更される際の異音発生防止の効果が得られる
。
第１図は本発明の一実施例であるゼロクロス切換回路の
ブロック図、第２Ｍは第１図の各部信号波形の波形図、
第３図は従来のゼロクロス切換回路のブロック図、第４
図は第３×の各部信号波形の波形間、第５図は変更制御
命令と同時に台船・音質等の変更を行った時の出力ｆ５
．．３４波形の波形図である。 図において、（１）は第１のレジスタ、（２）は第２の
レジスタ、（３）は電圧比較器、（４）は基準電圧、（
６）はフリップフロップ、（７）は排他的論理和を示す
。 尚、図中、同−符ぢは同一、叉は相当部分を示す。
ブロック図、第２Ｍは第１図の各部信号波形の波形図、
第３図は従来のゼロクロス切換回路のブロック図、第４
図は第３×の各部信号波形の波形間、第５図は変更制御
命令と同時に台船・音質等の変更を行った時の出力ｆ５
．．３４波形の波形図である。 図において、（１）は第１のレジスタ、（２）は第２の
レジスタ、（３）は電圧比較器、（４）は基準電圧、（
６）はフリップフロップ、（７）は排他的論理和を示す
。 尚、図中、同−符ぢは同一、叉は相当部分を示す。
Claims (1)
- 外部からの音量叉は音質等の制御用論理データを外部か
らの変更制御命令により格納する第１のレジスタと、入
力音声信号が基準電圧とほぼ同電圧値になつた時に上記
第１のレジスタに格納されている論理データを格納する
第２のレジスタを備え、上記第２のレジスタに格納され
ている論理データに従つて音量叉は音質等の制御を行う
装置において、入力音声信号と基準電圧の電圧を比較す
る電圧比較器と、第１のレジスタと同様に上記外部から
の変更制御命令によりデータ入力に与えられた論理レベ
ルを格納するフリップフロップと、２つの入力に与えら
れる論理レベルが一致している状態から異なる状態に変
化する瞬間に上記第２のレジスタを格納させる極性の信
号を出力する排他的論理和を備え、上記電圧比較器の出
力は上記フリップフロップのデータ入力と上記排他的論
理和の一方の入力に接続され、上記フリップフロップの
データ出力は上記排他的論理和の他の一方の入力に接続
され、上記排他的論理和の出力は上記第２のレジスタの
格納制御入力に接続されていることを特徴とするゼロク
ロス切換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33624590A JPH04200106A (ja) | 1990-11-29 | 1990-11-29 | ゼロクロス切換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33624590A JPH04200106A (ja) | 1990-11-29 | 1990-11-29 | ゼロクロス切換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04200106A true JPH04200106A (ja) | 1992-07-21 |
Family
ID=18297140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33624590A Pending JPH04200106A (ja) | 1990-11-29 | 1990-11-29 | ゼロクロス切換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04200106A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0803978A3 (en) * | 1996-04-26 | 1999-04-28 | SANYO ELECTRIC Co., Ltd. | Tone control device and sound volume/tone control device for reducing noise at the time of tone modification |
-
1990
- 1990-11-29 JP JP33624590A patent/JPH04200106A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0803978A3 (en) * | 1996-04-26 | 1999-04-28 | SANYO ELECTRIC Co., Ltd. | Tone control device and sound volume/tone control device for reducing noise at the time of tone modification |
| US6108428A (en) * | 1996-04-26 | 2000-08-22 | Sanyo Electric Co., Ltd | Tone control device and sound volume/tone control device for reducing noise at the time of tone modification |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04200106A (ja) | ゼロクロス切換回路 | |
| JPH04207610A (ja) | ゼロクロス切換回路 | |
| JPS63253598A (ja) | Ｒｏｍ装置 | |
| JPS6144330A (ja) | 基本周波数抽出回路 | |
| JP4374514B2 (ja) | 波形整正回路 | |
| JPH0348507A (ja) | 電子ボリウム装置 | |
| KR100338402B1 (ko) | 기억장치및그제어방법 | |
| JP2001320272A (ja) | 入力回路 | |
| JPS63229690A (ja) | メモリ周辺回路 | |
| JPH07220493A (ja) | 半導体装置 | |
| JPH0498308A (ja) | クロックタイミング制御装置 | |
| JPH04252347A (ja) | データ保持回路 | |
| JPH06180987A (ja) | デコーダ回路 | |
| JPH0539186U (ja) | 電源制御回路 | |
| JPH0529896A (ja) | 半導体集積回路 | |
| JPS63118845A (ja) | 論理シミユレ−シヨン方式 | |
| JPH0619742A (ja) | トレーサ回路 | |
| JPH043397A (ja) | メモリ集積回路 | |
| JPH01135269A (ja) | 同期信号処理回路 | |
| JPH01302918A (ja) | データ設定回路 | |
| JPH08202610A (ja) | レジスタ制御回路 | |
| JPH04347934A (ja) | 切替え制御回路 | |
| JPH02209010A (ja) | タイミングパルス生成回路 | |
| JPH03254469A (ja) | ディスクコントローラとデータセパレータの接続回路 | |
| JPH03203406A (ja) | タイミング発生回路 |