JPH04207610A - ゼロクロス切換回路 - Google Patents
ゼロクロス切換回路Info
- Publication number
- JPH04207610A JPH04207610A JP33746090A JP33746090A JPH04207610A JP H04207610 A JPH04207610 A JP H04207610A JP 33746090 A JP33746090 A JP 33746090A JP 33746090 A JP33746090 A JP 33746090A JP H04207610 A JPH04207610 A JP H04207610A
- Authority
- JP
- Japan
- Prior art keywords
- output
- register
- input
- audio signal
- exclusive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Circuit For Audible Band Transducer (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明框論理データにより音量・音質等を制御される音
声信号処理装置に関するものである。
声信号処理装置に関するものである。
従来のゼロクロス切換回路のブロック図を第３図に示す
。図において、ｆｉｌ ｌ ＋２１ぼデータをラッチす
るレジスタ、（３）は電圧比較器％ ＋４１１’；Ｊ基
懲電圧、（６）に音声信号を与えられた論理データに従
って音量・音質等を変化させる音量・音質等制御回路で
ある。
。図において、ｆｉｌ ｌ ＋２１ぼデータをラッチす
るレジスタ、（３）は電圧比較器％ ＋４１１’；Ｊ基
懲電圧、（６）に音声信号を与えられた論理データに従
って音量・音質等を変化させる音量・音質等制御回路で
ある。
次に第４図を参照して動作について説明する。
第４図に第３図の接続点ａ〜ｆまでの信号線の時間の経
過に伴なう波形変化を示す波形図である。
過に伴なう波形変化を示す波形図である。
信号線１には音声信号が入力されている。レジスタｉｌ
＋には入力音声信号を音量・音質等制御回路（５）（以
下制御回路（６）と称す）で音量・音質等を変化させる
之めの音量・音質等制御用論理データＣ以下％理データ
と称す）が入力されている。ここで音量・音質等を変化
させようと、時刻ｔ。に信号線すに変更制御命令を入力
したとすると、直ちにレジスタ（１）に論理データが格
納される。
＋には入力音声信号を音量・音質等制御回路（５）（以
下制御回路（６）と称す）で音量・音質等を変化させる
之めの音量・音質等制御用論理データＣ以下％理データ
と称す）が入力されている。ここで音量・音質等を変化
させようと、時刻ｔ。に信号線すに変更制御命令を入力
したとすると、直ちにレジスタ（１）に論理データが格
納される。
ここで、もし変更制御命令と同時に、即ち時刻ｔ０にお
いて、音量・音質等の変更を行うと、変更の瞬間に音質
波形が急激に変化するため、聴感的に異音となることが
ある。第５図に時刻ｔ０に音量を小さくした時の音声波
形の波形図を示す。
いて、音量・音質等の変更を行うと、変更の瞬間に音質
波形が急激に変化するため、聴感的に異音となることが
ある。第５図に時刻ｔ０に音量を小さくした時の音声波
形の波形図を示す。
この異音を防止するためにレジスタ（２１ヲ設け、音声
信号が交流的にゼロレベル、即ち基準電圧ＩＫなつ次瞬
間を検出し、その時刻に論理データをレジスタｉ２＋
Ｋ格納すると共に、制御回路（５）では論理データに従
って音声信号の音量・音質等の変更を行うようにしてい
る。
信号が交流的にゼロレベル、即ち基準電圧ＩＫなつ次瞬
間を検出し、その時刻に論理データをレジスタｉ２＋
Ｋ格納すると共に、制御回路（５）では論理データに従
って音声信号の音量・音質等の変更を行うようにしてい
る。
次に、ゼロレベルの検出方法について説明する。
入力音声信号に電圧比ｆ器ｔ３１ Ｋよって常に基準電
圧（４）と比較され、本実施例でに入力音声信号の瞬時
電圧値が基準電圧（４）より高い時（以下正電位と称す
）に電圧比較器（３）の出力ｉＨレベルを、逆に低い時
（以下負電位と称す）にＬレベルを出力するように設定
されており、第４図のｄ波形のようになる。レジスタ＋
２１に格納制御信号の立上りでデータ全格納するタイプ
のものであり、格納制御信号として電圧比較器＋３１の
出力が供給されているので、電圧比較器（３）の出力が
ＬレベルからＨレベルになる時、つ１り入力音声信号が
負電位から正電位になる瞬間に、レジスタ（２１は与え
られている論理データを格納する。
圧（４）と比較され、本実施例でに入力音声信号の瞬時
電圧値が基準電圧（４）より高い時（以下正電位と称す
）に電圧比較器（３）の出力ｉＨレベルを、逆に低い時
（以下負電位と称す）にＬレベルを出力するように設定
されており、第４図のｄ波形のようになる。レジスタ＋
２１に格納制御信号の立上りでデータ全格納するタイプ
のものであり、格納制御信号として電圧比較器＋３１の
出力が供給されているので、電圧比較器（３）の出力が
ＬレベルからＨレベルになる時、つ１り入力音声信号が
負電位から正電位になる瞬間に、レジスタ（２１は与え
られている論理データを格納する。
変更制御命令が与えられてから音声り号の音量・音質等
が変更されるまでを第４図全参照しながら時系列的ｖｃ
追ってみると、時刻ｔｏで変更制御命令によってレジス
タ（２１は新しい論理データ（第４図Ｃ波形の斜線部）
が格納される。しかしながらこの時、入力音質信号は正
電位であるため、電圧比較器（３）の出力ｉＨレベルを
保っており、レジスタ（２１には新しい論理データの格
納に必要な立上りパルスが供給されず、依然として変更
前の論理データが格納されている。制御回路（５）ニレ
ジスタ（２１に格納されている論理データに従い、入力
音声信号の音量・音質等の制御を行うため、音量・音質
等に変更されない。
が変更されるまでを第４図全参照しながら時系列的ｖｃ
追ってみると、時刻ｔｏで変更制御命令によってレジス
タ（２１は新しい論理データ（第４図Ｃ波形の斜線部）
が格納される。しかしながらこの時、入力音質信号は正
電位であるため、電圧比較器（３）の出力ｉＨレベルを
保っており、レジスタ（２１には新しい論理データの格
納に必要な立上りパルスが供給されず、依然として変更
前の論理データが格納されている。制御回路（５）ニレ
ジスタ（２１に格納されている論理データに従い、入力
音声信号の音量・音質等の制御を行うため、音量・音質
等に変更されない。
次に、入力音声信号が正電位から負電位に変わる時刻ｔ
１でに、電圧比較器（３）の出力ｉＨレベルからＬレベ
ルへと変化するが、立上りパルスでにないので時刻ｔｏ
同様、音量・音質等に変更されない。
１でに、電圧比較器（３）の出力ｉＨレベルからＬレベ
ルへと変化するが、立上りパルスでにないので時刻ｔｏ
同様、音量・音質等に変更されない。
時刻Ｉ２では入力音声信号が負を位から正電位に変化す
るので、電圧比較器（３）の出力にＬレベルからＨレベ
ルへと変化し、レジスタ（２１に立上りパルスが供給さ
れ、信号線Ｃ上の論理データがレジスタ（２（に格納さ
れると共に、信号線Ｃに新しい論理データが出力され、
制−回路（５）でに新しい論理データの内容に従って音
量・音質等の変更を行う。
るので、電圧比較器（３）の出力にＬレベルからＨレベ
ルへと変化し、レジスタ（２１に立上りパルスが供給さ
れ、信号線Ｃ上の論理データがレジスタ（２（に格納さ
れると共に、信号線Ｃに新しい論理データが出力され、
制−回路（５）でに新しい論理データの内容に従って音
量・音質等の変更を行う。
従来のゼロクロス切換回路に以上のように構成されてい
念ので、変更ｉｌｉ′制御命令を与えてから音量・音質
等が変更されるまでには最長で入力音声信号の１波長分
の時間を要するという問題点かあつｔ。
念ので、変更ｉｌｉ′制御命令を与えてから音量・音質
等が変更されるまでには最長で入力音声信号の１波長分
の時間を要するという問題点かあつｔ。
本発明は上記のような問題点を解消するためになされた
もので、変更制御命令金与えてから音量・音質等が変更
されるまでの時間を入力音声信号の半波長分身内にする
ゼロクロス切換回路を得ることを目的とする。
もので、変更制御命令金与えてから音量・音質等が変更
されるまでの時間を入力音声信号の半波長分身内にする
ゼロクロス切換回路を得ることを目的とする。
本発明に係るゼロクロス切換回路に、遅延回路と排他的
論理和を設け、入力音声信号が負電位から正電位又にそ
の逆に変化する場合でも制御回路に論理データを与える
レジスタが確実に与えられた論理データを格納できるよ
うな格納制御信号を得るようにしたものである。
論理和を設け、入力音声信号が負電位から正電位又にそ
の逆に変化する場合でも制御回路に論理データを与える
レジスタが確実に与えられた論理データを格納できるよ
うな格納制御信号を得るようにしたものである。
本発明におけるゼロクロス切換回路に、変更制御命令に
より変更制御命令が与えられた瞬間のゼロレベルを検出
する電圧比較器出力の論理レベルを、インバータ等を用
い几遅延回路で遅延させた論理レベルと、電圧比較器出
力の論理レベルの排他的論理和をとることによって、変
更制御命令が与えられた後、電圧比較器出力の論理レベ
ルが最初に反転する時刻に制御回路に論理データを与え
るレジスタに対し格納Ｉ′制御信号が与えられる。
より変更制御命令が与えられた瞬間のゼロレベルを検出
する電圧比較器出力の論理レベルを、インバータ等を用
い几遅延回路で遅延させた論理レベルと、電圧比較器出
力の論理レベルの排他的論理和をとることによって、変
更制御命令が与えられた後、電圧比較器出力の論理レベ
ルが最初に反転する時刻に制御回路に論理データを与え
るレジスタに対し格納Ｉ′制御信号が与えられる。
以下、本発明の一実施例を図について説明する。
第１図に本発明の一実施例であるゼロクロス切換回路の
回路図である。この図が前記従来のものと異なっている
点に、遅延回路（６１と、排他的論理和（７）が設けら
れており、電圧比較器（３）の出力に遅延回路（６）の
データ入力と排他的論理和（７）の一方の入力に接続さ
れ、排他的論理和（７）の他の一方の入力に遅延回路（
６）のデータ出力に接続され、排他的論理和（７）の出
力にレジスタ（２）の格納制御入力に接続されるように
なっていることである。その他の符号に前記従来のもの
と同一につきその説明に省略する。
回路図である。この図が前記従来のものと異なっている
点に、遅延回路（６１と、排他的論理和（７）が設けら
れており、電圧比較器（３）の出力に遅延回路（６）の
データ入力と排他的論理和（７）の一方の入力に接続さ
れ、排他的論理和（７）の他の一方の入力に遅延回路（
６）のデータ出力に接続され、排他的論理和（７）の出
力にレジスタ（２）の格納制御入力に接続されるように
なっていることである。その他の符号に前記従来のもの
と同一につきその説明に省略する。
第２図に第１図の接続点ａ ％−ｆまでの信号線の時間
の経過に伴なう波形変化の波形図である。
の経過に伴なう波形変化の波形図である。
次に第２図を参照しながら動作について説明する。
音量・音質等を変化させる時に生じる異音を防止する友
め、入力音声信号が基単電圧と同電位になった瞬間、つ
まりゼロレベルの時に音声・音質等の変更を行うことと
、ゼロレベルを検出する手段に従来のものと同一である
ので、その説明に省略する。
め、入力音声信号が基単電圧と同電位になった瞬間、つ
まりゼロレベルの時に音声・音質等の変更を行うことと
、ゼロレベルを検出する手段に従来のものと同一である
ので、その説明に省略する。
変更制御命令が与えられてから音声信号の音量・音質等
が変更されるまでを時系列的ＶＣ追ってみると、時刻ｔ
ｏで変更ｆＩｌ：御命令によって、レジスタｆｉ＋に新
しい論理データ（第２図Ｃ波形斜線部）が格納される。
が変更されるまでを時系列的ＶＣ追ってみると、時刻ｔ
ｏで変更ｆＩｌ：御命令によって、レジスタｆｉ＋に新
しい論理データ（第２図Ｃ波形斜線部）が格納される。
同時にこの時、入力音声信号に正電位であり、電圧比較
器（３１の出力にＨレベルであり、遅延回路（６）のデ
ータ出力ににある遅延量経過してからＨレベルが出力さ
れる。このため排他的論理和の出力１ｒＸＬレベルとな
るが、レジスタ１２）ニ立上りパルスによって格納され
るため、この時刻には新しい論理データ汀レジスタ（２
１に格納されず、変更前の論理データが格納されている
ので音声・音質等の変更に行われない。時刻ｔ］でに入
力音声信号が正電位から負電位に変わるので、電圧比較
器（３）の出力ｉＨレベルからＬレベルへと変化する。
器（３１の出力にＨレベルであり、遅延回路（６）のデ
ータ出力ににある遅延量経過してからＨレベルが出力さ
れる。このため排他的論理和の出力１ｒＸＬレベルとな
るが、レジスタ１２）ニ立上りパルスによって格納され
るため、この時刻には新しい論理データ汀レジスタ（２
１に格納されず、変更前の論理データが格納されている
ので音声・音質等の変更に行われない。時刻ｔ］でに入
力音声信号が正電位から負電位に変わるので、電圧比較
器（３）の出力ｉＨレベルからＬレベルへと変化する。
しかしながら、遅延回路（６）のデータ出力はある遅延
量分遅延させられるので、時刻ｔ１においてもＨレベル
である。従って、排他的論理和（７）の出力（第２図ｄ
“波形参照）ＵＬレベルからＨレベルへと立上り、レジ
スタ＋２１ ｉ 新しい論理データ全格納し、制御回路
（５１に新しい論理データの内容に従って音量・音質等
の変更を行う。
量分遅延させられるので、時刻ｔ１においてもＨレベル
である。従って、排他的論理和（７）の出力（第２図ｄ
“波形参照）ＵＬレベルからＨレベルへと立上り、レジ
スタ＋２１ ｉ 新しい論理データ全格納し、制御回路
（５１に新しい論理データの内容に従って音量・音質等
の変更を行う。
時刻ｔ’ ＯＫ示すように、入力音声信号が負電位０時
に変更制御命令が入力されても、一部信号線の極性に異
なるが、同様に時刻、＋１に音量・音質等の変更が行わ
れる。
に変更制御命令が入力されても、一部信号線の極性に異
なるが、同様に時刻、＋１に音量・音質等の変更が行わ
れる。
以上のように本発明によれば、わずかな論理素子を付加
するだけで変更ｉ１ｉ御命令を与えてから音量・音質等
が変更される時間を入力音声信号の半波要分以内にする
ことができ、かつ従来のものと同等の音量・音質等が変
更される際の異音発生防止したゼロクロス切換回路が得
られるという効果がある。
するだけで変更ｉ１ｉ御命令を与えてから音量・音質等
が変更される時間を入力音声信号の半波要分以内にする
ことができ、かつ従来のものと同等の音量・音質等が変
更される際の異音発生防止したゼロクロス切換回路が得
られるという効果がある。
第１図に本発明の一実施例であるゼロクロス切換回路の
ブロック図、第２図に第１図の回路の動作を説明する信
号波形の波形図、第３図に従来のゼロクロス切換回路の
ブロック図、第４図に第３図の回路の動作を説明する信
号波形の波形図、第５図に変更制御命令と同時に音量・
音質等の変更を行った時の出力音声波形の波形図である
。 図において、（１）に第１のレジスタ、（２１げ第２の
レジスタ、（３）は電圧比較器、（４［に基進電圧、（
６１に遅延回路、（７）は排他的論理和を示す。 なお、図中、同一符号に□□□−１又ぼ相当部分を示す
。
ブロック図、第２図に第１図の回路の動作を説明する信
号波形の波形図、第３図に従来のゼロクロス切換回路の
ブロック図、第４図に第３図の回路の動作を説明する信
号波形の波形図、第５図に変更制御命令と同時に音量・
音質等の変更を行った時の出力音声波形の波形図である
。 図において、（１）に第１のレジスタ、（２１げ第２の
レジスタ、（３）は電圧比較器、（４［に基進電圧、（
６１に遅延回路、（７）は排他的論理和を示す。 なお、図中、同一符号に□□□−１又ぼ相当部分を示す
。
Claims (1)
- 外部からの音量又は音質等制御用論理データを外部から
の変更制御命令により格納する第１のレジスタと、入力
音声信号が基準電圧とほゞ同電圧値になつた時に上記第
１のレジスタに格納されている論理データを格納する第
２のレジスタを備え、上記第２のレジスタに格納されて
いる論理データに従つて音量又は音質等の制御を行う装
置において、上記入力音声信号と基準電圧の電圧を比較
する電圧比較器と、この電圧比較器の出力を遅延させる
遅延回路と、２つの入力に与えられる論理レベルが一致
している状態から異なる状態に変化する瞬間に上記第２
のレジスタを格納させる極性の信号を出力する排他的論
理和を備え、上記電圧比較器の出力は上記遅延回路の入
力と、上記排他的論理和の一方の入力に接続され、上記
遅延回路の出力は上記排他的論理和の他の一方の入力に
接続され、上記排他的論理和の出力は上記第２のレジス
タの格納制御入力に接続されていることを特徴とするゼ
ロクロス切換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33746090A JPH04207610A (ja) | 1990-11-30 | 1990-11-30 | ゼロクロス切換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33746090A JPH04207610A (ja) | 1990-11-30 | 1990-11-30 | ゼロクロス切換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04207610A true JPH04207610A (ja) | 1992-07-29 |
Family
ID=18308849
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33746090A Pending JPH04207610A (ja) | 1990-11-30 | 1990-11-30 | ゼロクロス切換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04207610A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0803978A3 (en) * | 1996-04-26 | 1999-04-28 | SANYO ELECTRIC Co., Ltd. | Tone control device and sound volume/tone control device for reducing noise at the time of tone modification |
| KR100719012B1 (ko) * | 2004-07-23 | 2007-05-17 | 산요덴키가부시키가이샤 | 자동 레벨 조정 회로 |
| JP2009005128A (ja) * | 2007-06-22 | 2009-01-08 | Sanyo Electric Co Ltd | 電子ボリューム回路 |
-
1990
- 1990-11-30 JP JP33746090A patent/JPH04207610A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0803978A3 (en) * | 1996-04-26 | 1999-04-28 | SANYO ELECTRIC Co., Ltd. | Tone control device and sound volume/tone control device for reducing noise at the time of tone modification |
| US6108428A (en) * | 1996-04-26 | 2000-08-22 | Sanyo Electric Co., Ltd | Tone control device and sound volume/tone control device for reducing noise at the time of tone modification |
| KR100719012B1 (ko) * | 2004-07-23 | 2007-05-17 | 산요덴키가부시키가이샤 | 자동 레벨 조정 회로 |
| JP2009005128A (ja) * | 2007-06-22 | 2009-01-08 | Sanyo Electric Co Ltd | 電子ボリューム回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60239118A (ja) | 位相検出器 | |
| JPH04207610A (ja) | ゼロクロス切換回路 | |
| US20050127969A1 (en) | Circuit of controlling pulse width and method of controlling the same | |
| EP0481485A2 (en) | Microcomputer having logic circuit for prohibiting application of subclock to selected internal unit | |
| JPH04200106A (ja) | ゼロクロス切換回路 | |
| JPH07114367B2 (ja) | 信号処理装置 | |
| JPH01162441A (ja) | デジタルクロツク再生装置のための補正信号の発生方法及び位相センサ | |
| KR970064187A (ko) | 온스크린그래픽(On Screen Graphic) 기능을 갖는 텔레비젼에서의 블럭 복사/이동(Block Copy/Move) 제어장치 | |
| JPH09330070A (ja) | １ビット方式制御波形生成回路 | |
| JPH066193A (ja) | パルス幅変調回路 | |
| KR100597623B1 (ko) | 동기 파이프 라인된 반도체 메모리장치에 적용되는바이패스 리드를 만족시키는 데이터 출력장치 | |
| KR960001422Y1 (ko) | 반도체 소자용 버퍼 | |
| JPH07321616A (ja) | ノイズ除去回路 | |
| KR20010079511A (ko) | 제 1의 디지털 신호의 에지와 제 2의 디지털 신호의 에지사이의 시간차를 검출하는 회로 | |
| KR960027846A (ko) | 동기식 다중장치의 에이유(au) 포인터 조정지터 감소장치 | |
| CA1157918A (en) | Digital frequency-phase comparator | |
| JPH02199604A (ja) | 磁気ディスク装置の書込み回路 | |
| JPH0195679A (ja) | ノイズ軽減回路 | |
| JP2666529B2 (ja) | 雑音除去回路 | |
| JPH04358397A (ja) | 半導体記憶装置 | |
| JPS59127293A (ja) | メモリ素子の信号変化検出回路 | |
| JPS648826B2 (ja) | ||
| JPH0529896A (ja) | 半導体集積回路 | |
| JPH08179925A (ja) | 同期乗せ替え回路 | |
| JP2000122748A (ja) | 異常状態検出回路 |