JPH0420071A - 画像処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、画素密度変換を行う画像処理装置に関するも
のである。

［従来の技術］ 従来、例えばファクシミリ装置において、受信画像の解
像度を変換したり、入力した低印字密度データを高印字
密度のＬＢＰ等で記録する場合、２値画像の画素密度変
換が行われている。特に、低画素密度から高画素密度へ
の画素密度変換を行う場合、高画素密度化のメリットを
出すべ（、斜線等の黒領域と白領域間のジャギー（斜め
線等で生じる画素単位のギザギザ）をいかに解消するか
という点を目的とし、補間処理が行われている。

また、２値データによって写真等の中間色画像を表現す
るため、例えば２値化手法としてデイザ処理が用いられ
ている。デイザ処理では、第７図（ｂ）に示す単位画素
に対し、第７図（ａ）に示すような、より大きな領域を
仮想的に設定し、所定のデイザマトリクスにより多値デ
ータをその領域内の単位画素の黒／白の画素数比に変換
して中間調表現を行っている。この中間調を表現するた
めの領域を以下ではユニットと呼ぶ、そして、一定の長
さに含まれるユニット数がスクリーン線数であり、その
ユニットの大きさ（幅）が中間調画像の解像度となる。

［発明が解決しようとしている課題］ しかしながら、上記従来例では、第７図（ａ）に示すユ
ニットの大きさからも明らかなように、中間調画像の解
像度は２値画像の解像度と比較すると劣り、従来の補間
処理では、２値画像の中間調表現における解像度は画素
密度の向上にも関わらず、改善されず、高画素密度化に
よるメリットを受けていなかった。

本発明は、上記課題を解決するために成されたもので、
画素密度の変換を行う際に、中間調を表現するユニット
の大きさを検出し、その検出されたユニットを高解像度
化に伴い分割する回路を設けることにより、スクリーン
線数を増加でき、画質を改善できる画像処理装置を提供
することを目的とする。

［課題を解決するための手段］ 上記目的を達成するために、本発明の画像処理装置は以
下の構成から成る。すなわち、第１の記録ドツト密度の
ドツト情報を受信する受信手段と、該受信手段からのド
ツト情報を記憶する記憶手段と、該記憶手段に格納され
たドツト情報に基づいて、第２の記録ドツト密度のドツ
ト情報を生成する生成手段とを有する画像処理装置にお
いて、第１ドツト情報に含まれる画像の解像度を特定す
るスクリーン線数を検出する検出手段と、該検出手段か
らのスクリーン線数を増加させて中間調表現の解像度を
変換する変換手段と、該変換手段により変換された中間
調の画像情報を出力する出力手段とを備える。

［作用］ 以上の構成において、第１ドツト情報に含まれる中間調
画像の解像度を特定するスクリーン線数を検出し、その
検出されたスクリーン線数を増加させて解像度を変換し
、画像処理を行い、中間調の画像情報を出力する。

［実施例］ 以下、添付図面を参照して本発明に係る好適な実施例を
詳細に説明する。

本実施例では、主走査方向に対し、ユニット幅（スクリ
ーン線数）を検出し、主走査方向にユニットを分割する
場合を例に説明する。

第１図は、本実施例における画素密度変換回路の構成図
である。図において、工はユニット幅を検出する周期抽
出回路、２は分周回路、そして、３はユニット分割回路
であり、この実施例では、走査方向に対して２倍の画素
密度に変換する回路である。

３０１．３０２はそれぞれ画像データ記憶用のＦＩＦＯ
バッファであり、ホストコンピュータ等より送られてく
る第１のドツト情報ＶＤＯ４０５をＶＣＬＫ４０１に同
期して記憶する。４０２はビームデイテクト信号（ＢＤ
）であり、線順次走査の同期信号である。第３図（ａ）
のような中間調表現を走査したＶＤＯ信号は、第４図の
ようなパルスの連なった波形をしている。そして、ユニ
ットの階調表現の変化によってパルス幅は太ったりやせ
たりするので、パルスの立ち上がり又は立ち下がりで激
しく変動し、安定した周期を抽出できない。しかし、パ
ルス中心は変動しないので、パルス中心の周期を画素ク
ロックでカウントすることによりユニット幅を求める。

周期抽出回路１は、ＢＤとＶＣＬＫを入力し、ユニット
幅を２進出力で分周回路２へ出力する。

分周回路２は、ＶＣＬＫの２倍のクロックを分周し、Ｂ
Ｄが第３図（ａ）のユニット幅分の画素を走査する時間
のうち、５０％がｒＨＪ、５０％がｒＬＪである信号４
０３を出力する。信号４０３はユニット分割回路３に入
力される。

ユニット分割回路３のＦＩＦＯ３０１，３０２は、分周
回路２からの信号４０３によって交互に選択され、その
選択された期間に、ＶＤＯ信号がＦＩＦＯ３０１，３０
２からＶＣＬＫの２倍の周波数で読み出される。その結
果、第３図（ｂ）に示すように、横幅１／２の同じ形の
ユニットが２個ずつ並んだパターンが得られる。走査方
向に対してユニット数が２倍に改善されており、濃度情
報（黒／白の画素数比）を保っている。

なお、本実施例では、分割を２としているが、ＦＩＦＯ
バッファ数を増加し、ＶＣＬＫの整数倍のクロックをＦ
ＩＦＯに供給し、選択回路を付加していけば任意のｎ分
割が可能である。

次に、上述の周期抽出回路１の内部を第２図に示すブロ
ック図を参照して詳述する。

５０１は−ＶＣＬＫ４０１をカウントする画素数カウン
タ（’［１ｏｔＣｏｕｎｔ）である。５０２はＶＤＯ４
０５の立ち上がり時の画素数Ｔｒを保持するラッチであ
る。５０３は立ち上がり時の画素数値Ｔｒと現在の値と
の和を出力する加算器である。

そして、分周回路２はＶＤＯ４０５の立ち下がり時にデ
ータを取り込むので、最下位ビットを無視すれば、出力
値は立ち上がりと立ち下がりの中間値、つまり、パルス
中心値Ｔ１となる。

この画素数Ｔ、から一つ前の値Ｔ　ｍ−＋を減算器５０
５によって差し引いた信号４０６が、パルス中心間の画
素数を示し、これがユニット幅Ｔ、である。また、加算
器５０６によってＴ　ｋ−１のカウント数にユニット［
Ｔ＝が加えられ、その結果がラッチ５０４にＴ、の値と
して保持され、次回の演算に備えられる。この回路では
、ＶＤＯ４０５の黒（ＯＮ）画素の数が奇数で非対象な
時にはＴ、の値がずれることがある。ここでは、最下位
ビットを切り捨てているので、立ち上がりが遅れてもＴ
、は変わらないが、立ち下がりが早まるとＴ、が短（な
るので正常な分割が行われない。

しかし、データはＦＩＦＯ３０１，３０２に保持されて
いるために、分割が乱れてもデータは欠落せず、濃度情
報（白／黒画素数比）及びその位置は原画像データの分
割前のユニットの内部に保たれる。そのため、ユニット
幅の平均を算出していない第２図では（検出したユニッ
ト幅を次のユニットの分割に使用している場合）、実際
には第３図（ｂ）のようにはならず、第３図（ｄ）のよ
うになる。このために、場合によっては４０６に平均値
を算出する回路を挿入しても良い。

次に、本実施例における分周回路２を第５図に示すブロ
ック図を参照して以下に説明する。

図において、２０１はｘ２ＶｃＬＫ４０４を分周するダ
ウンカウンタである。２０２は周期抽出回路１からの値
４０６を保持するラッチである。

そして、カウンタ２０１にはラッチ２０２の値が１ビツ
トシフトされ、２倍の値として入力され、カウンタ２０
１の最下位入力ビットは“０”に固定されている。２０
８はカウンタ２０１と同時に、ラッチ２０２の出力を保
持するラッチであるが、このラッチ２０２に入力される
値はシフトされない＠２０４は検出する周期の最大長を
設定するラッチである。２０３及び２０５は２つの入力
Ａ及びＢの大小を比較する比較回路である。

この分周回路２は、ｘ２ＶｃＬＫ４０４のパルス数をカ
ウントダウンして行き、ラッチ２０８に保持した値と一
致した時、すなわち、初期値の１／２になった時に、フ
リップフロップ（ＲＳ−ＦＦ）２１０をセットさせる。

更に、カウントダウンして行き、出力が全て“０”にな
った時、ＯＲゲート２０９の出力がゼロとなる。この時
、カウンタ２０１及びラッチ２０８には、ラッチ２０２
の出力が再ロードされる。

また、線順次走査された出力は、領域によってはＴ、の
ような周期性を持たない。このために、信号４０６（Ｔ
ｗ）は、ラッチ２０４の値と比較され、周期がある一定
値を越えた際に、無相関と判断される。そして、ｘ２Ｖ
ｃＬＫ４０４をフリップフロップ２０６で分周したＣＬ
Ｋが、データセレクト２０７によって選択され、ユニッ
ト分割回路３はバイパスされる。

この実施例では、水平方向にのみ処理を行っているが、
フレームメモリーを使用して垂直方向にも同種の処理を
行えば、第３図（ａ）より第３図（Ｃ）のパターンに変
換できる。

［他の実施例１ 前述した実施例では、水平垂直両方向に分割を行うため
、フレームメモリが必要であり、コストがかかる。そこ
で、他の実施例として、フレームメモリを使用せず、垂
直方向の線数を増加させる回路例を示す。第６図は他の
実施例の概略を示すものである。

この回路では、画像の周期がＴ、に設定され、常に一定
である。そのために、この回路の利点としては確実に画
像を一定サイズのユニットに分割でき、乱れが生じない
ことである。しかし、その反面、追従性はない。

また、回路は、Ｋｎ本のラインバッファ６１０及び６２
０から構成されている。ここでＫは垂直方向のセルの分
割数である。以下、Ｋ＝２として説明する。

この２ｎ本のラインバッファからレジスタＴ。

６９０に設定された周期の本数のラインバッファが選択
される。ラインバッファ６１０及び６２０は２組に分け
られ、一方にデータが書き込まれている間に、他方のデ
ータが読み出される。

読みだしタイミングと書き込みタイミングとを合わせる
ために、データの読みだしクロックは書き込みクロック
の２倍とする。

ここで、書き込み時には、カウンタ６０１又は６０２は
、データ書き込みの線順次走査の同期信号ＷＢＤによっ
てカウントアツプされる。その出力は、デコーダ６０３
又は６０４でデコードされ、ラインバッファ６１０又は
６２０が順次選択される。そして、そのラインバッファ
６１０又は６２０に対し、データはＷＣＬＫに同期して
書き込まれる。また、ＷＢＤのカウント出力は比較器６
０５又は６０６によってＴｗと比較され、その結果、一
致すると比較器６０５又は６０６の出力により、カウン
タ６０１又は６０２がリセットされる。その結果、フリ
ップフロップ６９１が反転し、２組のラインバッファ６
１０，６２０が交換される。読み出しと書き込みの切換
えは、データセレクタ６０７と６０８によって行われる
。

書き込まれたデータは、今度は２倍の周波数の線順次走
査の同期信号のＲＢＤによってバッファ６１０又は６２
０が選択され、ＷＣＬＫの２倍の周波数のＲＣＬＫによ
って読み出される。

アドレスカウンタ６３０，６３１は、同期信号が入力さ
れる毎にリセットされる。

また、ＲＢＤのカウント出力がＴ、と一致すると、カウ
ンタ６０１あるいは６０２はリセットされるので、同じ
データが２回読みだされることになる。ただし、書き込
み時には、一致した出力はマスクされフリップフロップ
には影響しない。

そして、ラインバッファを使用しているので、この回路
ではＴ、の値を固定とし、水平方向走査で検出したＴ、
の値を使用する。

前述の実施例の処理を行った後に、この実施例の処理を
行うことで、第３図（Ｃ）に示すような水平方向及び垂
直方向の両方に対して、インチあたりのユニット数、す
なわち、スクリーンの線数の改善された画像データを得
ることができる。

［発明の効果］ 以上説明したように、本発明によれば、画素密度の変換
を行う際に、中間調を表現するユニット周期を走査ライ
ン単位で検出し、分割する回路を設けることにより、ス
クリーン線数を増加させることができ、画質を改善する
ことができる。

【図面の簡単な説明】

第１図は実施例における装置の概要構成を示す回路図、 第２図は周波数抽出回路の構成を示す図、第３図（ａ）
〜（ｄ）は入力する画像パターンを示す図、 第４図は線順次走査された画像信号とそのタイミングを
示すタイムチャート、 第５図は分周回路の構成を示す図、 第６図は本発明に係る他の実施例を示す図、第７図（ａ
）はユニットを、第７図（ｂ）は単位画素をそれぞれ示
す図である。 図中、１・・・周波数抽出回路、２・・・分周回路、３
・・・画像分割回路、３０１，３０２・・・ＦＩＦＯバ
ッファ、３０３，２０７，６０７，６０８・・・データ
セレクタ、４０１・・・ＶＣＬＫ、４０２・・・走査線
切替同期信号、４０３・・・バッファ選択信号、４０４
・・・Ｘ２ＶＣＬＫである。 Ｏ （ｂ） 第７ 図

Claims (1)

1. 【特許請求の範囲】 第１の記録ドット密度のドット情報を受信する受信手段
   と、該受信手段からのドット情報を記憶する記憶手段と
   、該記憶手段に格納されたドット情報に基づいて、第２
   の記録ドット密度のドット情報を生成する生成手段とを
   有する画像処理装置において、 第１ドット情報に含まれる画像の解像度を特定するスク
   リーン線数を検出する検出手段と、該検出手段からのス
   クリーン線数を増加させて中間調表現の解像度を変換す
   る変換手段と、該変換手段により変換された中間調の画
   像情報を出力する出力手段とを備えることを特徴とする
   画像処理装置。