JPH04204273A - Ｌｓｉ実装ボード及びデータ処理装置 - Google Patents
Ｌｓｉ実装ボード及びデータ処理装置Info
- Publication number
- JPH04204273A JPH04204273A JP2336557A JP33655790A JPH04204273A JP H04204273 A JPH04204273 A JP H04204273A JP 2336557 A JP2336557 A JP 2336557A JP 33655790 A JP33655790 A JP 33655790A JP H04204273 A JPH04204273 A JP H04204273A
- Authority
- JP
- Japan
- Prior art keywords
- scan
- board
- address
- lsi
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 claims abstract description 15
- 238000012545 processing Methods 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 238000012544 monitoring process Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野」
この発明はアドレススキャン方式のＬＳＩ素子が実装さ
れたＬＳＩ実装ボード、及びこのＬＳＩ実装ボードを少
なくとも一つ備えたデータ処理装置に関する。
れたＬＳＩ実装ボード、及びこのＬＳＩ実装ボードを少
なくとも一つ備えたデータ処理装置に関する。
「従来の技術」
ＬＳＩ素子において内部のフリップフロップやラッチ回
路、レジスタなどの記憶素子をアドレス指定して、その
記憶素子にデータを書き込み、またその記憶素子のデー
タを読み出して試験することができるようにされたＬＳ
Ｉ素子があり、このＬＳＩ素子はアドレススキャン方式
ＬＳＩ素子と呼ばれている。
路、レジスタなどの記憶素子をアドレス指定して、その
記憶素子にデータを書き込み、またその記憶素子のデー
タを読み出して試験することができるようにされたＬＳ
Ｉ素子があり、このＬＳＩ素子はアドレススキャン方式
ＬＳＩ素子と呼ばれている。
このアドレススキャン方式のＬＳＩ素子について第３図
を参照して簡単に説明する。このＬＳＩ素子１１はフリ
ップフロップやラッチ回路などの複数の記憶素子からな
る記憶素子部１２と、この記憶素子部１２内の記憶素子
と各種論理素子などとを組み合わせて、全体として各種
処理を行う論理回路を構成するための組み合わせ回路１
３とからなり、必要に応してクリアを入力させると共に
クロンクを入力し、かつシステム入力としてデータを入
力し、そのデータを処理してシステム出力として出力し
、本来のＬＳＩ素子としての機能を発揮するように構成
されている。
を参照して簡単に説明する。このＬＳＩ素子１１はフリ
ップフロップやラッチ回路などの複数の記憶素子からな
る記憶素子部１２と、この記憶素子部１２内の記憶素子
と各種論理素子などとを組み合わせて、全体として各種
処理を行う論理回路を構成するための組み合わせ回路１
３とからなり、必要に応してクリアを入力させると共に
クロンクを入力し、かつシステム入力としてデータを入
力し、そのデータを処理してシステム出力として出力し
、本来のＬＳＩ素子としての機能を発揮するように構成
されている。
更に、このＬＳＩ素子１１を試験するために、このＬＳ
Ｉ素子ｌｌ内に、記憶素子部１２内の記憶素子を個別に
アドレス指定して選択できるようにＸデコーダ１４．Ｙ
デコーダ１５が設けられ、スキャンアドレス端子１６を
通しスキャンアドレスをＸデコーダ１４及びＹデコーダ
１５に供給すると共にスキャンイネーブル端子１７にス
キャンイネーブル信号を印加すると、入力されたスキャ
ンアドレスに応して記憶素子の一つが選択され、スキャ
ンセント端子１８にデータ″Ｉ”を入力すると、その選
択された記憶素子にデータ“１”が書き込まれ、スキャ
ンリセット端子１９にデータ゛ｌ”を入力すると、選択
された記憶素子にデーラダ°０″が書き込まれ、またス
キャンイネーブル信号を与えた状態で選択した記憶素子
のデータを読み出してスキャン読出し端子２１に出力す
ることができる。
Ｉ素子ｌｌ内に、記憶素子部１２内の記憶素子を個別に
アドレス指定して選択できるようにＸデコーダ１４．Ｙ
デコーダ１５が設けられ、スキャンアドレス端子１６を
通しスキャンアドレスをＸデコーダ１４及びＹデコーダ
１５に供給すると共にスキャンイネーブル端子１７にス
キャンイネーブル信号を印加すると、入力されたスキャ
ンアドレスに応して記憶素子の一つが選択され、スキャ
ンセント端子１８にデータ″Ｉ”を入力すると、その選
択された記憶素子にデータ“１”が書き込まれ、スキャ
ンリセット端子１９にデータ゛ｌ”を入力すると、選択
された記憶素子にデーラダ°０″が書き込まれ、またス
キャンイネーブル信号を与えた状態で選択した記憶素子
のデータを読み出してスキャン読出し端子２１に出力す
ることができる。
このようにＬＳＩ素子を構成することにより、ＬＳＩ素
子に対する故障検出用試験パターンの自動生成が容易と
なり、かつＬＳＩ素子の試験も容易となる。
子に対する故障検出用試験パターンの自動生成が容易と
なり、かつＬＳＩ素子の試験も容易となる。
「発明が解決しようとする課題」
従来においてはスキャンアドレス方式のＬＳＩ素子をボ
ードに実装した後や、更にそのＬＳＩ実装ボードを用い
てデータ処理装置（システム）を構成した後において、
そのＬＳＩ実装ボードの試験や、データ処理装置の試験
あるいはモニタのために、ＬＳＩ素子１１のスキャンア
ドレス端子１６、スキャンイネーブル端子１７．スキャ
ンセット端子１８．スキャンリセット端子１９．スキャ
ン読出し端子２１（これらをスキャン端子と記す）は全
く利用されていなかった。つまり、スキャンアドレス方
式とした機能は、ＬＳＩ素子単体の時のみ利用され、実
装後においては全く利用されていなかった。
ードに実装した後や、更にそのＬＳＩ実装ボードを用い
てデータ処理装置（システム）を構成した後において、
そのＬＳＩ実装ボードの試験や、データ処理装置の試験
あるいはモニタのために、ＬＳＩ素子１１のスキャンア
ドレス端子１６、スキャンイネーブル端子１７．スキャ
ンセット端子１８．スキャンリセット端子１９．スキャ
ン読出し端子２１（これらをスキャン端子と記す）は全
く利用されていなかった。つまり、スキャンアドレス方
式とした機能は、ＬＳＩ素子単体の時のみ利用され、実
装後においては全く利用されていなかった。
この発明はスキャンアドレス方式のＬＳＩ素子を実装後
においても、そのスキャンアドレス方式の機能を有効に
利」できるようにしたＬＳＩ実装ボード及びデータ処理
装置を捷供することにある。
においても、そのスキャンアドレス方式の機能を有効に
利」できるようにしたＬＳＩ実装ボード及びデータ処理
装置を捷供することにある。
「課題を解決するための手段」
請求項１の発明によれば、アドレススキャン方式のＬＳ
Ｉ素子が実装されたＬＳＩ実装ボードにおいて、スキャ
ンアドレスデコーダ回路と、各ＬＳＩ素子のスキャンア
ドレス端子に共通に接続されたスキャンアドレス線と、
スキャン書込みデータ回路と、スキャン読出し回路とが
実装され、スキャンアドレスデコーダ回路はボードスキ
ャンイネーブル信号により動作可能となり、ボートスキ
ャンアドレスをデコードしてＬＳＩ素子の一つを選択し
て試験可能とする。ことができ、スキャン書込みデータ
回路はライトイ７一ブル信号により制御され、各ＬＳＩ
素子のスキャンデータ書込み端子、つまりスキャンセン
ト端子またはスキャンリセット端子にスキャンデータを
共通に与え、スキャン読出し回路は各ＬＳＩ素子のスキ
ャン読出し端子よりのデータの論理和を特徴する 請求項２の発明によれば、データ処理装置に用いられて
いるＬＳＩ実装ボードの少なくとも一つは請求項１の発
明による実装ボードであって、このデータ処理装置にス
キャンボードレジスタと、スキャンアドレスレジスタと
、スキャンデータレジスタ手段とが設けられ、スキャン
ボードレジスタはＬＳＩ実装ボードの一つを選択してボ
ードスキャンイネーブル信号を供給することができ、ス
キャンアドレスレジスタは各ＬＳＩ実装ボードのスキャ
ンアドレスデコーダ回路にボードスキャンアドレスを与
えると共にスキャンアドレス線にスキャンアドレスを与
え、スキャンデータレジスタ手段は、各ＬＳＩ実装ボー
ドのスキャン書込みデータ回路にスキャンデータを与え
ると共に、スキャン読出し回路の出力を入力することが
できる。
Ｉ素子が実装されたＬＳＩ実装ボードにおいて、スキャ
ンアドレスデコーダ回路と、各ＬＳＩ素子のスキャンア
ドレス端子に共通に接続されたスキャンアドレス線と、
スキャン書込みデータ回路と、スキャン読出し回路とが
実装され、スキャンアドレスデコーダ回路はボードスキ
ャンイネーブル信号により動作可能となり、ボートスキ
ャンアドレスをデコードしてＬＳＩ素子の一つを選択し
て試験可能とする。ことができ、スキャン書込みデータ
回路はライトイ７一ブル信号により制御され、各ＬＳＩ
素子のスキャンデータ書込み端子、つまりスキャンセン
ト端子またはスキャンリセット端子にスキャンデータを
共通に与え、スキャン読出し回路は各ＬＳＩ素子のスキ
ャン読出し端子よりのデータの論理和を特徴する 請求項２の発明によれば、データ処理装置に用いられて
いるＬＳＩ実装ボードの少なくとも一つは請求項１の発
明による実装ボードであって、このデータ処理装置にス
キャンボードレジスタと、スキャンアドレスレジスタと
、スキャンデータレジスタ手段とが設けられ、スキャン
ボードレジスタはＬＳＩ実装ボードの一つを選択してボ
ードスキャンイネーブル信号を供給することができ、ス
キャンアドレスレジスタは各ＬＳＩ実装ボードのスキャ
ンアドレスデコーダ回路にボードスキャンアドレスを与
えると共にスキャンアドレス線にスキャンアドレスを与
え、スキャンデータレジスタ手段は、各ＬＳＩ実装ボー
ドのスキャン書込みデータ回路にスキャンデータを与え
ると共に、スキャン読出し回路の出力を入力することが
できる。
請求項３の発明によれば、データ処理装置の少すくトモ
−つのＬＳＩ実装ボードにはアドレススキャン方式のＬ
ＳＩ素子が実装されており、そのＬＳＩ実装ボードには
更にスキャンアドレスデコーダ回路と、各ＬＳＩ素子の
スキャンアドレス端子に共通に接続されたスキャンアド
レス線と、スキャン読出し回路とが実装され、スキャン
アドレスデコーダ回路はボードスキャンイネーブル信号
が与えられると動作可能となり、ボードスキャンアドレ
スをデコードしてＬＳＩ素子の一つを選択することがで
き、スキャン読出し回路は各ＬＳＩ素子のスキャン読出
し端子よりのデータの論理和を出力する。また、このデ
ータ処理装置には各ＬＳＩ実装ボードの一つを選択して
ボードスキャンイア−プル信号を与えるスキャンボード
レジスタと、各ＬＳＩ実装ボードのスキャンアドレスデ
コーダ回路にボードスキャンアドレスを与え、スキャン
アドレス線にスキャンアドレスを与えるスキャンアドレ
スレジスタとが設けられる。
−つのＬＳＩ実装ボードにはアドレススキャン方式のＬ
ＳＩ素子が実装されており、そのＬＳＩ実装ボードには
更にスキャンアドレスデコーダ回路と、各ＬＳＩ素子の
スキャンアドレス端子に共通に接続されたスキャンアド
レス線と、スキャン読出し回路とが実装され、スキャン
アドレスデコーダ回路はボードスキャンイネーブル信号
が与えられると動作可能となり、ボードスキャンアドレ
スをデコードしてＬＳＩ素子の一つを選択することがで
き、スキャン読出し回路は各ＬＳＩ素子のスキャン読出
し端子よりのデータの論理和を出力する。また、このデ
ータ処理装置には各ＬＳＩ実装ボードの一つを選択して
ボードスキャンイア−プル信号を与えるスキャンボード
レジスタと、各ＬＳＩ実装ボードのスキャンアドレスデ
コーダ回路にボードスキャンアドレスを与え、スキャン
アドレス線にスキャンアドレスを与えるスキャンアドレ
スレジスタとが設けられる。
「実施例」
第１図に請求項１の発明の実施例を示す。このＬＳＩ実
装ボート２２には第３図に示したスキャンアドレス方式
のＬＳＩ素子１１．〜１１．が実装され、これらＬＳＩ
素子１１．−１１．により、本来のデータ処理を行うた
めに、図では省略しているが、各ＬＳＩ素子１１□〜１
１．間でそのシステム入力端子とシステム出力端子とが
接続されたり、これらシステム入力端子、システム出力
端子がボード２２の外部接続用のボード端子に接続され
ている。こ＼では、この発明に関連している部分のみを
示している。
装ボート２２には第３図に示したスキャンアドレス方式
のＬＳＩ素子１１．〜１１．が実装され、これらＬＳＩ
素子１１．−１１．により、本来のデータ処理を行うた
めに、図では省略しているが、各ＬＳＩ素子１１□〜１
１．間でそのシステム入力端子とシステム出力端子とが
接続されたり、これらシステム入力端子、システム出力
端子がボード２２の外部接続用のボード端子に接続され
ている。こ＼では、この発明に関連している部分のみを
示している。
この発明では、スキャンアドレスデコーダ回路２３がボ
ード２２るこ実装されている。このスキャンアドレスデ
コーダ回路２３はボード端子２４がらのボードスキャン
イネーブル信号により動作可能となり、動作可能となっ
た状態でボート端子２５からのボードスキャンアドレス
をデコードしてＬＳＩ素子１１１〜１１．、の−っのス
キャンイネーブル端子１７にスキャンイネーブル端子を
与え、そのＬＳＩ素子を試験可能にする。
ード２２るこ実装されている。このスキャンアドレスデ
コーダ回路２３はボード端子２４がらのボードスキャン
イネーブル信号により動作可能となり、動作可能となっ
た状態でボート端子２５からのボードスキャンアドレス
をデコードしてＬＳＩ素子１１１〜１１．、の−っのス
キャンイネーブル端子１７にスキャンイネーブル端子を
与え、そのＬＳＩ素子を試験可能にする。
またボード２２にスキャンデータ書込み回路２６が実装
される。スキャンデータ書込み回路２６内のバンファ２
７にボード端子２８からスキャンデータが入力され、ハ
ソファ２７からその入力と同極性のデータと、逆極性の
データとが出力され、これらはそれぞれゲー）２９．３
１へ供給され、ゲート２９．３１にはボード端子３２か
らライトイネーブル信号が共に供給される。ゲート２９
の出力はＬＳＩ素子１１．−１１．％の各スキャンセッ
ト端子１８へ供給され、ゲート３１の出力はＬＳｔ素子
１１＋〜１１１１の各スキャンリセット端子１９へ供給
される。
される。スキャンデータ書込み回路２６内のバンファ２
７にボード端子２８からスキャンデータが入力され、ハ
ソファ２７からその入力と同極性のデータと、逆極性の
データとが出力され、これらはそれぞれゲー）２９．３
１へ供給され、ゲート２９．３１にはボード端子３２か
らライトイネーブル信号が共に供給される。ゲート２９
の出力はＬＳＩ素子１１．−１１．％の各スキャンセッ
ト端子１８へ供給され、ゲート３１の出力はＬＳｔ素子
１１＋〜１１１１の各スキャンリセット端子１９へ供給
される。
ＬＳ１１子１１１〜１１．ｌの各スキャンアドレス端子
１６に共通に接続されたスキャンアドレス線３３がボー
ド２２に実装される。スキャンアドレス線３３はボード
端子２５に接続される。ボード端子２５に与えられるＬ
ＳＩ素子を選択するためのボードスキャンアドレスはス
キャンアドレスデコーダ回路２３へ供給され、ＬＳＩ素
子１１゜〜１１．．の各スキャンアドレス端子１６へ供
給されるスキャンアドレスはスキャンアドレス線３３へ
供給される。
１６に共通に接続されたスキャンアドレス線３３がボー
ド２２に実装される。スキャンアドレス線３３はボード
端子２５に接続される。ボード端子２５に与えられるＬ
ＳＩ素子を選択するためのボードスキャンアドレスはス
キャンアドレスデコーダ回路２３へ供給され、ＬＳＩ素
子１１゜〜１１．．の各スキャンアドレス端子１６へ供
給されるスキャンアドレスはスキャンアドレス線３３へ
供給される。
スキャン読出し回路３４がボード２２に実装され、ＬＳ
Ｉ素子１１．〜１１．．の各スキャン読出し端子２１の
出力がスキャン読出し回路３４で論理和がとられ、ボー
ド端子３５に出力される。この１例ではスキャン読出し
回路３４の出力はゲート３６にも供給され、ゲート３６
にはボード端子２４からのボードスキャンイネーブル信
号がゲート信号として供給され、ゲート３６の出力はボ
ード端子３７に出力される。
Ｉ素子１１．〜１１．．の各スキャン読出し端子２１の
出力がスキャン読出し回路３４で論理和がとられ、ボー
ド端子３５に出力される。この１例ではスキャン読出し
回路３４の出力はゲート３６にも供給され、ゲート３６
にはボード端子２４からのボードスキャンイネーブル信
号がゲート信号として供給され、ゲート３６の出力はボ
ード端子３７に出力される。
このように構成されているから、スキャンアドレス方式
のＬＳＩ素子１１１〜１１７がボード２２に実装された
後においても、必要に応してボード端子２４にボードス
キャンイネーブル信号を与え、ボード端子２５にボード
スキャンアドレスを与えて、スキャンアドレスデコーダ
回路２３でデコードして、ＬＳＩ素子１１．〜１１．の
うちの一つ、例えば１１□を選択して、そのスキャンイ
ネーブル端子１７にスキャンイネ−プル信号を与えて試
験可能状態とし、この状態でボード端子２５からスキャ
ンアドレスをスキャンアドレス線３３に印加すると、試
験可能状態とされたＬＳＩ素子１１□内の記憶素子の一
つがスキャンアドレスにより選択され、この状態でボー
ド端子２８にスキャンデータとして“１”を与えれば、
これがゲート２９を通して、試験可能とされたＬＳＩ素
子１１、のスキャンセット端子１７に印加されて、その
選択された記憶素子にデータ゛ｌ”が書き込まれる。そ
の時、ボード端子２８にスキャンデータとして“０”が
与えられた場合はゲート３１の出力、つまりスキャンリ
セット端子１９が“１″となり、ＬＳＩ素子１１ｇの選
択記憶素子にデータ“０″が書き込まれる。
のＬＳＩ素子１１１〜１１７がボード２２に実装された
後においても、必要に応してボード端子２４にボードス
キャンイネーブル信号を与え、ボード端子２５にボード
スキャンアドレスを与えて、スキャンアドレスデコーダ
回路２３でデコードして、ＬＳＩ素子１１．〜１１．の
うちの一つ、例えば１１□を選択して、そのスキャンイ
ネーブル端子１７にスキャンイネ−プル信号を与えて試
験可能状態とし、この状態でボード端子２５からスキャ
ンアドレスをスキャンアドレス線３３に印加すると、試
験可能状態とされたＬＳＩ素子１１□内の記憶素子の一
つがスキャンアドレスにより選択され、この状態でボー
ド端子２８にスキャンデータとして“１”を与えれば、
これがゲート２９を通して、試験可能とされたＬＳＩ素
子１１、のスキャンセット端子１７に印加されて、その
選択された記憶素子にデータ゛ｌ”が書き込まれる。そ
の時、ボード端子２８にスキャンデータとして“０”が
与えられた場合はゲート３１の出力、つまりスキャンリ
セット端子１９が“１″となり、ＬＳＩ素子１１ｇの選
択記憶素子にデータ“０″が書き込まれる。
試験可能状態とされたＬＳＩ素子１１ｇ中の選択された
記憶素子から読み出されたデータがスキャン読出し端子
２１からスキャン読出し回路３４を通じてボード端子３
５へ出力される。このようにしてボード２２に実装され
た後においても、ＬＳＩ素子１１．〜１１．をそのスキ
ャン端子を有効に利用して試験することができる。試験
の時はボードスキャンイネーブル信号を必要な時、つま
り選択した記憶素子に対するデータの読み書きをする時
だけ、ボード端子２４に与えればよいが、ボード端子２
４に常時、ボードスキャンイネーブル信号を与えておき
、ボード２２を通常のデータ処理状態としておいて、ボ
ードスキャンアドレス及びスキャンアドレスにより選択
したＬＳＩ素子の選択した記憶素子のデータの状態をゲ
ート３６から得て、ボード端子３７の出力を例えばオン
ロスコープで観測することにより、動作中の内部状態の
遷移を観測することができる。
記憶素子から読み出されたデータがスキャン読出し端子
２１からスキャン読出し回路３４を通じてボード端子３
５へ出力される。このようにしてボード２２に実装され
た後においても、ＬＳＩ素子１１．〜１１．をそのスキ
ャン端子を有効に利用して試験することができる。試験
の時はボードスキャンイネーブル信号を必要な時、つま
り選択した記憶素子に対するデータの読み書きをする時
だけ、ボード端子２４に与えればよいが、ボード端子２
４に常時、ボードスキャンイネーブル信号を与えておき
、ボード２２を通常のデータ処理状態としておいて、ボ
ードスキャンアドレス及びスキャンアドレスにより選択
したＬＳＩ素子の選択した記憶素子のデータの状態をゲ
ート３６から得て、ボード端子３７の出力を例えばオン
ロスコープで観測することにより、動作中の内部状態の
遷移を観測することができる。
第２図に請求項２の発明の実施例を示す、複数のＬＳＩ
実装ボード２２．〜２２．と制御部３８とがシステムバ
ス３９を通じて相互に接続され、制御部３ＢによりＬＳ
Ｉ実装ボード２２．〜２２゜が制御されて、データ処理
を行うように構成されている。この処理結果は図に示し
ていない出力端子から出力される。この実施例ではＬＳ
Ｉ実装ボード２２１〜２２．はそれぞれ第１図に示した
ような、スキャンアドレス方式のＬＳＩ素子を実装し、
かつボードに実装した状態でスキャン端子を有効に利用
できるようにされたボードが用いられる。この実施例で
はスキャンボードレジスタ４１゜スキャンアドレスレジ
スタ４２、スキャンデータレジスタ手段４３がスキャン
制御部４４として設けられ、これらスキャンボードレジ
スタ４１．スキャンアドレスレジスタ４２．スキャンデ
ータレジスタ手段４３はシステムバス３９に接続されて
いる。スキャンボードレジスタ４１は制御部３８から与
えられた信号に応じてＬＳＩ実装ボード２２１〜２２．
の一つを選択してボード端子２４を通してボードスキャ
ンイネーブル信号を、中の図に示していない各スキャン
アドレスデコーダ回路２３（第１図）へ供給することが
できる。
実装ボード２２．〜２２．と制御部３８とがシステムバ
ス３９を通じて相互に接続され、制御部３ＢによりＬＳ
Ｉ実装ボード２２．〜２２゜が制御されて、データ処理
を行うように構成されている。この処理結果は図に示し
ていない出力端子から出力される。この実施例ではＬＳ
Ｉ実装ボード２２１〜２２．はそれぞれ第１図に示した
ような、スキャンアドレス方式のＬＳＩ素子を実装し、
かつボードに実装した状態でスキャン端子を有効に利用
できるようにされたボードが用いられる。この実施例で
はスキャンボードレジスタ４１゜スキャンアドレスレジ
スタ４２、スキャンデータレジスタ手段４３がスキャン
制御部４４として設けられ、これらスキャンボードレジ
スタ４１．スキャンアドレスレジスタ４２．スキャンデ
ータレジスタ手段４３はシステムバス３９に接続されて
いる。スキャンボードレジスタ４１は制御部３８から与
えられた信号に応じてＬＳＩ実装ボード２２１〜２２．
の一つを選択してボード端子２４を通してボードスキャ
ンイネーブル信号を、中の図に示していない各スキャン
アドレスデコーダ回路２３（第１図）へ供給することが
できる。
スキャンアドレスレジスタ４２は制御部３８からボード
スキャンアドレス、スキャンアドレスがセントされ、Ｌ
ＳＩ実装ボード２２１〜２２．の各ボード端子２５を通
してスキャンアドレスデコーダ回路２３ヘボードスキヤ
ンアドレスを、及びスキャンアドレス線へスキャンアド
レスをそれぞれ供給する。スキャンデータレジスタ手段
４３は制御部３８の指示に従ってＬＳＩ実装ボード２２
、〜２２．の各ボード端子２８を通してスキャンデータ
を与え、また各ボード端子３５を通して各読出し回路３
４の出力データを取り込むことができる。読み書き制御
部４５からライトイネーブルを各ＬＳＩ実装ボード２２
．〜２２．のボード端子３２を通じてスキャンデータ書
込み回路２６へ供給する。各ＬＳＩ実装ボード２２、〜
２２．の各ボード端子３７は各別に外部へ導出されてい
る。
スキャンアドレス、スキャンアドレスがセントされ、Ｌ
ＳＩ実装ボード２２１〜２２．の各ボード端子２５を通
してスキャンアドレスデコーダ回路２３ヘボードスキヤ
ンアドレスを、及びスキャンアドレス線へスキャンアド
レスをそれぞれ供給する。スキャンデータレジスタ手段
４３は制御部３８の指示に従ってＬＳＩ実装ボード２２
、〜２２．の各ボード端子２８を通してスキャンデータ
を与え、また各ボード端子３５を通して各読出し回路３
４の出力データを取り込むことができる。読み書き制御
部４５からライトイネーブルを各ＬＳＩ実装ボード２２
．〜２２．のボード端子３２を通じてスキャンデータ書
込み回路２６へ供給する。各ＬＳＩ実装ボード２２、〜
２２．の各ボード端子３７は各別に外部へ導出されてい
る。
このように構成されているから、データ処理装置の試験
において、試験したいＬＳＩ実装ボードを示す信号をス
キャンボードレジスタ４１に設定し、そのＬＳＩ実装ボ
ード、例えば２２．にボードスキャンイネーブル信号を
与え、この状態でスキャンアドレスレジスタ４２にボー
ドスキャンアドレス及びスキャンアドレスを設定して、
ＬＳＩ実装ボード２２．〜２２．中の一つ、例えば、２
２□を選択し、更にそのボード２２□中の一つのＬＳＩ
素子を選択し、そのＬＳＩ素子中の一つの記憶素子を選
択し、その記憶内容をボード端子３５からスキャンデー
タレジスタ手段４３に取り込み、その後、スキャンデー
タレジスタ手段４３からスキャンデータをその選択した
記憶素子に書き込むことができる。このようにして、デ
ータ処理装置内に実装されているスキャンアドレス方式
のＬＳＩ素子のスキャン端子を有効に利用して試験をす
ることができる。
において、試験したいＬＳＩ実装ボードを示す信号をス
キャンボードレジスタ４１に設定し、そのＬＳＩ実装ボ
ード、例えば２２．にボードスキャンイネーブル信号を
与え、この状態でスキャンアドレスレジスタ４２にボー
ドスキャンアドレス及びスキャンアドレスを設定して、
ＬＳＩ実装ボード２２．〜２２．中の一つ、例えば、２
２□を選択し、更にそのボード２２□中の一つのＬＳＩ
素子を選択し、そのＬＳＩ素子中の一つの記憶素子を選
択し、その記憶内容をボード端子３５からスキャンデー
タレジスタ手段４３に取り込み、その後、スキャンデー
タレジスタ手段４３からスキャンデータをその選択した
記憶素子に書き込むことができる。このようにして、デ
ータ処理装置内に実装されているスキャンアドレス方式
のＬＳＩ素子のスキャン端子を有効に利用して試験をす
ることができる。
スキャンデータレジスタ手段４３としては、１個のレジ
スタを用いて、ＬＳＩ素子から読み出されたスキャンデ
ータを格納し、これを制御部３８で読み取った後、その
レジスタに書き込むべきスキャンデータを格納してもよ
いし、読み取ったデータを格納するレジスタと、書き込
むべきスキャンデータを格納するレジスタとを各別に設
けてもよい。
スタを用いて、ＬＳＩ素子から読み出されたスキャンデ
ータを格納し、これを制御部３８で読み取った後、その
レジスタに書き込むべきスキャンデータを格納してもよ
いし、読み取ったデータを格納するレジスタと、書き込
むべきスキャンデータを格納するレジスタとを各別に設
けてもよい。
更に、このデータ処理装置により通常のデータ処理を行
っている時も、前述と同様にスキャンボードレジスタ４
１に選択すべきＬＳＩ実装ボードを示す信号をセントし
、そのボードにボードスキャンイネーブル信号を出力さ
せ、この状態でスキャンアドレスレジスタ４２に設定し
たボードスキャンアドレス及びスキャンアドレスにより
選択したＬＳＩ実装ボード中の選択したＬＳＩ素子中の
選択した記憶素子の状態変化を、ボード端子３７の出力
を観測することにより知ることができる。
っている時も、前述と同様にスキャンボードレジスタ４
１に選択すべきＬＳＩ実装ボードを示す信号をセントし
、そのボードにボードスキャンイネーブル信号を出力さ
せ、この状態でスキャンアドレスレジスタ４２に設定し
たボードスキャンアドレス及びスキャンアドレスにより
選択したＬＳＩ実装ボード中の選択したＬＳＩ素子中の
選択した記憶素子の状態変化を、ボード端子３７の出力
を観測することにより知ることができる。
ＬＳＩ実装ボード２２．〜２２．のすべての端子２４に
ボードスキャンイネーブル信号を同時に与えて、各ボー
ドにおける選択したＬＳＩ素子中の選択した記憶素子の
状態を同時に、各ボード端子３７に出力して同時観測で
きるようにしてもよい。
ボードスキャンイネーブル信号を同時に与えて、各ボー
ドにおける選択したＬＳＩ素子中の選択した記憶素子の
状態を同時に、各ボード端子３７に出力して同時観測で
きるようにしてもよい。
請求項３の発明は第２図に示した実施例において、特に
実際のデータ処理中における選択した記憶素子の内部状
態監視を行うようにした構成を要件とするものである。
実際のデータ処理中における選択した記憶素子の内部状
態監視を行うようにした構成を要件とするものである。
従って、このスキャン端子を利用した監視機能のみを要
件とする場合は、第１図中において、スキャンデータ書
込み回路２６を省略でき、第２図においてスキャンデー
タレジスタ手段４３及び読み書き制御部４４を省略し、
選択したボードの選択したＬＳＩ素子の選択した記憶素
子の状態の監視をする。スキャンボードレジスタ４１も
省略し、常時、ボードスキャンイネーブル信号“１”を
各ボードの端子２４に与え、つまり常時動作可能状態に
し、各ボードを同時に観測するようにしてもよい。また
スキャン読出し回路３４の出力を直接ボード端子３７へ
供給してもよい。
件とする場合は、第１図中において、スキャンデータ書
込み回路２６を省略でき、第２図においてスキャンデー
タレジスタ手段４３及び読み書き制御部４４を省略し、
選択したボードの選択したＬＳＩ素子の選択した記憶素
子の状態の監視をする。スキャンボードレジスタ４１も
省略し、常時、ボードスキャンイネーブル信号“１”を
各ボードの端子２４に与え、つまり常時動作可能状態に
し、各ボードを同時に観測するようにしてもよい。また
スキャン読出し回路３４の出力を直接ボード端子３７へ
供給してもよい。
「発明の効果」
以上述べたように、請求項１の発明によればスキャンア
ドレス方式のＬＳＩ素子を実装したボードに、スキャン
アドレスデコーダ回路、スキャンアドレス線、スキャン
データ書込み回路、スキャン読出し回路を実装すること
により、ＬＳＩ素子のスキャン端子を有効利用して試験
を行うことができる。
ドレス方式のＬＳＩ素子を実装したボードに、スキャン
アドレスデコーダ回路、スキャンアドレス線、スキャン
データ書込み回路、スキャン読出し回路を実装すること
により、ＬＳＩ素子のスキャン端子を有効利用して試験
を行うことができる。
請求項２の発明によれば、データ処理装置におけるＬＳ
Ｉ実装ボードを請求項１の発明のＬＳＩ実装ボードとし
、かつスキャンボードレジスタ、スキャンアドレスレジ
スタ、スキャンデータレジスタを設けることにより、デ
ータ処理装置の試験の際にＬＳＩ素子のスキャン端子を
有効に利用することができる。
Ｉ実装ボードを請求項１の発明のＬＳＩ実装ボードとし
、かつスキャンボードレジスタ、スキャンアドレスレジ
スタ、スキャンデータレジスタを設けることにより、デ
ータ処理装置の試験の際にＬＳＩ素子のスキャン端子を
有効に利用することができる。
請求項３の発明ムこよれば、データ処理装置において、
スキャンアドレスＬＳＩ素子を実装したボードに対し、
スキャンアドレスデコーダ回路、スキャンアドレス線、
スキャン読出し回路を実装することにより、データ処理
装置を実動作中に、ＬＳＩ素子のスキャン端子を利用し
て、選択した内部の記憶素子のデータの状態をモニタす
ることができる。
スキャンアドレスＬＳＩ素子を実装したボードに対し、
スキャンアドレスデコーダ回路、スキャンアドレス線、
スキャン読出し回路を実装することにより、データ処理
装置を実動作中に、ＬＳＩ素子のスキャン端子を利用し
て、選択した内部の記憶素子のデータの状態をモニタす
ることができる。
第１図は請求項１の発明の実施例を示すブロック図、第
２図は請求項２の発明の実施例を示すブロック図、第３
図はスキャンアドレス方式のＬＳＩ素子を機能的に示す
ブロック図である。
２図は請求項２の発明の実施例を示すブロック図、第３
図はスキャンアドレス方式のＬＳＩ素子を機能的に示す
ブロック図である。
Claims (3)
- （１）アドレススキャン方式のＬＳＩ素子が実装された
ボードにおいて、 ボードスキャンアドレスをデコードして、上記ＬＳＩ素
子の一つを試験可能にすることができ、かつボードスキ
ャンイネーブル信号により動作可能となるスキャンアド
レスデコーダ回路と、 上記各ＬＳＩ素子のスキャンアドレス端子に共通に接続
されたスキャンアドレス線と、 ライトイネーブル信号により制御され、上記各ＬＳＩ素
子のスキャンデータ書込み端子にスキャンデータを共通
に与えるスキャン書込みデータ回路と、 上記各ＬＳＩ素子のスキャン読出し端子よりのデータが
入力されるスキャン読出し回路と、が上記ボードに実装
されていることを特徴とするＬＳＩ実装ボード。 - （２）少なくとも一つのＬＳＩ実装ボードを制御部で動
作させてデータ処理を行うデータ処理装置において、 上記ＬＳＩ実装ボードは請求項１に記載されたＬＳＩ実
装ボードで構成され、 上記ＬＳＩ実装ボードの一つを選択してこれに上記ボー
ドスキャンイネーブル信号を与えるスキャンボードレジ
スタと、 上記各ＬＳＩ実装ボードの上記スキャンアドレスデコー
ダ回路に上記ボードスキャンアドレスを、上記アドレス
線にスキャンアドレスをそれぞれに与えるスキャンアド
レスレジスタと、上記各ＬＳＩ実装ボードの上記スキャ
ン書込みデータ回路にスキャンデータを与え、上記スキ
ャン読出し回路の出力が入力されるスキャンデータレジ
スタ手段と、 が設けられていることを特徴とするデータ処理装置。 - （３）少なくとも一つのＬＳＩ実装ボードを制御部で動
作させてデータ処理を行うデータ処理装置において、 上記ＬＳＩ実装ボードの少なくとも一つにはアドレスス
キャン方式のＬＳＩ素子が実装されてあり、 かつ、ボードスキャンアドレスをデコードして上記ＬＳ
Ｉ素子の一つを選択することができ、ボードスキャンイ
ネーブル信号により動作可能とされるスキャンアドレス
デコーダ回路と、上記各ＬＳＩ素子のスキャンアドレス
端子に共通に接続されたスキャンアドレス線と、 上記各ＬＳＩ素子のスキャン読出し端子よりのデータが
入力されるスキャン読出し回路とが実装され、 上記各ＬＳＩ実装ボードの一つを選択してこれに上記ボ
ードスキャンイネーブル信号を与えるスキャンボードレ
ジスタと、 上記各ＬＳＩ実装ボードの上記スキャンアドレスデコー
ダ回路に上記ボードスキャンアドレスを、上記スキャン
アドレス線にスキャンアドレスをそれぞれ与えるスキャ
ンアドレスレジスタが設けられていることを特徴とする
データ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2336557A JP2877505B2 (ja) | 1990-11-30 | 1990-11-30 | Ｌｓｉ実装ボード及びデータ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2336557A JP2877505B2 (ja) | 1990-11-30 | 1990-11-30 | Ｌｓｉ実装ボード及びデータ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04204273A true JPH04204273A (ja) | 1992-07-24 |
| JP2877505B2 JP2877505B2 (ja) | 1999-03-31 |
Family
ID=18300374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2336557A Expired - Fee Related JP2877505B2 (ja) | 1990-11-30 | 1990-11-30 | Ｌｓｉ実装ボード及びデータ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2877505B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997024670A1 (en) * | 1995-12-27 | 1997-07-10 | Koken Co., Ltd. | Monitoring control device |
-
1990
- 1990-11-30 JP JP2336557A patent/JP2877505B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997024670A1 (en) * | 1995-12-27 | 1997-07-10 | Koken Co., Ltd. | Monitoring control device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2877505B2 (ja) | 1999-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5222068A (en) | Processor circuit | |
| JPH0450678A (ja) | テスト容易化回路 | |
| JPS5853774B2 (ja) | 情報処理装置 | |
| JPH0735816A (ja) | 集積回路試験装置のパターンメモリ回路 | |
| JPH04204273A (ja) | Ｌｓｉ実装ボード及びデータ処理装置 | |
| JP2004094451A (ja) | オンチップｊｔａｇインタフェース回路およびシステムｌｓｉ | |
| JP2583055B2 (ja) | Ｉｃテストシステム | |
| JPS63173975A (ja) | 半導体装置 | |
| JP2583056B2 (ja) | Ｉｃテストシステム | |
| JPH01239485A (ja) | 大規模集積回路 | |
| JPH04328475A (ja) | 試験回路付半導体装置 | |
| JPS6032213B2 (ja) | 論理装置の診断方式 | |
| JPH0370055A (ja) | 半導体集積回路装置 | |
| JPH01263739A (ja) | 情報処理装置 | |
| JPH06160486A (ja) | Ｌｓｉテストシステム用大容量テストベクトルバッファメモリ装置 | |
| JPS6167162A (ja) | メモリチエツク回路 | |
| JPH026772A (ja) | 集積回路 | |
| JP2935710B2 (ja) | プロセッサ集積回路装置のテスト装置 | |
| JPH04157535A (ja) | レジスタ検査方法 | |
| JPS6246021B2 (ja) | ||
| JPS6210390B2 (ja) | ||
| JPH01116839A (ja) | ディジタル信号処理装置 | |
| JPH0561713A (ja) | 電子回路ブロツク試験回路 | |
| JPS63193238A (ja) | アドレススキヤン方式 | |
| JPH0568665B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |