JPH04205047A

JPH04205047A - データ処理装置

Info

Publication number: JPH04205047A
Application number: JP32575490A
Authority: JP
Inventors: Kazuo Shimizu; 一夫清水
Original assignee: Olympus Optical Co Ltd
Current assignee: Olympus Corp
Priority date: 1990-11-29
Filing date: 1990-11-29
Publication date: 1992-07-27

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、複数の制鈍部（以下、ＣＰＵという）を有
し、これら複数のＣＰＵ間または他の周辺装置との間で
データの授受を行うデータ処理装置に関するものである
。

〔従来の技術〕

複数のＣＰＬＩを用いてデータの授受を行うデータ処理
装置として、従来、第６図および第７図に示すようなも
のか知られている。

第６図に示すデータ処理装置は、二つのＣＰＵ　１およ
び２をＩ１０ボート３および４を介して接続し、これら
Ｉ１０ボート３．４を経てＣＰＬＩｌ、２間でのデータ
の授受、あるいは一方のＣＰ［Ｊと他方のＣＰＵの周辺
装置との間でのデータの授受を行うようにしたものであ
る。なお、ＣＰＬＩ　１のパスラインにはＣＰＵ　１の
内部ソフトを格納したＲＯＭ　５および各種のデータを
一時格納するためのＲＡＭ　６か接続されていると共に
、ＣＰＵ　２にもＣＰｔＪ　２の内部ソフトを格納した
ＲＯＭ　７および各種のデータを一時格納するためのＲ
ＡＭ　８か接続されている。

また、第７図に示すデータ処理装置は、ＣＰＬＩ　１１
、ＣＰＬＩ　１２および外部メモ１月３をそれぞれイン
ターフェース１４．１５および１６を介してマザーバス
１７に接続してＣＰＵｌ１．１２間または他の周辺装置
との間でデータの転送を行うようにしだものて、ＣＰＵ
ｌ１．１２の各パスラインには、それぞれ各ＣＰｔＪの
内部ソフトを格納したＲＯＭ１８．１９、各種のデータ
を一時格納するだめのＲＡＭ２０．２１およびデータの
授受を行うＩ１０ボート２２．２３が接続されている。

〔発明か解決しようとする課題〕

上述した従来のデータ処理装置においては、何れも各Ｃ
ＰＵ毎の専用のシステムＲＯＭを用いるようにしている
。このため、データ処理の内容を変更する場合には、各
ＣＰＵのシステムＲＯＭを交換するか、または予め処理
内容を変更できるように、各ＣＰＵ毎に変更手段を設け
る必要かある。

しかし、データ処理は、ユーザによりあるいは処理した
いデータによりその内容や処理方法か異なるため、上述
した従来のデータ処理装置におけるように、複数のＣＰ
Ｕの各々について専用のシステムＲＯＭを用いる場合に
あっては、処理内容の変更に対応できない場合が生じる
。例えは、処理機能アップのために新しくハードウェア
を追加する場合には、ハート上は問題なく接続できるか
、それをコントロールするだめのソフトウェアの変更か
困難になる場合かある。

この発明は、このような従来の問題点に着目してなされ
たちのて、ソフトウェアの変更を簡単にてき、データ処
理を効率良くてきるよう適切に構成したデータ処理装置
を提供することを目的とする。

〔課題を解決するだめの手段および作用〕上記目的を達
成するため、この発明では、外部メモリにより内部ソフ
トおよびアプリケーションソフトをロードして動作する
主制御部と、専用の内部ソフトを予め持たない少なくと
も一つの副制御部と、前記主制御部および副制御部間に
接続され、前記主制御部のメモリ空間の一部を前記副制
御部のプログラム空間とした結合手段とを設け、前記主
制御部により前記外部メモリから前記結合手段に内部ソ
フトおよびアプリケーションソフトをロートして、前記
主制御部および前記副制御部の動作を制御するよう構成
する。

〔実施例〕

第１図はこの発明の一実施例を示すものである。

この実施例は画像処理装置を示すもので、ＴＶ左カメラ
１からのアナログ画像信号をＡ／Ｄ変換器３２てデジタ
ル信号に変換して画像メモリ３３に格納し、この画像メ
モリ３３に格納された画像データに対してＣＰＵ　３４
およびＣＰＵ　３５により所要の画像処理を行って、そ
の画像処理したデータをＤ／Ａ変換器３６によりアナロ
グ画像信号に変換してＣＲＴ　３７に表示するようにし
たものである。

ＣＰＵ　３４はパスラインを介して画像メモリ３３に接
続すると共に、そのパスライン上にＲＯＭ　３８および
ＲＡＭ　３９を接続する。また、ＣＰＵ　３５にはその
パスラインにＲＡＭ　４０および各種のＩ１０ボート４
１を接続する。

この実施例では、ＣＰＵ　３４のパスラインにＩＣカー
ド、フロッピィ−ディスク、ハードディスク等の外部メ
モリ４２を接続すると共に、ＣＰＵ　３４のパスライン
とＣＰｔＪ　３５のパスラインとの間にデュアルポート
ＲＡＭ４３を接続する。デュアルポートＲＡＭ　４３は
、第２図に示すように、ＣＰＵ　３４のコマンド領域４
４、ＣＰｔＪ　３５のコマンド領域４５、サブコマンド
領域４６、ＣＰＬＩ　３５の割り込みベクタ領域４７、
ＣＰＵ　３５のベースプログラム領域４８およびデータ
領域４９を有するメモリ構成として、このデュアルボー
）ＲＡＭ４３にＣＰＵ３４のメモリ空間の一部とＣＰＵ
　３５のメモリ空間の一部とを割り当てる。

このようにして、外部メモリ４２からデータを読み込ん
でデュアルポートＲＡＭ　４３に格納し、これに基づい
てデュアルポートＲＡＭ４３を通してＣＰＵ３４．３５
間のデータ転送を行って、画像メモリ３３に格納された
画像データを処理するようにする。なお、デュアルポー
トＲＡＭ　４３のメモリ容量は、画像処理を効率良く行
うため、好適には画像の一ライン分以上とする。また、
ＣＰＵ　３５は装置の電源をオンしたとき、ＣＰＵ　３
４からのリセット信号によりリセットされるようにする
。

以下、この実施例の動作を第３図〜第５図に示すフロー
チャートを参照しながら説明する。

装置の電源かオンになると、ＣＰＵ　３５はＣＰＵ　３
４からのリセット信号によりリセット状態となり、この
間にＣＰＵ　３４は第３図に示すフローチャートに従っ
て動作する。すなわち、先ず、ＣＰｔＪ　３４はＩＣカ
ード等の外部メモリ壮からＣＰＩＪ　３５のベースプロ
グラムをリードする。このベースプログラムは、ＣＰ［
Ｊ３５かデュアルポートＲＡＭ４３からプログラムをデ
ータとしてリードして、ＣＰＵ　３５のメモリ空間にラ
イトするためのものである。

次に、ＣＰＵ　３５は、外部メモリ４２から読み取った
ＣＰＵ　３５のベースプログラムを、第２図に示したデ
ュアルポートＲＡＭ４３のメモリマツプに従って、その
ベースプログラム領域４８にライトすると共に、ＣＰＵ
　３５の割り込みベクタ領域４７をライトする。その後
、ＣＰＵ　３４によりＣＰＵ　３５のリセットを解除し
て、ＣＰＵ　３５をベースプログラムから動作開始させ
る。

ＣＰＵ　３５は、その動作を開始したら、先ず、第２図
に示したデュアルポートＲＡＭ４３のＣＰＵ　３４のコ
マンド領域４４に内部ソフト要求コマンドをライトして
、ＣＰＵ　３４に対して割り込みを発生させ、その後、
装置の管理を行いなから内部ソフトのロードか終了する
のを待つ。

一方、ＣＰＵ　’３４は、割り込みの発生によりデュア
ルポートＲＡＭ　４３のＣＰＬＩ　３４のコマンド領域
４４をリートして割り込みを解除すると共に、コマンド
の内容に応じて第４図に示すフローチャートに従って割
り込み処理を行う。すなわち、この場合には内部ソフト
のロードコマンドであるので、先ず外部メモリよりＣＰ
Ｕ　３５の内部ソフトをデータとしてリードして、デュ
アルポー）！’ｌＡＭ４３のデータ領域４９にライトす
る。次に、ＣＰＵ　３５のコマンド領域４５にロード終
了を示すコマンドを書き込み、これによりＣＰＵ　３５
へ割り込みを発生させてＣＰＩＪ　３４ての割り込み処
理を終了する。

ＣＰＵ　３５ては、この割り込みの発生により、デュア
ルポートＲＡＭ　４３のＣＰＵ　３５のコマンド領域４
５をリードして割り込みを解除し、そのコマンドの内容
に応じて第５図に示すフローチャートに従って割り込み
処理を行う。すなわち、この場合には、先ずコマンドか
内部メモリのロート終了コマンドであることを認識して
デュアルポートＲＡＭ４３のデータ領域４９をリードし
、そのリードした内部ソフトをＣＰ［Ｊ　３５のプログ
ラムエリア（メモリ空間内）にライトする。

次に、内部ソフトか全てＣＰＬＩ　３５のプログラムエ
リアにロードされたか、まだ引き続き内部ソフトのロー
ドか必要かどうかをコマンドにより判定し、まだ必要で
あれば再び内部ソフトのロードコマンドをＣＰＵ　３４
に対して出し、不必要であればロード終了フラグを立て
て割り込み処理を終了する。このロード終了フラグによ
り、ＣＰＵ　３５では内部ソフトのロード終了を認識し
、内部ソフトの実行に移る。

なお、この実施例では、デュアルポートＲＡＭ４３にＣ
ＰＵ　３５の割り込みベクタ領域４７を設けたので、Ｃ
ＰＵ　３５の割り込みに対してＣＰＵ　３４かその割り
込みペクタを書き換えることか可能となる。したがって
、ＣＰＵ　３５の同−割り込み条件による割り込みでも
、ＣＰＵ　３４の条件て動作を変更することかできる。

このように、この実施例によれば、ＣＰＵ　３５にシス
テムＲＯＭを設けることなく、その内部ソフトをＣＰＵ
　３４により外部メモリ４２からロードするようにした
ので、外部メモリ４２を変えるたけてＣＰＵ　３４およ
び３５の動作を容易に変更することかできる。

なお、この発明は上述した画像処理装置に限らず、他の
データ処理装置に有効に適用することかできる。また、
上述した実施例では、メインとなるＣＰＵ　３４に一個
のサブＣＰＵ　３５を接続するようにしたが、メインＣ
ＰＵに複数のサブＣＰＵを接続する場合でも、各サブＣ
ＰＵを同様のデュアルポーｈ　ＲＡＭを介して接続する
ことにより、この発明を有効に適用することかできる。

〔発明の効果〕

以上のように、この発明によれは、主制御部および副制
画部を、主制御部のメモリ空間の一部を副制画部のプロ
グラム空間とした結合手段を介して接続することにより
、主制御部により外部メモリから内部ソフトをロードし
て、これら主制御部および副制圓部の動作を制御するよ
うにしたので、外部メモリを変えることて、ソフトウェ
アの変更を簡単にてき、したかってデータ処理を効率良
く行うことができる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すブロック図、第２図
は第１図に示すデュアルポー）　ＲＡＭのメモリ構成を
示す図、第３図、第４図および第５図は第１図に示す実施例の動
作を説明するためのフローチャート、第６図および第７
図は従来の技術を説明するための図である。３１・・・ＴＶカメラ　　　　　３２・・・Ａ／Ｄ変換
器３３・・・画像メモリ　　　　３４．３５・・・ＣＰ
ｔＪ３６・・・Ｄ／Ａ変換器　　　　３７・・・ＣＲＴ
３８・・・ＲＯＭ　　　　　　　　３９．４０・・・Ｒ
ＡＭ４１・・・Ｉ１０ポート４２・・・外部メモリ４３
・・・デュアルポートＲＡＭ第１図第２図第３図ＣＰＬＪ３４イ貝・Ｉ

Claims

【特許請求の範囲】

１、外部メモリにより内部ソフトおよびアプリケーショ
ンソフトをロードして動作する主制御部と、専用の内部
ソフトを予め持たない少なくとも一つの副制御部と、前
記主制御部および副制御部間に接続され、前記主制御部
のメモリ空間の一部を前記副制御部のプログラム空間と
した結合手段とを具え、前記主制御部により前記外部メ
モリから前記結合手段に内部ソフトおよびアプリケーシ
ョンソフトをロードして、前記主制御部および前記副制
御部の動作を制御するよう構成したことを特徴とするデ
ータ処理装置。