JPH05158859A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH05158859A JPH05158859A JP3323297A JP32329791A JPH05158859A JP H05158859 A JPH05158859 A JP H05158859A JP 3323297 A JP3323297 A JP 3323297A JP 32329791 A JP32329791 A JP 32329791A JP H05158859 A JPH05158859 A JP H05158859A
- Authority
- JP
- Japan
- Prior art keywords
- elements
- unit
- input
- access
- connection switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
Abstract
(57)【要約】
【目的】 演算処理能力とデータ転送能力の低下を防
ぐ。 【構成】 複数の要素からなる中央処理部１０と主記憶
部２０と入出力制御部４０と接続切り換え部３０により
構成される。接続切り換え部３０は、各要素間を一対一
に接続し、接続しようとする要素が重複しない複数の要
素間を同時に接続する。
ぐ。 【構成】 複数の要素からなる中央処理部１０と主記憶
部２０と入出力制御部４０と接続切り換え部３０により
構成される。接続切り換え部３０は、各要素間を一対一
に接続し、接続しようとする要素が重複しない複数の要
素間を同時に接続する。
Description
【０００１】
【産業上の利用分野】本発明は、演算処理とシステム制
御を行う中央処理部と、命令とデータを格納する主記憶
部と、外部装置との入出力を制御する入出力制御部とを
有する情報処理装置に関する。
御を行う中央処理部と、命令とデータを格納する主記憶
部と、外部装置との入出力を制御する入出力制御部とを
有する情報処理装置に関する。
【０００２】
【従来の技術】従来の情報処理装置では、中央処理部と
主記憶部と入出力制御部をバスで接続し、アクセス要求
に対し順次バスの使用権を割り振り、図３に示すよう
に、バスの使用権を得た順番にアクセスを行っていた。
主記憶部と入出力制御部をバスで接続し、アクセス要求
に対し順次バスの使用権を割り振り、図３に示すよう
に、バスの使用権を得た順番にアクセスを行っていた。
【０００３】
【発明が解決しようとする課題】上述した従来の技術で
は、あるアクセスによりバスが占有されていた場合、次
のアクセス要求は必ずバスが開放されるまで待たされて
いたため、中央処理部が待たされた場合には演算処理能
力が低下し、入出力制御部が待たされた場合にはデータ
転送能力が低下するという欠点があった。
は、あるアクセスによりバスが占有されていた場合、次
のアクセス要求は必ずバスが開放されるまで待たされて
いたため、中央処理部が待たされた場合には演算処理能
力が低下し、入出力制御部が待たされた場合にはデータ
転送能力が低下するという欠点があった。
【０００４】本発明の目的は、高い演算処理能力とデー
タ転送能力を有する情報処理装置を提供することにあ
る。
タ転送能力を有する情報処理装置を提供することにあ
る。
【０００５】
【課題を解決するための手段】本発明の情報処理装置
は、演算処理システム制御を行う中央処理と、命令とデ
ータを格納する主記憶部と、外部装置との入出力を制御
する入出力制御部とを要素として有する情報処理装置に
おいて、前記各要素間の接続および接続の切り換えを行
う接続切り換え部を有し、前記接続切り換え部は、接続
しようとする要素が重複しない複数の要素間を一対一で
接続することを特徴とする。
は、演算処理システム制御を行う中央処理と、命令とデ
ータを格納する主記憶部と、外部装置との入出力を制御
する入出力制御部とを要素として有する情報処理装置に
おいて、前記各要素間の接続および接続の切り換えを行
う接続切り換え部を有し、前記接続切り換え部は、接続
しようとする要素が重複しない複数の要素間を一対一で
接続することを特徴とする。
【０００６】主記憶部は、複数の要素に分割されている
ことが好ましい。
ことが好ましい。
【０００７】
【作用】接続切り換え部は、接続しようとする要素が重
複しない（使用されていない）複数の要素間を一対一で
接続するので、これらの要素を同時に接続してそれぞれ
の要素間のアクセスを可能とする。
複しない（使用されていない）複数の要素間を一対一で
接続するので、これらの要素を同時に接続してそれぞれ
の要素間のアクセスを可能とする。
【０００８】
【実施例】次に本発明の実施例について図面を参照して
説明する。
説明する。
【０００９】図１は本発明の第１の実施例を示すブロッ
ク図である。
ク図である。
【００１０】本実施例は、１つの中央処理装置（以下、
ＣＰＵと称す）を持ち、演算処理とシステム制御を行う
中央処理部１と、１つのメモリ（以下、ＭＥＭと称す）
とを持ち、命令とデータを格納する主記憶部２と、接続
しようとする要素が重複しない（使用されていない）複
数のアクセスに関しては同時に接続可能で入出力制御部
４に対して２つの端子を持つ接続切り換え部３と、第１
の入出力制御装置（以下、Ｉ／Ｏと称す）５と第２のＩ
／Ｏ６の２つの要素を持ち、外部装置とのデータの入出
力を制御する入出力制御部４で構成される。接続切り換
え部３は概ね電話交換機と同様の構成を有する。
ＣＰＵと称す）を持ち、演算処理とシステム制御を行う
中央処理部１と、１つのメモリ（以下、ＭＥＭと称す）
とを持ち、命令とデータを格納する主記憶部２と、接続
しようとする要素が重複しない（使用されていない）複
数のアクセスに関しては同時に接続可能で入出力制御部
４に対して２つの端子を持つ接続切り換え部３と、第１
の入出力制御装置（以下、Ｉ／Ｏと称す）５と第２のＩ
／Ｏ６の２つの要素を持ち、外部装置とのデータの入出
力を制御する入出力制御部４で構成される。接続切り換
え部３は概ね電話交換機と同様の構成を有する。
【００１１】中央処理部１から第１のＩ／Ｏ５に対して
アクセス要求があった場合、接続切り換え部３は、マス
タとなる中央処理部１とスリーブとなる第１のＩ／Ｏ５
の２つの要素が使用されていないことを確認し、その要
素間を接続する。このときさらに、第２Ｉ／Ｏ６から主
記憶部２に対してアクセス要求があると、接続切り換え
部３は、接続しようとする２つの要素が使用されていな
いことを確認し、マスタとなる第２のＩ／Ｏ６とスリー
ブとなる主記憶部２の２つの要素間を接続する。したが
って２つのアクセスが同時に実行できる。
アクセス要求があった場合、接続切り換え部３は、マス
タとなる中央処理部１とスリーブとなる第１のＩ／Ｏ５
の２つの要素が使用されていないことを確認し、その要
素間を接続する。このときさらに、第２Ｉ／Ｏ６から主
記憶部２に対してアクセス要求があると、接続切り換え
部３は、接続しようとする２つの要素が使用されていな
いことを確認し、マスタとなる第２のＩ／Ｏ６とスリー
ブとなる主記憶部２の２つの要素間を接続する。したが
って２つのアクセスが同時に実行できる。
【００１２】図２は本発明の第２の実施例を示すブロッ
ク図、図３は本実施例および従来例によるアクセスを示
すタイムチャートである。
ク図、図３は本実施例および従来例によるアクセスを示
すタイムチャートである。
【００１３】本実施例は、第１のＣＰＵ１１と第２のＣ
ＰＵ１２の２つの要素を持ち、演算処理とシステム制御
を行う中央処理部１０と、第１のＭＥＭ２１、第２のＭ
ＥＭ２２、第３のＭＥＭ２３および第４のＭＥＭ２４の
４つの要素を持ち、命令とデータを格納する主記憶部２
０と、第１のＩ／Ｏ４１、第２のＩ／Ｏ４２および第３
のＩ／Ｏ４３の３つの要素を持ち、外部装置とのデータ
の入出力を制御する入出力制御部４０と、前記各要素に
対して端子を持ち、接続しようとする要素が重複しない
（使用されていない）複数のアクセスに関しては同時に
接続可能な接続切り換え部３により構成される。主記憶
部２０の各要素（ＭＥＭ）は格納する内容によって分割
されている。すなわち、第１のＭＥＭ２１にはオペレー
ティングシステムが、第２のＭＥＭ２２には第１のアプ
リケーションが、第３のＭＥＭ２３には第２のアプリケ
ーションが、第４のＭＥＭ２４には第３のアプリケーシ
ョンがそれぞれ格納されている。
ＰＵ１２の２つの要素を持ち、演算処理とシステム制御
を行う中央処理部１０と、第１のＭＥＭ２１、第２のＭ
ＥＭ２２、第３のＭＥＭ２３および第４のＭＥＭ２４の
４つの要素を持ち、命令とデータを格納する主記憶部２
０と、第１のＩ／Ｏ４１、第２のＩ／Ｏ４２および第３
のＩ／Ｏ４３の３つの要素を持ち、外部装置とのデータ
の入出力を制御する入出力制御部４０と、前記各要素に
対して端子を持ち、接続しようとする要素が重複しない
（使用されていない）複数のアクセスに関しては同時に
接続可能な接続切り換え部３により構成される。主記憶
部２０の各要素（ＭＥＭ）は格納する内容によって分割
されている。すなわち、第１のＭＥＭ２１にはオペレー
ティングシステムが、第２のＭＥＭ２２には第１のアプ
リケーションが、第３のＭＥＭ２３には第２のアプリケ
ーションが、第４のＭＥＭ２４には第３のアプリケーシ
ョンがそれぞれ格納されている。
【００１４】図３に示すように、第１のＣＰＵ１１から
第１のＩ／Ｏ４１に対するアクセスと、第２のＣＰＵ１
２から第１のＭＥＭ２２に対するアクセスと、第２のＩ
／Ｏ４２から第３のＭＥＭ２３に対するアクセスと、第
３のＩ／Ｏ４３から第４のＭＥＭ２４に対するアクセス
という４つのアクセスがあった場合、接続する要素が重
複していないので同時に接続しアクセスすることが可能
である。他のアクセスの組み合わせも同様に、接続しよ
うとする要素が重複していない（使用されていない）場
合は同時に接続し、アクセスすることが可能である。
第１のＩ／Ｏ４１に対するアクセスと、第２のＣＰＵ１
２から第１のＭＥＭ２２に対するアクセスと、第２のＩ
／Ｏ４２から第３のＭＥＭ２３に対するアクセスと、第
３のＩ／Ｏ４３から第４のＭＥＭ２４に対するアクセス
という４つのアクセスがあった場合、接続する要素が重
複していないので同時に接続しアクセスすることが可能
である。他のアクセスの組み合わせも同様に、接続しよ
うとする要素が重複していない（使用されていない）場
合は同時に接続し、アクセスすることが可能である。
【００１５】したがって、第１のＣＰＵ１１による第１
のＩ／Ｏ４１へのデータ転送要求と、第２のＣＰＵ１２
による第１のアプリケーション処理と、第２のＩ／Ｏ４
２による第２のアプリケーションのデータ転送と、第３
のＩ／Ｏ４３による第３のアプリケーションのデータ転
送が同時に実行可能となる。すなわち、従来の技術と異
なり、アクセス要求からアクセス開始までの待ち時間が
なく、演算処理能力とデータ転送能力の低下を防ぐこと
ができる。
のＩ／Ｏ４１へのデータ転送要求と、第２のＣＰＵ１２
による第１のアプリケーション処理と、第２のＩ／Ｏ４
２による第２のアプリケーションのデータ転送と、第３
のＩ／Ｏ４３による第３のアプリケーションのデータ転
送が同時に実行可能となる。すなわち、従来の技術と異
なり、アクセス要求からアクセス開始までの待ち時間が
なく、演算処理能力とデータ転送能力の低下を防ぐこと
ができる。
【００１６】
【発明の効果】以上説明したように本発明は、接続しよ
うとする要素が重複していなければ同時に接続してそれ
ぞれアクセスできるため、あるアクセスが実行されてい
るときに次のアクセスが待たされることによる演算処理
能力とデータ転送能力の低下を防ぐことができる効果が
ある。
うとする要素が重複していなければ同時に接続してそれ
ぞれアクセスできるため、あるアクセスが実行されてい
るときに次のアクセスが待たされることによる演算処理
能力とデータ転送能力の低下を防ぐことができる効果が
ある。
【図１】本発明の第１の実施例を示すブロック図。
【図２】本発明の第２の実施例を示すブロック図。
【図３】本実施例および従来例によるアクセスを示すタ
イムチャート。
イムチャート。
１，１０ 中央処理部 ２，２０ 主記憶部 ３，３０ 接続切り換え部 ４，４０ 入出力制御部 １１，１２ ＣＰＵ ２１，２２，２３，２４ ＭＥＭ ４１，４２，４３ Ｉ／Ｏ
Claims (2)
- 【請求項１】 演算処理とシステム制御を行う中央処理
と、命令とデータを格納する主記憶部と、外部装置との
入出力を制御する入出力制御部とを要素として有する情
報処理装置において、 前記各要素間の接続および接続の切り換えを行う接続切
り換え部を有し、 前記接続切り換え部は、接続しようとする要素が重複し
ない複数の要素間を一対一で接続することを特徴とする
情報処理装置。 - 【請求項２】 主記憶部は、複数の要素に分割されてい
ることを特徴とする請求項１記載の情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3323297A JPH05158859A (ja) | 1991-12-06 | 1991-12-06 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3323297A JPH05158859A (ja) | 1991-12-06 | 1991-12-06 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05158859A true JPH05158859A (ja) | 1993-06-25 |
Family
ID=18153216
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3323297A Pending JPH05158859A (ja) | 1991-12-06 | 1991-12-06 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05158859A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4855645A (en) * | 1986-10-06 | 1989-08-08 | Kabushiki Kaisha Toshiba | Magnetron for microwave oven |
-
1991
- 1991-12-06 JP JP3323297A patent/JPH05158859A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4855645A (en) * | 1986-10-06 | 1989-08-08 | Kabushiki Kaisha Toshiba | Magnetron for microwave oven |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04246745A (ja) | 情報処理装置及びその方法 | |
| EP1381957A2 (en) | Data processing apparatus and system and method for controlling memory access | |
| JP2000207348A (ja) | デ―タ処理装置および方法 | |
| JPH0554009A (ja) | プログラムロード方式 | |
| JPH03137756A (ja) | 情報処理装置 | |
| JPH07271654A (ja) | コントローラ | |
| JP2718661B2 (ja) | デュアルポートメモリ制御装置 | |
| JP2687716B2 (ja) | 情報処理装置 | |
| JPH02257249A (ja) | 情報処理システム | |
| US20050071576A1 (en) | Data processing apparatus and system and method for controlling memory access | |
| JPH01142962A (ja) | データ転送制御方式 | |
| JPS60253083A (ja) | 記憶装置制御方式 | |
| JPS6248262B2 (ja) | ||
| JPH10341257A (ja) | パケット処理装置 | |
| JPS59201153A (ja) | スタンドアロン型画像処理システムのホスト接続方式 | |
| JPH04205047A (ja) | データ処理装置 | |
| JPS6220042A (ja) | メモリアクセスポ−ト管理装置 | |
| JPS6345669A (ja) | マルチプロセツサシステム | |
| JPH02201559A (ja) | 階層化メモリ制御装置 | |
| JPH039453A (ja) | データ転送制御装置 | |
| JPH01248207A (ja) | 数値制御装置 | |
| JPH0522938B2 (ja) | ||
| JPH05210615A (ja) | Ｄｍａ装置 | |
| JPH0449460A (ja) | Ｄｍａコントローラ | |
| JPH01111252A (ja) | データ転送制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20080626 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090626 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20090626 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20110626 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 14 Free format text: PAYMENT UNTIL: 20120626 |
|
| LAPS | Cancellation because of no payment of annual fees |