JPH04205406A - キー入力装置 - Google Patents
キー入力装置Info
- Publication number
- JPH04205406A JPH04205406A JP2338012A JP33801290A JPH04205406A JP H04205406 A JPH04205406 A JP H04205406A JP 2338012 A JP2338012 A JP 2338012A JP 33801290 A JP33801290 A JP 33801290A JP H04205406 A JPH04205406 A JP H04205406A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- key
- input
- terminals
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Input From Keyboards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はマイクロコンピュータ、ＬＳＩ等のキー入力装
置に関し、少ない入出力端子で多くのキー入力を可能と
するものである。
置に関し、少ない入出力端子で多くのキー入力を可能と
するものである。
従来の技術
近年、多くの機器でマイクロコンピュータ、ＬＳＩが使
用されており、特にポータプル機器は軽薄短小化の傾向
にあり、機器においてはその入出力端子数を減少させる
必要がある。
用されており、特にポータプル機器は軽薄短小化の傾向
にあり、機器においてはその入出力端子数を減少させる
必要がある。
以下、図面を参照しながら従来のキー入力装置について
説明する。
説明する。
第１０図は従来の一実施例のキー入力装置であり、マイ
クロコンピュータ６０は入力端子ＰＯ９Ｐ１、出力端子
Ｐ２．Ｐ３を有しており、入力端子ＰＯ，Ｐｉと、出力
端子Ｐ２．Ｐ３の間にはマトリクス状にキー６１〜６４
が接続されている。
クロコンピュータ６０は入力端子ＰＯ９Ｐ１、出力端子
Ｐ２．Ｐ３を有しており、入力端子ＰＯ，Ｐｉと、出力
端子Ｐ２．Ｐ３の間にはマトリクス状にキー６１〜６４
が接続されている。
また、入力端子ＰＯ，Ｐｉにはプルアップ用の抵抗６５
．６６が接続されている。
．６６が接続されている。
第１１図はマイクロコンピュータ６０の出力端子Ｐ２．
Ｐ３の波形図であり、図のような走査信号が出力される
。第１２図はキー入力のフローチャートである。
Ｐ３の波形図であり、図のような走査信号が出力される
。第１２図はキー入力のフローチャートである。
以上のように構成されたキー入力装置について、第１２
図のキー入力のフローチャートを用いて、以下その動作
を説明する。
図のキー入力のフローチャートを用いて、以下その動作
を説明する。
ステップ（以下、Ｓと略記する）８０でマイクロコンピ
ュータ６０の端子ｐｏ、ｐｔを入力に、端子Ｐ２．Ｐ３
をｒＨＪにし、３８１で端子Ｐ２をｒＬＪにし走査信号
を出力する。Ｓ８２で端子ＰＯがｒＬＪであるか判断し
、 「Ｌ」であればキー６１が押圧されたと判断しく８
８３）、Ｓ８４で端子Ｐ１がｒＬＪであるか判断し、
「Ｌ」であればキー６３が押圧されたと判断しく８８５
）、Ｓ８６で端子Ｐ２をｒＨＪにする。次に、Ｓ８７で
端子Ｐ３をｒＬＪにし、走査信号を出力し、Ｓ８８で端
子ＰＯがｒＬＪであるか判断し、 ｒＬＪであればキー
６２が押圧されたと判断しく５８９）、Ｓ９０で端子Ｐ
１がｒＬＪであるか判断し、 「Ｌ」であればキー６４
が押圧されたと判断しく５９１）、Ｓ９２で端子Ｐ３を
ｒＨＪに′し走査が終了し、押圧されたキーを判断する
ことが可能である。
ュータ６０の端子ｐｏ、ｐｔを入力に、端子Ｐ２．Ｐ３
をｒＨＪにし、３８１で端子Ｐ２をｒＬＪにし走査信号
を出力する。Ｓ８２で端子ＰＯがｒＬＪであるか判断し
、 「Ｌ」であればキー６１が押圧されたと判断しく８
８３）、Ｓ８４で端子Ｐ１がｒＬＪであるか判断し、
「Ｌ」であればキー６３が押圧されたと判断しく８８５
）、Ｓ８６で端子Ｐ２をｒＨＪにする。次に、Ｓ８７で
端子Ｐ３をｒＬＪにし、走査信号を出力し、Ｓ８８で端
子ＰＯがｒＬＪであるか判断し、 ｒＬＪであればキー
６２が押圧されたと判断しく５８９）、Ｓ９０で端子Ｐ
１がｒＬＪであるか判断し、 「Ｌ」であればキー６４
が押圧されたと判断しく５９１）、Ｓ９２で端子Ｐ３を
ｒＨＪに′し走査が終了し、押圧されたキーを判断する
ことが可能である。
発明が解決しようとする課題
しかしながら上記の従来の構成では、接続可能なキーの
数は（入力端子数）×（出力端子数）となり、キーの数
が増加すると入出力の端子数も増加するという課題があ
る。
数は（入力端子数）×（出力端子数）となり、キーの数
が増加すると入出力の端子数も増加するという課題があ
る。
本発明は上記従来の課題を解決するもので、少ない入出
力端子で多くのキー入力を可能とするキー入力装置を提
供するものである。
力端子で多くのキー入力を可能とするキー入力装置を提
供するものである。
課題を解決するための手段
上記課題を解決するために本発明のキー入力装置は、以
下の構成を有している。
下の構成を有している。
（１）入出力が切り換え可能な複数の第１．第２の端子
群と、前記第１の端子群から前記第２の端子群に向かツ
で順方向に接続されたダイオードおよび第１のキー群と
、前記第１の端子群から前記第２の端子群に向かって逆
方向に接続されたダイオードおよび第２のキー群とを備
え、一方の端子群が出力の時は他方の端子群は入力とな
るように、入出力を切り換えることのより、双方向でキ
ー入力を検出する。
群と、前記第１の端子群から前記第２の端子群に向かツ
で順方向に接続されたダイオードおよび第１のキー群と
、前記第１の端子群から前記第２の端子群に向かって逆
方向に接続されたダイオードおよび第２のキー群とを備
え、一方の端子群が出力の時は他方の端子群は入力とな
るように、入出力を切り換えることのより、双方向でキ
ー入力を検出する。
（２）複数の第１．第２の端子群と、前記第１の端子群
から前記第２の端子群に向かって順方向に接続されたダ
イオードおよび第１のキー群と、前記第１の端子群から
前記第２の端子群に向かって逆方向に接続されたダイオ
ードおよび第２のキー群と、前記第１の端子群から第３
の端子へ接続された抵抗とを備え、前記第３の端子を制
御してハイレベルとローレベルの走査を行うことにより
各走査毎にキー入力を検出する。
から前記第２の端子群に向かって順方向に接続されたダ
イオードおよび第１のキー群と、前記第１の端子群から
前記第２の端子群に向かって逆方向に接続されたダイオ
ードおよび第２のキー群と、前記第１の端子群から第３
の端子へ接続された抵抗とを備え、前記第３の端子を制
御してハイレベルとローレベルの走査を行うことにより
各走査毎にキー入力を検出する。
（３）入出力が切り換え可能な複数の端子を有し、この
複数の端子間にマトリクス状に接続された複数のキーを
備え、ひとつの端子が走査信号を出力している間、他の
端子は入力とすることにより従来のキー入力装置で行っ
ていなかった端子間のキー入力も検出する。
複数の端子間にマトリクス状に接続された複数のキーを
備え、ひとつの端子が走査信号を出力している間、他の
端子は入力とすることにより従来のキー入力装置で行っ
ていなかった端子間のキー入力も検出する。
作用
本発明は上記した構成により、
（１）端子群の入出力を切り換えて双方向でキー走査を
行うことにより、同じ入出力端子数でも倍のキー入力が
可能となる。
行うことにより、同じ入出力端子数でも倍のキー入力が
可能となる。
（２）ハイレベルとローレベルの走査ヲ行ｔ＋）、各走
査毎にキー入力することにより、同じ入出力端子数でも
倍のキー入力が可能となる。
査毎にキー入力することにより、同じ入出力端子数でも
倍のキー入力が可能となる。
（３）ひとつの端子が走査信号を出力している間、他の
端子はすべて入力とし、従来のキー入力装置で行ってい
なかった端子間のキー入力もすることにより、同じ入出
力端子数でも多くのキー入力が可能となる。
端子はすべて入力とし、従来のキー入力装置で行ってい
なかった端子間のキー入力もすることにより、同じ入出
力端子数でも多くのキー入力が可能となる。
実施例
以下、図面を参照しながら本発明の実施例について説明
する。
する。
第１図は本発明の第１の実施例であり、マイクロコンピ
ュータ１は入出力端子ＰＯ〜Ｐ３を有しており、端子Ｐ
Ｏはダイオード１２およびキー６を通り端子Ｐ２に、ダ
イオード１２およびキー７を通り端子Ｐ３に、ダイオー
ド１０およびキー２を通り端子Ｐ２に、ダイオード１０
およびキー３を通り端子Ｐ３に接続されている。また、
端子Ｐ１はダイオード１１およびキー４を通り端子Ｐ２
に、ダイオード１１およびキー５を通り端子Ｐ３に、ダ
イオード１３およびキー８を通り端子Ｐ２に、ダイオー
ド１３およびキー９を通り端子Ｐ３に接続されている。
ュータ１は入出力端子ＰＯ〜Ｐ３を有しており、端子Ｐ
Ｏはダイオード１２およびキー６を通り端子Ｐ２に、ダ
イオード１２およびキー７を通り端子Ｐ３に、ダイオー
ド１０およびキー２を通り端子Ｐ２に、ダイオード１０
およびキー３を通り端子Ｐ３に接続されている。また、
端子Ｐ１はダイオード１１およびキー４を通り端子Ｐ２
に、ダイオード１１およびキー５を通り端子Ｐ３に、ダ
イオード１３およびキー８を通り端子Ｐ２に、ダイオー
ド１３およびキー９を通り端子Ｐ３に接続されている。
端子ＰＯ−Ｐ３にはそれぞれプルアップ用の抵抗１４〜
１７が接続されている。
１７が接続されている。
第２図はマイクロコンピュータ１の出力端子ＰＯ〜Ｐ３
の波形図であり、図のような走査信号か出力される。
の波形図であり、図のような走査信号か出力される。
第３図はキー入力のフローチャートである。
以上のように構成されたキー入力装置について、第３図
のキー入力のフローチャートを用いて、以下その動作を
説明する。
のキー入力のフローチャートを用いて、以下その動作を
説明する。
Ｓｌでマイクロコンピュータ１の端子ｐｏ、 ｐｌを
ｒＨＪに、端子Ｐ２．Ｐ３を入力に設定し、Ｓ２で端子
ＰＯをｒＬＪにし走査信号を出力する。
ｒＨＪに、端子Ｐ２．Ｐ３を入力に設定し、Ｓ２で端子
ＰＯをｒＬＪにし走査信号を出力する。
Ｓ３で端子Ｐ２がｒＬＪであるか判断し、 ｒＬＪであ
ればキー６が押圧されたと判断しくＳ４）、Ｓ５で端子
Ｐ３がｒＬＪであるか判断し、 ｒＬＪであればキー７
が押圧されたと判断しくＳ６）、Ｓ７で端子ＰＯをｒＨ
Ｊにする。次に、Ｓ８で端子Ｐ１をｒＬＪにし走査信号
を出力し、Ｓ９で端子Ｐ２がｒＬＪであるか判断し、「
Ｌ」であればキー８が押圧されたと判断しく５１０）、
Ｓ１１で端子Ｐ３がｒＬＪであるか判断し、 「Ｌ」で
あればキー９が押圧されたと判断しく５１２）、Ｓ１３
で端子Ｐ１をｒＨＪにする。次に、Ｓ１４で端子Ｐ２．
Ｐ３をｒＨＪにｐｏ、ｐｔを入力に設定し、Ｓ１５で端
子Ｐ２をｒＬＪにし走査信号を出力する。Ｓ１６で端子
ＰＯがｒＬＪであるか判断し、 「Ｌ」であればキー２
が押圧されたと判断しく８１７）、Ｓ１８で端子Ｐ１が
ｒＬＪであるか判断し、 「Ｌ」であればキー４が押圧
されたと判断しく５１９）、Ｓ２０で端子Ｐ２をｒＨＪ
にする。次に、Ｓ２１で端子Ｐ３をｒＬＪにし走査信号
を出力し、Ｓ２２で端子ＰＯがｒＬＪであるか判断し、
「Ｌ」であればキー３が押圧されたと判断しく８２３
）、Ｓ２４で端子Ｐ１がｒＬＪであるか判断し、 「Ｌ
」であればキー５が押圧されたと判断しく５２５）、８
２６で端子Ｐ３をｒＨＪにし、Ｓ２７で端子ＰＯ〜Ｐ３
を入力に設定し走査が終了し、押圧されたキーを判断す
ることが可能である。
ればキー６が押圧されたと判断しくＳ４）、Ｓ５で端子
Ｐ３がｒＬＪであるか判断し、 ｒＬＪであればキー７
が押圧されたと判断しくＳ６）、Ｓ７で端子ＰＯをｒＨ
Ｊにする。次に、Ｓ８で端子Ｐ１をｒＬＪにし走査信号
を出力し、Ｓ９で端子Ｐ２がｒＬＪであるか判断し、「
Ｌ」であればキー８が押圧されたと判断しく５１０）、
Ｓ１１で端子Ｐ３がｒＬＪであるか判断し、 「Ｌ」で
あればキー９が押圧されたと判断しく５１２）、Ｓ１３
で端子Ｐ１をｒＨＪにする。次に、Ｓ１４で端子Ｐ２．
Ｐ３をｒＨＪにｐｏ、ｐｔを入力に設定し、Ｓ１５で端
子Ｐ２をｒＬＪにし走査信号を出力する。Ｓ１６で端子
ＰＯがｒＬＪであるか判断し、 「Ｌ」であればキー２
が押圧されたと判断しく８１７）、Ｓ１８で端子Ｐ１が
ｒＬＪであるか判断し、 「Ｌ」であればキー４が押圧
されたと判断しく５１９）、Ｓ２０で端子Ｐ２をｒＨＪ
にする。次に、Ｓ２１で端子Ｐ３をｒＬＪにし走査信号
を出力し、Ｓ２２で端子ＰＯがｒＬＪであるか判断し、
「Ｌ」であればキー３が押圧されたと判断しく８２３
）、Ｓ２４で端子Ｐ１がｒＬＪであるか判断し、 「Ｌ
」であればキー５が押圧されたと判断しく５２５）、８
２６で端子Ｐ３をｒＨＪにし、Ｓ２７で端子ＰＯ〜Ｐ３
を入力に設定し走査が終了し、押圧されたキーを判断す
ることが可能である。
（２）第４図は本発明の第２の実施例であり、マイクロ
コンピュータ２０は入力端子ＰＯ，Ｐｉ、出力端子Ｐ２
〜Ｐ４を有しており、端子ＰＯはダイオード３２および
キー２５を通り端子Ｐ２に、ダイオード３２およびキー
２６を通り端子Ｐ３に、ダイオード３０およびキー２１
を通り端子Ｐ２に、ダイオード３０およびキー２２を通
り端子Ｐ３に接続されている。また、端子Ｐ１はダイオ
ード３１およびキー２３を通り端子Ｐ２に、ダイオード
３１およびキー２４を通り端子Ｐ３に、ダイオード３３
およびキー２７を通り端子Ｐ２に、ダイオード３３およ
びキー２８を通り端子Ｐ３にに接続されている。端子Ｐ
Ｏ，Ｐ１はそれぞれ抵抗３４゜３５で端子４に接続され
ている。
コンピュータ２０は入力端子ＰＯ，Ｐｉ、出力端子Ｐ２
〜Ｐ４を有しており、端子ＰＯはダイオード３２および
キー２５を通り端子Ｐ２に、ダイオード３２およびキー
２６を通り端子Ｐ３に、ダイオード３０およびキー２１
を通り端子Ｐ２に、ダイオード３０およびキー２２を通
り端子Ｐ３に接続されている。また、端子Ｐ１はダイオ
ード３１およびキー２３を通り端子Ｐ２に、ダイオード
３１およびキー２４を通り端子Ｐ３に、ダイオード３３
およびキー２７を通り端子Ｐ２に、ダイオード３３およ
びキー２８を通り端子Ｐ３にに接続されている。端子Ｐ
Ｏ，Ｐ１はそれぞれ抵抗３４゜３５で端子４に接続され
ている。
第５図はマイクロコンピュータ２０の出力端子Ｐ２〜Ｐ
４の波形図であり、図のような走査信号および制御信号
が出力される。第６図はキー入力のフローチャートであ
る。
４の波形図であり、図のような走査信号および制御信号
が出力される。第６図はキー入力のフローチャートであ
る。
以上のように構成されたキー入力装置について、第６図
のキー入力のフローチャートを用いて、以下その動作を
説明する。
のキー入力のフローチャートを用いて、以下その動作を
説明する。
Ｓ３０でマイクロコンピュータ２０の端子ｐｏ。
Ｐｌを入力に、端子Ｐ２〜Ｐ４をｒＨＪに設定し、端子
ＰＯ，Ｐｉを抵抗３４，３５でプルアップする。８３１
で端子Ｐ２をｒＬＪにし走査信号を出力する。Ｓ３２で
端子ＰＯがｒＬＪであるか判断し、 「Ｌ」であればキ
ー２１が押圧されたと判断しく８３３）、８３４で端子
Ｐ１がｒＬＪであるか判断し、 「Ｌ」であればキー２
３が押圧されたと判断しく５３５）、３３Ｂで端子Ｐ２
をｒＨＪにする。次に、Ｓ３７で端子Ｐ３をｒＬＪにし
走査信号を出力し、Ｓ３８で端子ＰＯが「Ｌ」であるか
判断し、 「Ｌ」であればキー２２が押圧されたと判断
しく５３ Ｂ）、Ｓ４０で端子Ｐ１が「Ｌ」であるか判
断し、「Ｌ」であればキー２４が押圧されたと判断しく
５４１）、Ｓ４２で端子Ｐ３をｒＨｊにする。次に、Ｓ
４３で端子Ｐ４をｒＬＪにすることにより端子ＰＯ，Ｐ
ｉを抵抗３４，３５でプルダウンする。Ｓ４４で端子Ｐ
３をｒＬＪにし走査信号を出力する。Ｓ４５で端子ＰＯ
が「Ｈ」であるか判断し、 「Ｈ」であればキー２５が
押圧されたと判断しく５４６）、８４７で端子Ｐ１がｒ
ＨＪであるか判断し、 「Ｈ」であればキー２７が押圧
されたと判断しく８４８）、Ｓ４９で端子Ｐ２をｒＬＪ
にする。次に、Ｓ５０で端子Ｐ３をｒＨＪにし走査信号
を出力し、Ｓ５１て端子ＰＯがｒＨＪであるか判断し、
ｒＨＪであればキー２６が押圧されたと判断しく８５２
）、Ｓ５３で端子Ｐ１がｒＨＪであるか判断し、「Ｈ」
であればキー２８が押圧されたと判断しく５５４）、８
５５で端子Ｐ２をｒＨＪにし、Ｓ５６でＰ４をｒＨＪに
し走査が終了し、押圧されたキーを判断することが可能
である。
ＰＯ，Ｐｉを抵抗３４，３５でプルアップする。８３１
で端子Ｐ２をｒＬＪにし走査信号を出力する。Ｓ３２で
端子ＰＯがｒＬＪであるか判断し、 「Ｌ」であればキ
ー２１が押圧されたと判断しく８３３）、８３４で端子
Ｐ１がｒＬＪであるか判断し、 「Ｌ」であればキー２
３が押圧されたと判断しく５３５）、３３Ｂで端子Ｐ２
をｒＨＪにする。次に、Ｓ３７で端子Ｐ３をｒＬＪにし
走査信号を出力し、Ｓ３８で端子ＰＯが「Ｌ」であるか
判断し、 「Ｌ」であればキー２２が押圧されたと判断
しく５３ Ｂ）、Ｓ４０で端子Ｐ１が「Ｌ」であるか判
断し、「Ｌ」であればキー２４が押圧されたと判断しく
５４１）、Ｓ４２で端子Ｐ３をｒＨｊにする。次に、Ｓ
４３で端子Ｐ４をｒＬＪにすることにより端子ＰＯ，Ｐ
ｉを抵抗３４，３５でプルダウンする。Ｓ４４で端子Ｐ
３をｒＬＪにし走査信号を出力する。Ｓ４５で端子ＰＯ
が「Ｈ」であるか判断し、 「Ｈ」であればキー２５が
押圧されたと判断しく５４６）、８４７で端子Ｐ１がｒ
ＨＪであるか判断し、 「Ｈ」であればキー２７が押圧
されたと判断しく８４８）、Ｓ４９で端子Ｐ２をｒＬＪ
にする。次に、Ｓ５０で端子Ｐ３をｒＨＪにし走査信号
を出力し、Ｓ５１て端子ＰＯがｒＨＪであるか判断し、
ｒＨＪであればキー２６が押圧されたと判断しく８５２
）、Ｓ５３で端子Ｐ１がｒＨＪであるか判断し、「Ｈ」
であればキー２８が押圧されたと判断しく５５４）、８
５５で端子Ｐ２をｒＨＪにし、Ｓ５６でＰ４をｒＨＪに
し走査が終了し、押圧されたキーを判断することが可能
である。
第７図は本発明の第３の実施例のキー入力装置であり、
マイクロコンピュータ４０は入出力端子ＰＯ−Ｐ３を有
しており、それぞれの端子間には、キー４１〜４６が接
続されている。また、端子Ｐ０−Ｐ３にはプルアップ用
の抵抗４７〜５０が接続されている。
マイクロコンピュータ４０は入出力端子ＰＯ−Ｐ３を有
しており、それぞれの端子間には、キー４１〜４６が接
続されている。また、端子Ｐ０−Ｐ３にはプルアップ用
の抵抗４７〜５０が接続されている。
第８図はマイクロコンピュータ４０の端子ＰＯ〜Ｐ３の
波形図であり、図のような走査信号が出力される。第９
図はキー入力のフローチャートである。
波形図であり、図のような走査信号が出力される。第９
図はキー入力のフローチャートである。
以上のように構成されたキー入力装置について、第９図
のキー入力のフローチャートを用いて、以下その動作を
説明する。
のキー入力のフローチャートを用いて、以下その動作を
説明する。
Ｓ６０でマイクロコンピュータ４０の端子Ｐ１〜Ｐ３を
入力に、端子Ｐ１をｒＬＪにし、走査信号を出力する。
入力に、端子Ｐ１をｒＬＪにし、走査信号を出力する。
Ｓ６１で端子ＰＯがｒＬＪであるか判断し、 「Ｌ」で
あればキー４１が押圧されたと判断しく５６２）、Ｓ８
３で端子Ｐ２がｒＬＪであるか判断し、 「Ｌ」であれ
ばキー４２が押圧されたと判断しく８６４）、Ｓ６５で
端子Ｐ３がｒＬＪであるか判断し、 「Ｌ」であればキ
ー４３が押圧されたと判断する（８６Ｂ）。Ｓ６７で端
子ＰＯを入力に、端子Ｐ１をｒＬＪにし走査信号を出力
し、Ｓ８８で端子Ｐ２がｒＬＪであるか判断し、 「Ｌ
」であればキー４４が押圧されたと判断しく８６９）、
８７０で端子Ｐ３がｒＬＪであるか判断し、 「Ｌ」で
あればキー４５が押圧されたと判断しくＳ７１）、Ｓ７
２で端子Ｐ１を入力に、端子Ｐ３をｒＬＪにし走査信号
を出力し、Ｓ７３で端子Ｐ３がｒＬＪであるか判断し、
ｒＬＪであればキー４６が押圧されたと判断しく５７
４）、Ｓ７５で端子ＰＯ−Ｐ３を入力にし走査が終了し
、押圧されたキーを判断するこ七が可能である。
あればキー４１が押圧されたと判断しく５６２）、Ｓ８
３で端子Ｐ２がｒＬＪであるか判断し、 「Ｌ」であれ
ばキー４２が押圧されたと判断しく８６４）、Ｓ６５で
端子Ｐ３がｒＬＪであるか判断し、 「Ｌ」であればキ
ー４３が押圧されたと判断する（８６Ｂ）。Ｓ６７で端
子ＰＯを入力に、端子Ｐ１をｒＬＪにし走査信号を出力
し、Ｓ８８で端子Ｐ２がｒＬＪであるか判断し、 「Ｌ
」であればキー４４が押圧されたと判断しく８６９）、
８７０で端子Ｐ３がｒＬＪであるか判断し、 「Ｌ」で
あればキー４５が押圧されたと判断しくＳ７１）、Ｓ７
２で端子Ｐ１を入力に、端子Ｐ３をｒＬＪにし走査信号
を出力し、Ｓ７３で端子Ｐ３がｒＬＪであるか判断し、
ｒＬＪであればキー４６が押圧されたと判断しく５７
４）、Ｓ７５で端子ＰＯ−Ｐ３を入力にし走査が終了し
、押圧されたキーを判断するこ七が可能である。
以上は説明を簡単にするため２×２のキーマトリックス
で行ったが、マトリックスの数は増やすことが可能であ
る。また、上記の３つの方法の組み合わせも可能である
。
で行ったが、マトリックスの数は増やすことが可能であ
る。また、上記の３つの方法の組み合わせも可能である
。
発明の効果
以上のように本発明は、上記した実施例により下記の効
果がある。
果がある。
（１）入出力が切り換え可能な複数の第１．第２の端子
群と、第１の端子群から第２の端子群に向かって順方向
に接続されたダイオードおよび第１のキー群と、第１の
端子群から第２の端子群に向かって逆方向に接続された
ダイオードおよび第２のキー群とを備え、一方の端子群
が出力のときは他方の端子群は入力となるように入出力
を切り換えることにより、また双方向でキー入力を検出
することにより、同じ入出力端子数でも倍のキー入力が
可能となる。
群と、第１の端子群から第２の端子群に向かって順方向
に接続されたダイオードおよび第１のキー群と、第１の
端子群から第２の端子群に向かって逆方向に接続された
ダイオードおよび第２のキー群とを備え、一方の端子群
が出力のときは他方の端子群は入力となるように入出力
を切り換えることにより、また双方向でキー入力を検出
することにより、同じ入出力端子数でも倍のキー入力が
可能となる。
（２）複数の第１．第２の端子群と、第１の端子群から
第２の端子群に向かって順方向に接続されたダイオード
および第１のキー群と、第１の端子群から第２の端子群
に向かって逆方向に接続されたダイオードおよび第２の
キー群と、第１の端子群から第３の端子へ接続された抵
抗とを備え、第３の端子を制御してハイレベルとローレ
ベルの走査を行い、各走査毎にキー入力を検出すること
により、同じ入出力端子数でも倍のキー入力が可能とな
る。
第２の端子群に向かって順方向に接続されたダイオード
および第１のキー群と、第１の端子群から第２の端子群
に向かって逆方向に接続されたダイオードおよび第２の
キー群と、第１の端子群から第３の端子へ接続された抵
抗とを備え、第３の端子を制御してハイレベルとローレ
ベルの走査を行い、各走査毎にキー入力を検出すること
により、同じ入出力端子数でも倍のキー入力が可能とな
る。
（３）入出力が切り換え可能な複数の端子を有し、この
複数の端子間にマトリクス状に接続された複数のキーを
備え、ひとつの端子が走査信号を出力している間、他の
端子は入力とし、従来のキー入力装置で行っていなかっ
た端子間のキー入力を検出し、従来のキー入力装置で行
っていなかった端子間のキー入力もすることにより、同
じ入出力端子数でも多くのキー入力が可能となる。
複数の端子間にマトリクス状に接続された複数のキーを
備え、ひとつの端子が走査信号を出力している間、他の
端子は入力とし、従来のキー入力装置で行っていなかっ
た端子間のキー入力を検出し、従来のキー入力装置で行
っていなかった端子間のキー入力もすることにより、同
じ入出力端子数でも多くのキー入力が可能となる。
以上述べたように従来のキー入力装置と比較して本発明
は、同じ端子数で多くのキー入力が可能となり、マイク
ロコンピュータ、ＬＳＩなどの端子数の削減でき、機器
の小型化が可能となる。
は、同じ端子数で多くのキー入力が可能となり、マイク
ロコンピュータ、ＬＳＩなどの端子数の削減でき、機器
の小型化が可能となる。
第１図は本発明の第１の実施例におけるキー入力装置を
示すシステム構成図、第２図は同実施例のマイクロコン
ピュータの各部の波形図、第３図は同実施例のフローチ
ャート、第４図は本発明の第２の実施例におけるキー入
力装置を示すシステム構成図、第５図は同実施例のマイ
クロコンピュータの各部の波形図、第６図は同実施例の
フローチャート、第７図は本発明の第３の実施例におけ
るキー入力装置を示すシステム構成図、第８図は同実施
例のマイクロコンピュータの各部の波形図、第９図は同
実施例のフローチャート、第１０図は従来例におけるキ
ー入力装置を示すシステム構成図、第１１図は同従来例
のマイクロコンピュータの各部の波形図、第１２図は同
従来例のフローチャートである。 １．２０．４０・・・マイクロコンピュータ、２〜９，
２１〜２８．４１〜４６・・・キー、１０〜１３．３０
〜３３・・・ダイオード、１４〜１７． ３４． ３５
． ４７〜５０・・・抵抗。 代理人の氏名 弁理士 小鍜治 明 ばか２名ａう１図 第２図 （ｄ）Ｐ、３ 第 ３ 図 第 ４ 区１ し；）５図 。 内 第 ６ 図 第７図 第 ８ 図 ＜ｃｔ）ｐ３ 第 ９ 図 第１０ 図 第１１ 図 砕）Ｐ２ −−１「−ｍ−− （ｂ） Ｉ）３ −−−１「−一一
示すシステム構成図、第２図は同実施例のマイクロコン
ピュータの各部の波形図、第３図は同実施例のフローチ
ャート、第４図は本発明の第２の実施例におけるキー入
力装置を示すシステム構成図、第５図は同実施例のマイ
クロコンピュータの各部の波形図、第６図は同実施例の
フローチャート、第７図は本発明の第３の実施例におけ
るキー入力装置を示すシステム構成図、第８図は同実施
例のマイクロコンピュータの各部の波形図、第９図は同
実施例のフローチャート、第１０図は従来例におけるキ
ー入力装置を示すシステム構成図、第１１図は同従来例
のマイクロコンピュータの各部の波形図、第１２図は同
従来例のフローチャートである。 １．２０．４０・・・マイクロコンピュータ、２〜９，
２１〜２８．４１〜４６・・・キー、１０〜１３．３０
〜３３・・・ダイオード、１４〜１７． ３４． ３５
． ４７〜５０・・・抵抗。 代理人の氏名 弁理士 小鍜治 明 ばか２名ａう１図 第２図 （ｄ）Ｐ、３ 第 ３ 図 第 ４ 区１ し；）５図 。 内 第 ６ 図 第７図 第 ８ 図 ＜ｃｔ）ｐ３ 第 ９ 図 第１０ 図 第１１ 図 砕）Ｐ２ −−１「−ｍ−− （ｂ） Ｉ）３ −−−１「−一一
Claims (3)
- （１）入出力が切り換え可能な複数の第１、第２の端子
群と、 前記第１の端子群から前記第２の端子群に向かって順方
向に接続されたダイオードおよび第１のキー群と、 前記第１の端子群から前記第２の端子群に向かって逆方
向に接続されたダイオードおよび第２のキー群とを備え
、 前記第１の端子群が出力のときは前記第２の端子群は入
力となり、前記第１の端子群が入力のときは前記第２の
端子群は出力となり、出力となった端子は走査信号を出
力し、入力となった端子は押圧されたキーに印加された
走査信号によりキーの押圧を認識するキー入力装置。 - （２）複数の第１、第２の端子群と、 前記第１の端子群から前記第２の端子群に向かって順方
向に接続されたダイオードおよび第１のキー群と、 前記第１の端子群から前記第２の端子群に向かって逆方
向に接続されたダイオードおよび第２のキー群と、前記
第１の端子群から第３の端子へ接続された抵抗とを備え
、 前記第２の端子群の端子がローレベルの走査信号を出力
しているときは、前記第３の端子はハイレベルになり、
前記第２の端子群の端子がハイレベルの走査信号を出力
しているときは前記第３の端子はローレベルになり、入
力である前記第１の端子群は押圧されたキーに印加され
た走査信号によりキーの押圧を認識するキー入力装置。 - （３）入出力が切り換え可能な複数の端子を有し、この
複数の端子間にマトリクス状に接続された複数のキーを
備え、ひとつの端子が走査信号を出力している間、他の
端子は入力となり、押圧されたキーに印加された走査信
号によりキーの押圧を認識するキー入力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2338012A JPH04205406A (ja) | 1990-11-30 | 1990-11-30 | キー入力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2338012A JPH04205406A (ja) | 1990-11-30 | 1990-11-30 | キー入力装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04205406A true JPH04205406A (ja) | 1992-07-27 |
Family
ID=18314120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2338012A Pending JPH04205406A (ja) | 1990-11-30 | 1990-11-30 | キー入力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04205406A (ja) |
-
1990
- 1990-11-30 JP JP2338012A patent/JPH04205406A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5357491A (en) | Clock selection control device | |
| JPH04205406A (ja) | キー入力装置 | |
| CN102857232A (zh) | 一种按键检测电路及检测方法 | |
| US4499580A (en) | Output check apparatus for electrophotographic copier | |
| JPS6070548A (ja) | ディスクの有無検出装置 | |
| JP3141472B2 (ja) | 切替制御方式 | |
| JPS6019814B2 (ja) | 自動切替装置 | |
| JP2002333906A (ja) | プログラマブルコントローラのアナログモジュール | |
| JP2581419B2 (ja) | 伝送装置、及び伝送装置によるプロテクション方法 | |
| JP2964949B2 (ja) | ディスプレイ装置 | |
| JPS61165121A (ja) | キ−ボ−ド接続検出方式 | |
| KR100278403B1 (ko) | 이중제어방법 | |
| JP3780604B2 (ja) | 給湯暖房機の制御装置 | |
| JPS59165135A (ja) | デイスプレイ端末装置の回線選択接続方式 | |
| JPH02151127A (ja) | 特定キー押下検出方式 | |
| JP2908144B2 (ja) | ディジタル回線終端装置 | |
| JPS59140549A (ja) | マトリツクス型入力装置 | |
| JP2823610B2 (ja) | キー入力装置 | |
| JPH0945171A (ja) | スイッチ検出回路 | |
| JPH02222338A (ja) | データ通信システム | |
| JPH0354820B2 (ja) | ||
| JPH10124117A (ja) | 端子台ユニット | |
| JPH02252014A (ja) | スイッチ入力回路 | |
| JPH01118919A (ja) | 入力装置 | |
| JPS608668B2 (ja) | デ−タ伝送回路 |