JPH04205432A - プロセッサに対する割り込み制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 この発明は入出力装置等からの割り込み信号に対して予
めレベルを設定しておき、レベルに応じて割り込み信号
の受け付けを制御するようにしたプロセッサに適用され
る割り込み制御装置に関する。

〈従来の技術、および発明が解決しようとする課題〉 従来からレベルに応じて割り込みを受け付けるプロセッ
サを用いたシステムにおいては、割り込み信号発生源に
対応させて予め割り込み信号のレベルを設定しておき、
同時に２以上の割り込み信号が発生した場合には、最も
レベルが高い割り込み信号のみを受け付けて割り込み処
理を実行し、逆に、既に割り込み信号が受け付けられて
割り込み処理を開始している場合には、既に受け付けら
れている割り込み信号よりもレベルが高い割り込み信号
か発生した場合にのみ新たな割り込み信号を受け付けて
割り込み処理を行なう構成が採用されている。

したがって、グラフィックス表示装置等においては、デ
ィジタイザ、キーボード、コントロール・ダイヤル等の
入出力機器（以下、１１０機器と略称する）からの割り
込み信号に予めレベルを付与しておき、これら１１０機
器からの割り込み信号がプロセッサに供給された場合に
、他の割り込み信号が供給されていなければ該当する割
り込み信号を受け付け、他の割り込み信号が既に受け付
けられ、または競合した場合には、各割り込み信号に予
め付与されたレベルに基づく調停を行なって該当する割
り込み信号の受け付けを許容するか否かを制御する。そ
して、該当する割り込み信号が受け付けられた場合には
、所定の割り込み処理（レジスタの値の退避等）を行な
った後、該当する１１０機器による入出力（以下、割り
込み処理サイクルという）を行なわせることができる。

しかし、予め付与されたレベルのみに基づいて割り込み
信号を受け付けるか否かを制御する従来方法においては
、以下のような不都合がある。

■　割り込み処理サイクルにおいて、現に処理している
割り込みのレベル以上のレベルの割り込みが発生すると
、割り込み処理サイクル中であるにも拘らず再度割り込
みがかかつてしまう。したがって、１１０機器の制御等
のように中断を伴なうことなく処理を行なわなければな
らないにも拘らず、他のデバイス等に起因する割り込み
により上記処理か中断されてしまう可能性かあるという
不都合がある。また、それぞれの割り込み処理ルーチン
がＦＩＦＯメモリ等の共通のリソースを有している場合
には、ある割り込み処理サイクルにおいてアクセス中で
あるにも拘らず別の割り込み処理サイクルにおいてもア
クセスされる等のようにリソースに対して同時にアクセ
スを行なう可能性があるので、リソースの状態か割り込
み処理サイクルに対して不正になってしまうという不都
合もある。

■　割り込み処理サイクル中における他の割り込み信号
のマスクは予め付与されたレベルによってのみ行なわれ
るので、下位のレベルの割り込みを許可したままで上位
のレベルの割り込みを禁止することが不可能である。

■　最上位のレベルの割り込み（例えば、モトローラ社
製のＭＣ６８０００プロセツサにおけるレベル７割り込
み等）を使用する場合において、最上位のレベルの割り
込み処理サイクル中に最上位のレベルの割り込みが再投
入されることを防止できないプロセッサでは、最上位の
レベルの割り込みに限り同一レベルであっても割り込み
処理サイクル中に割り込み要求が一度ネゲートされ、再
度アサートされる毎に割り込み処理ルーチンを最初から
起動しなおす。したがって、最上位のレベルの割り込み
処理サイクルは再投入可能でなければならない。しかし
、例えば、システムの動作異常検出等が行なわれた場合
に割り込みを用いてエラー・メツセージの出力等を行な
わせようとすれば、最上位のレベルの割り込みを用いる
と割り込み処理サイクル中でエラー・メツセージ表示等
、時系列的に操作しなければならないリソースを操作す
るため割り込み処理ルーチンを再投入可能にすることが
できず、システムを正常動作できなくなってしまう可能
性があるという不都合がある。

〈発明の目的〉 この発明は上記の問題点に鑑みてなされたものであり、
予め付与されたレベルに影響されることなく所望の割り
込みをマスクできる新規な割り込み制御装置を提供する
ことを目的としている。

く課題を解決するための手段〉 上記の目的を達成するための、第１の発明の割り込み制
御装置は、割り込み信号を受け付けるゲート手段と、ゲ
ート手段による割り込み信号の受け付けを制御する制御
手段と、制御されたゲート手段から出力される割り込み
信号に基づいて予め対応付けられたレベルの割り込み信
号を出力する割り込み信号生成手段とを含んでいる。

第２の発明の割り込み制御装置は、プロセッサが割り込
み信号を受け付けてから割り込み処理サイクルが終了す
るまでの間、割り込み信号生成手段による割り込み信号
の生成を阻止する阻止制御手段をさらに含んでいる。

く作用〉 以上の構成の第１の発明の割り込み制御装置であれば、
レベルに応じて割り込みを受け付けるプロセッサを用い
たシステムにおいて、割り込み信号が出力された場合に
、先ず、ゲート手段により割り込み信号を受け付ける。

このゲート手段は制御手段により割り込み信号の受け付
は得る状態か否かが制御されているので、割り込み信号
を受け付は得る状態に制御されたゲート手段に割り込み
信号が供給された場合にのみ割り込み信号を出力する。

そして、ゲ、−ト手段から出力される割り込み信号が割
り込み信号生成手段に供給される。この割り込み信号生
成手段は、入力割り込み信号に予め対応付けられたレベ
ルの割り込み信号を出力するのであるから、出力された
割り込み信号をプロセッサに供給することにより、所定
の割り込み処理サイクルを行なわせることができる。

即ち、プロセッサにおいては割り込みに付与されたレベ
ルに基づく優先順位か設定されているのであるか、制御
手段により制御されるゲート手段により所望の割り込み
をマスクすることができ、しかもゲート手段から出力さ
れる割り込み信号にに基づいて割り込み信号生成手段に
よりプロセッサに対する割り込み信号を生成するので割
り込み源の種類に対応する割り込み処理サイクルを行な
わせることができる。

第２の発明の割り込み制御装置であれば、プロセッサが
割り込み信号を受け付けてから割り込み処理サイクルが
終了するまでの間、阻止制御手段によって割り込み信号
生成手段による割り込み信号の生成を阻止することがで
き、一連の割り込み処理サイクルが後に発生する割り込
みにより中断されてしまうという不都合を確実に解消で
きる。

〈実施例〉 以下、実施例を示す添付図面によって詳細に説明する。

第１図はこの発明の割り込み制御装置の一実施例を示す
ブロック図であり、複数の割り込み源（１１）（１２）
・・・（１ｎ）から出力される割り込み信号をそれぞれ
入力とするゲート回路（２１）（２２）・・・（２ｎ）
と、各ゲート回路（２１）（２２）・・・（２ｎ）に対
して割り込み信号出力の可否を制御する制御信号を供給
する、制御手段としての割り込みマスク設定レジースタ
（３）と、ゲート回路（２１）（２２）・・・（２ｎ）
からの出力信号を入力として予め設定されたレベルの割
り込み信号を生成してＭＣ６８０００プロセツサ（５）
に供給するプライオリティ・エンコーダ（４）とを有し
ている。

尚、上記割り込みマスク設定レジスタ（３）は外部から
与えられる割り込み設定信号に基づいて状態が制御され
、各ゲート回路に対してそれぞれ制御信号を供給するも
のであるから、割り込み設定信号により簡単に各ゲート
回路の状態を制御できる。

また、上記プライオリティ・エンコーダ（４）は供給さ
れた割り込み信号のレベルを同時に供給された他の割り
込み信号のレベルと比較して、レベルが高い場合にのみ
該当するレベルに対応する割り込み信号を生成してＭＣ
６８０００プロセツサ（５）に供給する。

上記の構成の割り込み制御装置の動作は次のとおりであ
る。

何れかの割り込み源から割り込み信号が出力されれば、
対応するゲート回路がマスク設定レジスタ（３）により
割り込み信号出力可能状態に制御されていることを条件
として、プライオリティ・エンコーダ（４）に供給され
る。そして、プライオリティ・エンコーダ（４月こおい
て同時に供給された他の割り込み信号のレベルと比較し
て、レベルが高い場合にのみ該当するレベルに対応する
割り込み信号を生成してＭＣ６８０００プロセツサ（５
）に供給する。したがって、ＭＣ６８０００プロセツサ
（５）は、プロセッサ内部の割り込みマスク・レベルと
上記割り込み信号のレベルとを比較し、割り込みマスク
・レベルよりも高い場合にのみ割り込み信号を受け付け
て割り込み処理サイクルを開始する。

逆に、対応するゲート回路がマスク設定レジスタ（３）
により割り込み信号出力禁止状態に制御されていれば、
該当する割り込み信号がレベルの如何に拘らずマスクさ
れる。即ち、従来は単に割り込み信号のレベルに基づい
てのみマスク可能であり、所望の割り込みをマスクする
ことは不可能であったが、この実施例においては、レベ
ルの如何に拘らず所望の割り込みに対するマスクを簡単
に達成できる。

〈実施例２〉 第２図はこの発明の他の実施例を示すブロック図であり
、上記実施例と異なる点は、ＭＣ６８０００プロセツサ
（５）から割り込みアクノリッジ・サイクルを示すプロ
セッサ・ステータス信号を出力して割り込みアクノリッ
ジ・サイクル・デコーダ（６）に供給するとともに、ア
ドレス・バスの下位３ビツトに、受け付けた割り込みの
レベルを出力してアドレス・デコーダ（ア）に供給し、
割り込みアクノリッジ・サイクル・デコーダ（６）から
出力される全割り込み禁止設定信号Ｉ　ＡＣＫ＄により
セットされ、ＭＣ６８０００プロセツサ（５）からのボ
ート・アクセスによりアドレス・デコーダ（７）から出
力される全割り込み禁止解除信号ＩＮＴＥＮによりリセ
ットされる全割り込み禁止レジスタ８）からの出力信号
をプライオリティ・エンコーダ（４）の出力イネーブル
端子に供給した点のみである。

上記の構成の割り込み制御装置の動作は次のとおりであ
る。

割り込み源から出力される割り込み信号に基ついてＭｃ
６８０００プロセッサ（５）が割り込みを受け付ける場
合、および割り込みを受け付けない場合の動作は上記実
施例と同様である。

そして、この実施例においては、ＭＣ６８０００プロセ
ツサ（５）が割り込みを受け付けた場合に、割り込みア
クノリッジ・サイクルを示すプロセッサ・ステータス信
号を出力して割り込みアクノリッジ・サイクル・デコー
ダ（６）に供給するとともに、アドレス・バスの下位３
ビツトに、受け付けた割り込みのレベルを出力してアド
レス・デコーダ（７）に供給することにより外部割り込
み設定信号を出力し、データ・バスを通してＭＣ６８０
００プロセツサ（５）から割り込みマスク設定レジスタ
（３）に割り込みベクタを読み込む動作を行なう。上記
アクノリッジ・サイクル・デコーダ（６）は割り込みア
クノリッジ・サイクルを示すプロセッサ・ステータス信
号をデコードして割り込みアクノリッジ・サイクルを示
す全割り込み禁止設定信号ＩＡＣＫ＄を出力する。そし
て、この全割り込み禁止設定信号Ｉ　ＡＣＫ＄により全
割り込み禁止レジスタ８）がセットされ、全割り込み禁
止レジスタ（８）から出力される全割り込み禁止信号に
よりプライオリティ・エンコーダ（４）からの割り込み
信号出力が禁止されるので、以後はＭＣ６８０００プロ
セツサ（５）に割り込み信号が新たに供給されることを
阻止する。

この結果、ＭＣ６８０００プロセツサ（５）が新たな割
り込み処理サイクルに入ることを阻止して、先行する割
り込み処理サイクルを中断を伴なうことなく連続して実
行させることができる。

また、一連の割り込み処理サイクルが終了した後は、Ｍ
Ｃ６８０００プロセツサ６）からポート・アクセスを行
なってアドレス・デコーダ（７）から全割り込み禁止解
除信号Ｉ　ＮＴＥＮを出力して全割り込み禁止レジスタ
８）をリセットするので、全割り込み禁止レジスタ（８
）からの全割り込み禁止信号の出力が停止され、プライ
オリティ・エンコーダ（４）からの割り込み信号出力が
許容されるので、以後は第１図の実施例と同様にして割
り込みを受け付けることができる。

以上の説明から明らかなように、この実施例の場合には
、−旦割り込みが受け付けられた後、該当する割り込み
処理サイクルが終了するまでの間に再度割り込みか受け
付けられることを確実に阻止でき、該当する割り込み処
理サイクルを中断を伴なうことなく実行できる。

〈実施例３〉 第３図はこの発明のさらに他の実施例を示すブロック図
であり、第２図の実施例と異なる点は、ＭＣ６８０００
プロセツサ（５）からアドレス・バスの下位３ビツトに
、受け付けた割り込みのレベルを出力して割り込みベク
タ発生器（９）に供給し、割り込みアクノリッジ・サイ
クル・デコーダ（７）から出力される全割り込み禁止設
定信号ＩＡＣＫ＄が割り込みベクタ発生器（９）に供給
されることにより割り込みベクタ発生器（９）から出力
される、上記割り込みのレベルに対応する割り込みベク
タをデータ・バスを通してＭ　Ｃ６８０００プロセツサ
（５）に取り込むようにした点のみである。

したかって、この実施例の場合において、割り込み源か
ら出力される割り込み信号に基づいてＭＣ６８０００プ
ロセツサ（５）が割り込みを受け付ける場合、および割
り込みを受け付けない場合には上記実施例と同様に動作
する。

そして、この実施例においては、ＭＣ６８０００プロセ
ツサ（５）が割り込みを受けた場合に、割り込みアクノ
リッジ・サイクルを示すプロセッサ・ステータス信号を
出力して割り込みアクノリッジ・サイクル・デコーダ（
６）に供給するとともに、アドレス・バスの下位３ビツ
トに、受け付けた割り込みのレベルを出力してアドレス
・デコーダ（７）および割り込みベクタ発生器（９）に
供給する。そして、割り込みアクノリッジ・サイクル・
デコーダ（７）から出力される全割り込み禁止設定信号
ＩＡＣＫ＄が割り込みベクタ発生器（９）に供給される
ことにより、上記割り込みのレベルに対応する割り込み
ベクタを割り込みベクタ発生器（９）から出力し、デー
タ・バスを通してＭ　Ｃ６８０００プロセツサ（５）に
取り込む。さらに、アドレス・デコーダ（７）から外部
割り込み設定信号を出力するので、データ・１１スを通
してＦｖＩ　Ｃ６８０００プロセツサ（５）から割り込
みマスク設定レジスタ（３）に対して、割り込みベクタ
発生器（９）から取り込んた割り込みベクタを書き込ん
で、次の割り込み受け付けに備える。

尚、アクノリッジ・サイクル・デコーダ（６）か全割り
込み禁止設定信号ＩＡＣＫ＄を出力して新たな割り込み
処理サイクルに入ることを阻止する動作、一連の割り込
み処理が終了した後における割り込み受け付けのための
処理については第２図の実施例と同様である。

〈実施例４〉 第４図はこの発明の割り込み制御装置のさらに他の実施
例を示すブロック図であり、第２図の実施例と異なる点
は、ＭＣ６８０００プロセツサ（５）がオート・ベクタ
機能を有している点、割り込みアクノリッジ・サイクル
・デコーダ（６）からＭＣ６８０００プロセツサ（５）
に対してオート・ベクタ割り込み要求信号を供給する点
および割り込み源の数かＭＣ６８０００プロセツサ（５
）の持つ割り込みレベル数７以下に設定されている点の
みである。

したがって、この実施例の場合において、割り込み源か
ら出力される割り込み信号に基づいてＭＣ６８０００プ
ロセツサ（５）が割り込みを受け付ける場合、および割
り込みを受け付けない場合には上記実施例と同様に動作
する。

そして、この実施例においては、各割り込み源に対して
個別のレベルを予め割り当てておけばよく、割り込みア
クノリッジ・サイクル・デコーダ（６）から出力される
オート・ベクタ割り込み要求信号がＭＣ６８０００プロ
セツサ（５）に供給された場合に、オート・ベクタ機能
に基づいてＭＣ６８０００プロセツサ（５）が割り込み
ベクタを発生し、データ・バスを通して割り込みマスク
設定レジスタ（３）に供給することができる。したがっ
て、各割り込み源に対する処理を中断を伴なうことなく
実行させる必要がある場合、レベルに拘らず特定の割り
込み源により割り込みを禁止したい場合等にも、割り込
み源を全てオート・ベクタに割り付けて処理することが
でき、割り込みベクタ生成回路を省略できる。

尚、アクノリッジ・サイクル中デコーダ（６）が全割り
込み禁止設定信号ＩＡＣＫ＄を出力して新たな割り込み
処理サイクルに入ることを阻止する動作、一連の割り込
み処理が終了した後における割り込み受け付けのための
処理等については第２図の実施例と同様である。

さらに、最上位のレベルの割り込みの処理サイクル中に
最上位のレベルの割り込みが再度受け付けられてしまう
ことを防止でき、この結果、システム異常等による割り
込みにおいて最上位のレベルの割り込みを用いた場合で
あっても、警告メツセージ表示等の割り込み処理を正常
に行なわせることができ、また、割り込み処理サイクル
終了後に通常処理に復帰させることができる。

尚、この発明は上記の実施例に限定されるものではなく
、例えば、Ｍ　Ｃ６８０００プロセツサ（５）以外のプ
ロセッサを用いたシステムに適用することが可能である
ほか、この発明の要旨を変更しない範囲内において種々
の設計変更を施すことが可能である。

〈発明の効果〉 以上のように第１の発明は、割り込みレベルの高低に拘
らず任意の割り込み源による割り込みをマスクすること
ができるという特有の効果を奏する。

第２の発明は、第１の発明の効果に加え、−旦割り込み
が受け付けられた後、該当する割り込み処理サイクルか
終了するまでの間、最上位レベルの割り込みを含む他の
割り込みの受け付けを阻止して割り込み処理サイクルを
中断を伴なうことなく実行させることができるという特
有の効果を奏する。

【図面の簡単な説明】

第１図はこの発明の割り込み制御装置の一実施例を示す
ブロック図、 第２図はこの発明の他の実施例を示すプロ、ツク図、 第３図および第４図は、それぞれこの発明の割り込み制
御装置のさらに他の実施例を示すプロ・ツク図。 （３）・・・割り込みマスク設定レジスタ、（４）・・
・プライオリティ・エンコーダ、（５）・・・ＭＣ６８
０００プロセツサ、（６）・・・割り込みアクノリッジ
・サイクル・デコーダ、（８）・・・全割り込み禁止レ
ジスタ、（２１）　（２２）・・・（２ｎ）・・・ゲー
ト回路特許出願人　　ダイキン工業株式会社

Claims (1)

1. 【特許請求の範囲】 １、レベルに応じて割り込みを受け付けるプロセッサ（
   ５）を用いたシステムにおいて、割り込み信号を受け付
   けるゲート手段（２１）（２２）・・・（２ｎ）と、ゲ
   ート手段（２１）（２２）・・・（２ｎ）による割り込
   み信号の受け付けを制御する制御手段（３）と、制御さ
   れたゲート手段から出力される割り込み信号に基づいて
   予め対応付けられたレベルの割り込み信号を出力する割
   り込み信号生成手段（４）とを含むことを特徴とするプ
   ロセッサに対する割り込み制御装置。 ２、プロセッサ（５）が割り込み信号を受け付けてから
   割り込み処理サイクルが終了するまでの間、割り込み信
   号生成手段（５）による割り込み信号の生成を阻止する
   阻止制御手段（６）（８）をさらに含む上記特許請求の
   範囲第１項記載のプロセッサに対する割り込み制御装置
   。