JPH0337750A - プロセッサ周辺機能装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、レベルによるメモリ保護を行うプロセッサシ
ステムに組み込まれるプロセッサ周辺機能装置に関する
。

〔従来の技術〕

プロセッサシステムの発展に伴い、誤操作又は誤プログ
ラムからシステムを守るために各種の対策が講じられて
きているが、レベルを用いたメモリ保護もその一つであ
る。これは、システム管理プログラムを応用プログラム
より高レベルプログラムとし、システム管理プログラム
が使用するメモリ領域を応用プログラムによってアクセ
スされることを禁止するものである。即ち、プロセッサ
が実行中のプログラムのレベルに相当するレベル信号を
発生し、一方メモリ装置はメモリ領域ごとに書き込みレ
ベルまたは読み出しレベルを設定（定義）してあり、前
記レベル信号がそのレベルに適合している場合にのみ該
当領域のデータの読み出し及び書き込みを許可するとい
う方法である。

また、プロセッサ周辺機能装置が組み込まれたシステム
の場合についても、応用プログラムの誤操作又は誤プロ
グラムによる誤動作を行わないようにレベルによる管理
を行うことができる。

第４図は割り込みコントローラ、シリアル転送コントロ
ーラのようにバス制御に従って動作するプロセッサ周辺
機能装置３０が組み込まれたプロセッサシステムのブロ
ック図である。プロセッサＩＯはアドレスバス５０．デ
ータバス５１．　　レベル信号線５２を介してメモリ装
置２０と接続されている。またプロセッサ１０からアド
レスバス５０、レベル信号線５２を介してアドレス信号
＾ＤＤ及びレベル信号ＬＥＶがデコーダ５３へ人力され
、該デコーダ５３のデコード結果と、プロセッサ１０か
らデータバス５１を通して出力されるデータ信号ＤＡＴ
Ａとが周辺機能装置３０へ入力されるようになしである
。

以上の様に構成されたプロセッサシステムにおいて、プ
ロセッサ１０がアドレスバス５０及びレベル信号線５２
にアドレス信号ＡＤＤ及びレベル信号ＬＥＶを出力する
と、これらはメモリ装置２０へ人力される。メモリ装Ｗ
２０は複数のメモリ領域に分割されていて、各メモリ領
域にはレベルが定義されている。実行中のプログラムの
レベルがアクセスすべきメモリ領域のレベル以上の場合
、データバス５１を介してプロセッサＩＯとメモリ装置
２０との間でデータ信号ＤＡＴへが授受される。

またプロセッサ１０が周辺機能装置３０をアクセスする
場合には、プロセッサ１０が周辺機能装置３０を指定す
るアドレス信号ＡＤＤ及びそこに適合するレベル信号Ｌ
ＥＶをデコーダ５３へ出力する。デコーダ５３は、これ
を受けてプロセッサ１０から周辺機能装置３０へのアク
セスを許可する信号を周辺機能装置３０へ出力する。そ
うすると、プロセッサ１０と周辺機能装置３０との間で
データ信号が授受される。

以上は周辺機能装置３０がハス制御に従属するハススレ
ーブとして使用される例であったが、ＩＩＭＡコントロ
ーラの様にバス制御を行ってメモリ装置をアクセスする
周辺機能装置もある。

第５図はバスを制御するバスマスクとして周辺機能装置
４０が組み込まれたプロセッサシステムのブロック図で
ある。プロセッサ１０はアドレスバス５０、データバス
５１．レベル信号線５２を介してメモリ装置２０と接続
されている。また周辺機能装置４０からのバス権要求信
号ＲＥＱがプロセッサ１０へ人力され、プロセッサ１０
はバス権許可信号ＣＲＴを周辺機能装置４０及びレベル
信号発生回路５４へ出力する構成となしである。周辺機
能装置４０は、アドレスバス５０．データバス５１を介
してメモリ装置２０と接続され、レベル信号発生回路５
４は、レベル信号線５２を介してメモリ装置２０と接続
されている。

以上の様に構成されたプロセッサシステムにおいて、周
辺機能装置４０によってメモリ装置２０がアクセスされ
る必要が生したとき、プロセッサに対してバスを制御す
る権利であるバス権要求信号ＲＥＱを周辺機能装置４０
は出力する。プロセッサＩＯがバスを使用する必要がな
いときには、プロセッサ１０はバス権許可信号ＣＲＴを
周辺機能装置４０及びレベル信号発生回路５４へ出力す
る。バスを制御することが許可された周辺機能装置４０
は、メモリ装置２０をアクセスすべく、アドレス信号＾
ＤＯをアドレスバス５０を介してメモリ装置２０へ出力
し、またレベル信号発生回路５４が予め設定されたレベ
ルのレベル信号ＬＩＥＶをレベル信号線５２を介してメ
モリ装置２０へ出力する。該レベル信号線５２のレベル
が、前記アドレス信号＾ＤＤで指定されたメモリ領域の
レベル以上の場合、アクセスが許可されて、周辺機能装
置４０とメモリ装置２０との間でデータバス５１を介し
てデータ信号ＤＡＴＡの授受が行われる。

〔発明が解決しようとする課題〕

第４図の周辺機能装置３０はレベル判定機能を有してい
ない。また、第５図の周辺機能装置４０はレベル信号発
生機能を有していない。よってこれらがレベルによるメ
モリ保護を行うプロセッサシステムに組み込まれる場合
、アクセスレベルの判定をするデコーダ５３及びレベル
信号ＬＩＥＶを発生するレベル信号発生回路５４を設け
る必要があり、回路が複雑になるという問題がある。ま
た、これらの回路においてレベルが予め設定されている
ので容易にレベルが変更できないという問題がある。

本発明はこのような問題を解決するためになされたもの
であって、第１発明はアクセスレベルを判定できるプロ
セッサ周辺機能装置の提供を目的とし、第２発明はレベ
ル信号を出力出来るプロセッサ周辺機能装置の提供を目
的とする。

〔課題を解決するための手段〕

第１発明のプロセッサ周辺機能装置は、プロセッサが発
生するレベル信号を判定する手段を（Ｉｆ這える。

第２発明のプロセッサ周辺機能装置は、レベルが定義さ
れているメモリをアクセスするためのレベル信号を発生
する手段を備える。

〔作用〕

第１発明のプロセッサ周辺機能装置が組み込まれたプロ
セッサシステムにおいて、プロセッサは、プロセッサ周
辺機能装置にプロセッサからのアクセスが可能なレベル
を設定する。プロセッサがプロセッサ周辺機能装置をア
クセスする場合、これが、プロセッサから出力されたレ
ベル信号がアクセスレベル以上であると判定するとアク
セスを許可する。

第２発明のプロセッサ周辺機能装置が組み込まれたプロ
セッサシステムにおいて、３亥プロセッサ周辺機能装置
がメモリをアクセスしようとするときはレベル信号を発
生する。該レベル信号がアクセスしようとするメモリ領
域のレベルに適合している場合はアクセスが許可される
。

〔実施例］ 以下、本発明をその一実施例を示す図面に基づいて説明
する。

第１図は第１発明のプロセッサ周辺機能装置３０が組み
込まれたプロセッサシステムのブロック図である。プロ
セッサ１０とメモリ装置２０とは、アドレスバス５０．
データバス５１．レベルｉＭ　号１４％５２ヲ介して接
続されていて、従来と同様の動作をする。

またプロセッサ１０は、アドレスバス５０．データバス
５１．レベル信号線５２を介して周辺機能装置３０と接
続している。周辺機能装置３０は、アクセスレベルが書
き込まれるアクセスレベル記憶レジスタ３１゜該アクセ
スレジスタ記憶レジスタ３１に書き込まれているレジス
タを読み出し、これとプロセッサ１０が出力するレジス
タ信号ＬＥＶとの比較を行うアクセスレジスタ比較器３
３、該アクセスレジスタ比較器３３の比較結果とプロセ
ッサ１０が出力するアドレス信号＾ＤＤとを人力するア
ドレスデコーダ３４、及び前記レベル信号ＬＥＶがアク
セスレベル記憶レジスタ３１に書き込まれているレベル
以上のときにプロセッサ１０とデータ信号ＤＡＴＡの授
受を行う制御レジスタ３２を備えている。アクセスレベ
ル記憶レジスタ３１には周辺機能装置３０に対するアク
セス許可レベルが随時書き込まれる。この書き込みは、
アクセスレベル記憶レジスタ３１を指定するアドレス信
号ＡＤＤ及び優先順位が最上位である特権レベルのレベ
ル信号ＬＥＶがプロセッサ１０からアドレスバス５０及
びレベル信号線５２を介してバッファ３５へ人力される
場合に行われ、アクセス許可レベルを表す書き込みデー
タＤＡＴＡはデータバス５１を介して人力される。

アクセスすべきアドレスのレベルが人力されたレベル信
号ＬＥＶ以上のときには、アドレスデコーダ３４から有
効なデコード結果がバッファ３６へ人力され、プロセッ
サ１０からデータバス５１を介して制御レジスタ３２と
のデータ授受が許可される。

以上の様に構成された周辺機能装置３０または制御レジ
スタ３２へのアクセス動作は、以下の様にして行われる
。

プロセンサ１０が制御レジスタ３２を指定するアドレス
信号ＡＤＤをアドレスデコーダ３４へ人力し、実行すべ
きプログラムのレベルを表すレベル信号ＬＥＶをアクセ
スレベル比較器３３へ人力する。該アクセスレベル比較
器３３はアクセスレベル記憶レジスタ３１に書き込まれ
ているアクセス許可レベルと前記レベル信号ＬＥνとを
比較し、その結果をアドレスデコーダ３４へ出力する。

レベル信号ＬＥＶがアクセス許可レベル以上の場合、有
効なデコード結果がバッファ３６へ人力されて、プロセ
ッサ１０とデータ信号ＤＡＴＡの授受が許可される。

次に第２発明のプロセッサ周辺機能装置４０ａを第２図
に基づいて説明する。

プロセッサ１０とメモリ装置２０とは、アドレスバス５
０．データバス５１．レベル信号線５２を介して接続さ
れていて、従来と同様の動作をする。またメモリ装置２
０は、アドレスバス５０．データバス５１゜レベル信号
線５２を介して周辺機能装置４０ａに接続されている。

該プロセッサ周辺機能装置４０ａは、バス制御を行うバ
スマスクとして動作する。

ＩδＨ２２機能装置４０ａには、これがバスマスクとし
て動作するときのレベルが設定される動作レベルレジス
タ４１が備えられていて、ここにレベルが設定されると
バスマスクとして動作すべく、プロセッサ１０ヘバスの
使用を要求するバス権要求信号ＲＥΩを出力し、プロセ
ッサ１０からバスの使用を許可するバス権許可信号ＣＲ
Ｔが人力されるようになしである。周辺機能装置４０ａ
にバス権許可信号ＧＩ？Ｔが入力されると、これがバス
マスクとして動作するときに出力するレベル信号のレベ
ルが動作レベルレジスタ４１に書き込まれる。この書き
込みは、動作レベルレジスタ４１を指定するアドレス信
号ＡＤＤがバッファ４６へ人力される場合にデータバス
５Ｉを介してデータＤＡＴＡが入力されることによって
行われる。

次に動作について説明する。

周辺機能装置４０ａがバスマスクとして動作するときの
レベルがプロセッサ１０によって動作レベルレジスタ４
１に書き込まれる。この様な状態において周辺機能装置
４０ａがメモリ装置２０をアクセスする必要が生じると
、周辺ａ能装置４０ａはバス権要求信号ＲＥＱを出力す
る。これを受けたプロセッサ１０は、バスを使用する必
要がないときにはバス権許可信号ＣＲＴを出力する。バ
ス権が許可された周辺機能装置４０ａは、メモリ装置２
０をアクセスすべく動作レベルレジスタ４１からそこに
設定されたレベルを示ずレベル信号線５２を、図示しな
いアドレス発生回路からアドレス信号ＡＤＤを、各々レ
ベル信号線５２．アドレスバス５０を介してメモリ装置
２０へ出力する。メモリ装置２０において、人力された
レベル信号ＬＥＶがアクセスされたメモリ領域に定義さ
れているレベル以上の場合には、周辺機能装置　４０　
ａとデータバス５１を介してデータ信号ＤＡＴＡの授受
が行われる。

第２発明の他の実施例を第３図に示している。

この実施例であるプロセッサ周辺機能装置４０ｂは、バ
スマスクとして動作するときのレベルが設定される動作
レベルレジスタ４１．該動作レベルレジスタ４１へのレ
ジスタ書き換えの判定基準となるレジスタが設定される
アクセスレベル記憶レジスタ４３゜該アクセスレベル記
憶レジスタ４３用のアドレスデコーダ４２及び動作レベ
ルレジスタ４１用のアドレスデコーダ４４を備えている
。アドレスデコーダ４２は、プロセッサ１０から人力さ
れたアクセスレベル記憶レジスタ４３を指定するアドレ
ス信号ＡＤＤが入力された場合に人力されたレベル信号
チＥｖが特権レベルのときのみ有効なデコード結果をバ
ッファ４５へ出力するものであって、該バッファ４５に
有効なデコード結果が入力されると、アクセスレベル記
憶レジスタ４３に設定されるレベルがプロセッサ１ｏか
らデータバス５１を介してアクセスレベル記憶レジスタ
４３へ入力される。アドレスデコーダ４４は、プロセッ
サ１０から動作レベルレジスタ４１を指定するアドレス
信号ＡＤＤ及びレベル信号ＬＥＶを入力し、一方アクセ
スレベル記憶レジスタ４３に設定されているレベルを入
力して、該レベルより前記レベル信号ＬＥＶＯ方が高い
ときに有効なデコ−ド結果をバッファ４６へ出力するも
のである。有効なデコード結果がバッファ４６へ人力さ
れるとレベル信号線５２のレベルが動作レベルレジスタ
４１へ書き込まれる。以上の様に構成された周辺機能装
置４０ｂはアドレスバス５０．データバス５１．　　レ
ジスタ信号線５２を介してメモリ装置２０に接続されて
いる。

次に動作について説明する。

周辺機能装置４０ｂがハスマスクとして動作するときの
レベル及びそのレベルを書き換えるための判定となる基
準レベルが、プロセッサ１０によって動作レベルレジス
タ４１及びアクセスレベル記憶レジスタ４３に予め書き
込まれる。この様な状態において周辺機能装置４０ｂが
メモリ装置２０をアクセスする必要が生しると周辺機能
装置４０ｂはバス権要求信号ＲＥＱを出力する。これを
受けたプロセッサ１０は、バスを使用する必要がないと
きにはハス権許可信号ＣＲＴを出力する。バス権が許可
された周辺機能装置４０ｂは、メモリ装置２０をアクセ
スすべく動作レベルレジスタ４１からそこに設定された
レベルを示すレベル信号ＬＥＶを、図示しないアドレス
発生回路からアドレス信号ＡＤＤを各々レベル信号線５
２．アドレスバス５０を介してメモリ装置２０へ出力す
る。メモリ装置２０において人力されたレベル信号ＬＥ
Ｖがアクセスされたメモリ領域に定義されているレベル
以上の場合には、周辺機能袋ｇ４ｏｂとデータバス５１
を介してデータ信号ＤＡＴＡの授受が行われる。

動作モードの変更に応して動作レベルレジスタ４１が出
力するレベル信号ＬＥＶのレベルを書き換える場合は、
プロセッサ１０から動作レベルレジスタ４１を指定する
アドレス信号ＡＤＤと書き換えようとするレベルを示す
レベル信号ＬＥＶとを、アドレスデコーダ４４へ人力す
る。そうすると該アドレスデコーダ４４は、アクセスレ
ベル記憶レジスタ４３に設定されているレベルを人力し
、該レベルよりも書き換えようとするレベルの方が高い
場合には有効なデコード結果をバッファ４６へ出力する
。そうすると書き換えようとするレベルがレベル信号線
５２を介して動作レベルレジスタ４１へ人力されて書き
込まれる。

更に動作モードの変更に応じてアクセスレベル記憶レジ
スタ４３に設定されている基準レベルを書き換える場合
は、プロセッサ１０からアクセスレベル記憶レジスタ４
３を指定するアドレス信号ＡＤＤと特権レベルを示すレ
ベル信号ＬＥＶとをアドレスデコーダ４２へ人力する。

そうすると該アドレスデコーダ４２は、有効なデコード
結果をバッファ４５へ出力する。バッファ４５に有効な
デコード結果が入力されるとアクセスレベル記憶レジス
タ４３に書き換えようとするレベルのデータがデータバ
ス５Ｉを介してそこに人力されて書き込まれる。

〔発明の効果〕

以上説明したとおり、第１発明のプロセッサ周辺機能装
置は、装置内部にレベル信号を判定する手段を備えてい
るので、外部にデコーダを設ける必要がないので回路が
複雑にならない。

第２発明のプロセッサ周辺機能装置は、装置内部にレベ
ル信号を発生する手段を備えているので、外部にレベル
信号線５２を設ける必要がないので回路が複雑にならな
い。

更に本発明のプロセッサ周辺機能装置を、レベルによる
メモリ保護を行うプロセッサシステムに組み込む場合、
外部装置を介さずにアクセス動作が行われるためレベル
の設定及びレベルの変更を随時行うことができるという
効果がある。

【図面の簡単な説明】

第１図は第１発明に係るプロセッサ周辺機能装置を備え
た場合のレベルによるメモリ保護４行うプロセッサシス
テムを示すブロック図、第２図は第２発明に係るプロセ
ッサ周辺機能装置を備えた場合のレベルによるメモリ保
護を行うデジタルプロセッサシステムを示すブロック図
、第３図は第２発明の他の実施例であるプロセッサ周辺
機能装置を備えた場合のレベルによるメモリ保護を行う
プロセッサシステムを示すブロック図、第４図は従来の
プロセッサ周辺機能装置を備えた場合のシステムを示す
ブロック図、第５図はバスマスタとなることができる従
来のプロセッサ周辺機能装置を備えた場合のシステムを
示すブロック図である。 ３０、４０．４０ａ、　４０ｂ・・・プロセッサ周辺機
能装置１０・・・プロセッサ　４１・・・動作レベルレ
ジスタ３Ｌ　４３・・・アクセスレベル記憶レジスタな
お、図中、同一符号は同一、又は相当部分を示す。

Claims (2)

【特許請求の範囲】
1. （１）アクセスの優先順位を定義するレベルを指定する
   レベル信号が、そのレベルに適合しているときには、こ
   れを出力したプロセッサのアクセスが可能となるプロセ
   ッサ周辺機能装置において、 前記レベル信号に基づいてアクセスの許可 又は禁止を判定する手段を備えることを特徴とするプロ
   セッサ周辺機能装置。
2. （２）アクセスの優先順位を示すレベルが定義されてい
   る領域を有するメモリへのアクセスが許可されると該メ
   モリへアクセスできるプロセッサ周辺機能装置において
   、 前記メモリをアクセスすべく前記レベルを 指定するレベル信号を発生する手段を備えることを特徴
   とするプロセッサ周辺機能装置。