JPH04206095A - 不揮発性半導体記憶装置の消去方法 - Google Patents
不揮発性半導体記憶装置の消去方法Info
- Publication number
- JPH04206095A JPH04206095A JP2337448A JP33744890A JPH04206095A JP H04206095 A JPH04206095 A JP H04206095A JP 2337448 A JP2337448 A JP 2337448A JP 33744890 A JP33744890 A JP 33744890A JP H04206095 A JPH04206095 A JP H04206095A
- Authority
- JP
- Japan
- Prior art keywords
- erasing
- decoder
- memory cell
- information
- writing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Read Only Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は不揮発性半導体記憶装置の特に電気的に一括
消去可能なフラッシュＥＥＦＲＯＭの消去方法に関する
ものである。
消去可能なフラッシュＥＥＦＲＯＭの消去方法に関する
ものである。
第３図は、ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ ５ｏｌｉ
ｄ−５ｔａｔｅＣｉｒｃｕｉｔｓ、Ｖｏｌ、２３．Ｎｏ
、５，０ｃｔｏｂｅｒ １９８８年の１１５７−１１６
３頁に示された従来のフラッジ、ＥＥＦＲＯＭのブロッ
ク図を示す。メモリプレイ（１）の周辺にＹゲート（２
）、ソース線スイッチ（３）、Ｘデコーダ（４）、Ｙデ
コーダ（５）が設けられている。Ｘデコーダ（４）Ｙデ
コーダ（５）にはアドレスレジスタ（６）が接続され、
外部から入力されたアドレス信号が入力される。
ｄ−５ｔａｔｅＣｉｒｃｕｉｔｓ、Ｖｏｌ、２３．Ｎｏ
、５，０ｃｔｏｂｅｒ １９８８年の１１５７−１１６
３頁に示された従来のフラッジ、ＥＥＦＲＯＭのブロッ
ク図を示す。メモリプレイ（１）の周辺にＹゲート（２
）、ソース線スイッチ（３）、Ｘデコーダ（４）、Ｙデ
コーダ（５）が設けられている。Ｘデコーダ（４）Ｙデ
コーダ（５）にはアドレスレジスタ（６）が接続され、
外部から入力されたアドレス信号が入力される。
メモリアレイ（１］にはＹゲート（２）を介して入力デ
ータレジスタ （書き込み回路）＋７Ｌセンスアンプ（
８）が接続されている。入力データレジスタ（７）セン
スアンプ（８）は入出力バッファ（９）に接続されてい
る。
ータレジスタ （書き込み回路）＋７Ｌセンスアンプ（
８）が接続されている。入力データレジスタ（７）セン
スアンプ（８）は入出力バッファ（９）に接続されてい
る。
また、プログラム電圧発生回路α〔、ベリファイ電圧発
生口１ｓ（１１）が設けられており、外部から供給され
たＶｃｅ、Ｖｐｐとは異なる電圧を発生し、Ｙゲ−ト１
２） Ｘデコーダ（４）等に供給される。外部から入力
されたデータにより動作モードの設定を行うコマンドレ
ジスタ（１２）、コマンドレジスタ（１３）カＲけられ
ている。さらに、入力信号バッファ（１４）が設けられ
ており、外部からの制御信号ＷＥ、ＣＥ。
生口１ｓ（１１）が設けられており、外部から供給され
たＶｃｅ、Ｖｐｐとは異なる電圧を発生し、Ｙゲ−ト１
２） Ｘデコーダ（４）等に供給される。外部から入力
されたデータにより動作モードの設定を行うコマンドレ
ジスタ（１２）、コマンドレジスタ（１３）カＲけられ
ている。さらに、入力信号バッファ（１４）が設けられ
ており、外部からの制御信号ＷＥ、ＣＥ。
■が接続されている。
第４図は第３図のメモリセルの断面図を示す。
メモリセルは半導体基板（１５）に形成されたフローテ
ィングゲート（１６）、コントロールゲート（１７）及
びソース拡散領域（１８）、ドレイン拡散領域（１９）
から構成されている。フローティングゲー） （１６）
、半導体基板（１５）間の酸化膜厚は薄＜ （１００
ス位）、トンネル現象を利用したフローティングゲート
（１６）への電子の移動を可能としている。
ィングゲート（１６）、コントロールゲート（１７）及
びソース拡散領域（１８）、ドレイン拡散領域（１９）
から構成されている。フローティングゲー） （１６）
、半導体基板（１５）間の酸化膜厚は薄＜ （１００
ス位）、トンネル現象を利用したフローティングゲート
（１６）への電子の移動を可能としている。
メモリセルの動作は次のようになる。プログラム時には
ドレイン（１９）に６．５ｖ 程度のプログラム電圧が
、コントロールゲー） （１７）にＶ ｐｐ （１２ｖ
）が印加され、ソース（１８）は接地される。このた
めメモリセルはオンして電流が流れる。この時、ドレイ
ン（１９）近傍でアバランシェ降伏が生じ、電子・正孔
対が発生する。この正孔対は半導体基板（１５）を通し
接地電位に流れ、電子はチャネル方向に流れて・ノース
（１８）に流れ込む。しかし、一部の電子はフローティ
ングゲート（１６）・ドレイン（１９）間の電界に加速
されてフローティングゲー） （１６）に注入される。
ドレイン（１９）に６．５ｖ 程度のプログラム電圧が
、コントロールゲー） （１７）にＶ ｐｐ （１２ｖ
）が印加され、ソース（１８）は接地される。このた
めメモリセルはオンして電流が流れる。この時、ドレイ
ン（１９）近傍でアバランシェ降伏が生じ、電子・正孔
対が発生する。この正孔対は半導体基板（１５）を通し
接地電位に流れ、電子はチャネル方向に流れて・ノース
（１８）に流れ込む。しかし、一部の電子はフローティ
ングゲート（１６）・ドレイン（１９）間の電界に加速
されてフローティングゲー） （１６）に注入される。
こうして１．メモリセルのしきい値を上げる。これを情
報″０″の記憶と定義する。一方、消去はドレイン（１
９）をオープン、コントロールゲ−ｌ−（１７）を接地
し、ソース（１８）にＶＰＰを印加して行われる。ソー
ス（１８）、フローティングゲート（１６）間の電界の
ためトンネル現象が生し、フローティングゲー） （１
６）中の電子の引き抜きが起こる。
報″０″の記憶と定義する。一方、消去はドレイン（１
９）をオープン、コントロールゲ−ｌ−（１７）を接地
し、ソース（１８）にＶＰＰを印加して行われる。ソー
ス（１８）、フローティングゲート（１６）間の電界の
ためトンネル現象が生し、フローティングゲー） （１
６）中の電子の引き抜きが起こる。
こうして、メモリセルのしきい値は下がる。これを情報
“１”の記憶と定義する。
“１”の記憶と定義する。
第５図は第３図のメモリアレイの書き込み回路の回路図
を示す。メモリセルはそのドレイン（１９）がビット線
（２４）に、コントロールゲート（１７）がワードｉｌ
ｌ （２５１に接続されている。ワード線（２５）はＸ
デコーダ（４）に接続されており、ビット線（２４）は
Ｙデコーダ（５）の出゛力がゲートに入力されるＹゲー
トトランジスタ（２）を介してＩ ７０９ （２７）に
接続される。１．１０線（２７）にはセンスアンプ（８
）書き込み回路（７）が接続され、ソース線（２８）は
ソース線スイッチ（３）に接続されている。
を示す。メモリセルはそのドレイン（１９）がビット線
（２４）に、コントロールゲート（１７）がワードｉｌ
ｌ （２５１に接続されている。ワード線（２５）はＸ
デコーダ（４）に接続されており、ビット線（２４）は
Ｙデコーダ（５）の出゛力がゲートに入力されるＹゲー
トトランジスタ（２）を介してＩ ７０９ （２７）に
接続される。１．１０線（２７）にはセンスアンプ（８
）書き込み回路（７）が接続され、ソース線（２８）は
ソース線スイッチ（３）に接続されている。
次に動作について説明する。
第５図中の点線で囲んだメモリセルに書き込みを行う場
合について説明する。外部から入力されたデータに応じ
て書き込み回路（７）が活性化され、Ｉ１０線（２７）
にプログラム電圧が供給される。同時に、アドレス信号
によりＹデコーダ（５）Ｘデコーダ（４）を通じてＹゲ
ート（２６）ワードｉ＠ （２５）が選択されてＶＰＰ
が印加される。ソースｉｌ！（２ｇ）はプログラム時に
はソース線スイッチ（３）により接地されている。こう
して、図中の１個のセルのみに電流が流れ、ホットエレ
クトロンが発生しそのしきい値電圧が高くなる。
合について説明する。外部から入力されたデータに応じ
て書き込み回路（７）が活性化され、Ｉ１０線（２７）
にプログラム電圧が供給される。同時に、アドレス信号
によりＹデコーダ（５）Ｘデコーダ（４）を通じてＹゲ
ート（２６）ワードｉ＠ （２５）が選択されてＶＰＰ
が印加される。ソースｉｌ！（２ｇ）はプログラム時に
はソース線スイッチ（３）により接地されている。こう
して、図中の１個のセルのみに電流が流れ、ホットエレ
クトロンが発生しそのしきい値電圧が高くなる。
消去は次のように行われる。まず、Ｘデコーダ（４）Ｙ
デコーダ（５）が非活性化され、すべてのメモリセルが
非選択にされる。即ち、各メモリセルのコントロールゲ
ート（１７）が接地され、ドレイン（１９）はオープン
にされる一方、ソース線（２８）にはソース線スイッチ
（３）により高電圧が供給される。こうして、トンネル
現象によりメモリセルのしきい値は低い方にシフトする
。ソース線（２８）は共通であるので、消去は全メモリ
セル一括して行われる。
デコーダ（５）が非活性化され、すべてのメモリセルが
非選択にされる。即ち、各メモリセルのコントロールゲ
ート（１７）が接地され、ドレイン（１９）はオープン
にされる一方、ソース線（２８）にはソース線スイッチ
（３）により高電圧が供給される。こうして、トンネル
現象によりメモリセルのしきい値は低い方にシフトする
。ソース線（２８）は共通であるので、消去は全メモリ
セル一括して行われる。
次に読み出し動作について説明する。書き込みと同様に
第５図中の点線で囲まれたメモリセルの読み出しについ
て説明する。まず、アドレス信号がＹデコーダ（５）Ｘ
デコーダ（４）によってデコードされ、選択されたＹゲ
ート（２６）とワード線（２５）が“Ｈ″となる。この
時、ソース線（２８）はソース線スイッチ（３）によっ
て接地される。こうして、メモリセルが書き込まれてそ
のしきい値が高ければ、メモリセルのコントロールゲー
） （１７）にワード線（２５）によってＨ″が与えら
れてもメモリセルはオンせず、ビットＩＩ （２４）か
らソース！ （２８）に電流は流れない。一方、メモリ
セルが消去されている時には、逆にメモリセルはオンす
るため、ビット線線（２４）からソース線（２８）に電
流が流れる。メモリセルを介して電流が流れるか否かを
センスアンプ（８）で検出して、読み出しデータ“１″
“０″を得る。
第５図中の点線で囲まれたメモリセルの読み出しについ
て説明する。まず、アドレス信号がＹデコーダ（５）Ｘ
デコーダ（４）によってデコードされ、選択されたＹゲ
ート（２６）とワード線（２５）が“Ｈ″となる。この
時、ソース線（２８）はソース線スイッチ（３）によっ
て接地される。こうして、メモリセルが書き込まれてそ
のしきい値が高ければ、メモリセルのコントロールゲー
） （１７）にワード線（２５）によってＨ″が与えら
れてもメモリセルはオンせず、ビットＩＩ （２４）か
らソース！ （２８）に電流は流れない。一方、メモリ
セルが消去されている時には、逆にメモリセルはオンす
るため、ビット線線（２４）からソース線（２８）に電
流が流れる。メモリセルを介して電流が流れるか否かを
センスアンプ（８）で検出して、読み出しデータ“１″
“０″を得る。
さて、ＥＥＰＲＯＭでは消去は紫外線照射によってなさ
れるため、フローティングゲートが電気的に中性になる
と、それ以上にはフローティングゲートから電子は引き
抜かれず、メモリトランジスタのしきい値はＩＶ程度す
下にはならない。−方、トンネル現象を利用した電子の
引き抜きでは、フローティングゲートから電子が過剰に
引き抜かれ、フローティングゲートが正に帯電してしま
うということが起こり得る。この現象を過消去（もしく
は過剰消去）と呼ぶ。メモリトランジスタのしきい値が
負になってしまうため、その後の読み出し・書き込みに
支障をきたす。すなわち、読み出し時に非選択でワード
線のレベルが“Ｌ”であす、メモリトランジスタのコン
トロールゲートに印加されるレベルがＬ″であっても、
メモリトランジスタを介してビット線から電流が流れて
しまうので、同一ビット線上の読み出しを行なおうとす
るメモリセルが、書き込み状態でしきい値が高くとも“
１″を読み出してしまう。また、書き込み時においても
過消去されたメモリセルを介してリーク電流が流れるた
め、書き込み特性が劣化しさらには書き込み不能になっ
てしまう。このため、消去後に読み出しを行って消去が
正しく行われたかをチエツクしく消去ベリファイとよぶ
）、消去されないビットがある場合には再度消去を行う
方法を取って、メモリセルに余分な消去パルスが印加さ
れるのを防ぐ方法が取られている。第６図はこのような
ベリファイ動作を含んだ消去及びプログラムのフローチ
ャート、第７図はそれらをそれぞれタイミング波形図に
した場合を示す。これらの図及び第３図を用いて、消去
及びプログラムの各工程について説明する。従来のフラ
ッシュＥＥＰＲＯＭでは消去及びプログラムのモード設
定は入力データの組合せで行なわれる。つまりＷＴの立
上がり時の入力データによりモード設定がなされる。
れるため、フローティングゲートが電気的に中性になる
と、それ以上にはフローティングゲートから電子は引き
抜かれず、メモリトランジスタのしきい値はＩＶ程度す
下にはならない。−方、トンネル現象を利用した電子の
引き抜きでは、フローティングゲートから電子が過剰に
引き抜かれ、フローティングゲートが正に帯電してしま
うということが起こり得る。この現象を過消去（もしく
は過剰消去）と呼ぶ。メモリトランジスタのしきい値が
負になってしまうため、その後の読み出し・書き込みに
支障をきたす。すなわち、読み出し時に非選択でワード
線のレベルが“Ｌ”であす、メモリトランジスタのコン
トロールゲートに印加されるレベルがＬ″であっても、
メモリトランジスタを介してビット線から電流が流れて
しまうので、同一ビット線上の読み出しを行なおうとす
るメモリセルが、書き込み状態でしきい値が高くとも“
１″を読み出してしまう。また、書き込み時においても
過消去されたメモリセルを介してリーク電流が流れるた
め、書き込み特性が劣化しさらには書き込み不能になっ
てしまう。このため、消去後に読み出しを行って消去が
正しく行われたかをチエツクしく消去ベリファイとよぶ
）、消去されないビットがある場合には再度消去を行う
方法を取って、メモリセルに余分な消去パルスが印加さ
れるのを防ぐ方法が取られている。第６図はこのような
ベリファイ動作を含んだ消去及びプログラムのフローチ
ャート、第７図はそれらをそれぞれタイミング波形図に
した場合を示す。これらの図及び第３図を用いて、消去
及びプログラムの各工程について説明する。従来のフラ
ッシュＥＥＰＲＯＭでは消去及びプログラムのモード設
定は入力データの組合せで行なわれる。つまりＷＴの立
上がり時の入力データによりモード設定がなされる。
まず、プログラムの場合について説明する。初めに、Ｖ
ｅｃ、Ｖｐｐが立上げられ（ステップＳｌ）、続いてＷ
Ｅが立下げられる。この後ＷＥの立上がりで、入力デー
タ（４０Ｈ）がコマンドレジスタ（１２）にラッチされ
る（ステップＳ２）。その後、入力データがコマンドデ
コーダ（１３）でデコードされ、動作モードがプログラ
ムモードとなる。続いてＷＥが再度立下げられ、アドレ
スレジスタ（６）に外部からのアドレスがラッチされ、
ＷＥの立上がりでデータが書き込み回路（７）にラッチ
される。（ステップ３３）。次に、プログラムパルスが
プログラム電圧発生回路（１０）により発生され、Ｘデ
コーダ（４）Ｙデコーダ（５）に印加される。こうして
前述したように、プログラムが行われる（ステップ５４
）。
ｅｃ、Ｖｐｐが立上げられ（ステップＳｌ）、続いてＷ
Ｅが立下げられる。この後ＷＥの立上がりで、入力デー
タ（４０Ｈ）がコマンドレジスタ（１２）にラッチされ
る（ステップＳ２）。その後、入力データがコマンドデ
コーダ（１３）でデコードされ、動作モードがプログラ
ムモードとなる。続いてＷＥが再度立下げられ、アドレ
スレジスタ（６）に外部からのアドレスがラッチされ、
ＷＥの立上がりでデータが書き込み回路（７）にラッチ
される。（ステップ３３）。次に、プログラムパルスが
プログラム電圧発生回路（１０）により発生され、Ｘデ
コーダ（４）Ｙデコーダ（５）に印加される。こうして
前述したように、プログラムが行われる（ステップ５４
）。
次にＷＥを立下げて、続＜ＷＴの立上がりで、入力デー
タ （ＣＯＨ）がコマンドレジスタ（１２）にラッチさ
れ、動作モードがプログラムベリファイモードとなる（
ステップＳ５）。この時、消去・プログラムベリファイ
電圧発生回路（１１）により、チップ内部でプログラム
ベリファイ電圧（〜７．ＯＶ）が発生され、Ｘデコーダ
（４）Ｙデコーダ（５）に印加される。メモリセルのコ
ントロールゲート（１７）に与えられる電圧が通常の読
み出し時（５ｖ）より高いため、書き込み不十分なメモ
リセルはオンし易くなり、書き込み不良がより確実に発
見できるようになる。次に、読み出しを行ない（ステッ
プＳ７）、書き込みデータの確認を行なう（ステップＳ
８）。この時、書き込み不十分であれば、さらに書き込
みを繰り返す。書き込みがなされていれば、動作モード
を読み出しモードに設定して（ステップ３９）プログラ
ムを終了する。
タ （ＣＯＨ）がコマンドレジスタ（１２）にラッチさ
れ、動作モードがプログラムベリファイモードとなる（
ステップＳ５）。この時、消去・プログラムベリファイ
電圧発生回路（１１）により、チップ内部でプログラム
ベリファイ電圧（〜７．ＯＶ）が発生され、Ｘデコーダ
（４）Ｙデコーダ（５）に印加される。メモリセルのコ
ントロールゲート（１７）に与えられる電圧が通常の読
み出し時（５ｖ）より高いため、書き込み不十分なメモ
リセルはオンし易くなり、書き込み不良がより確実に発
見できるようになる。次に、読み出しを行ない（ステッ
プＳ７）、書き込みデータの確認を行なう（ステップＳ
８）。この時、書き込み不十分であれば、さらに書き込
みを繰り返す。書き込みがなされていれば、動作モード
を読み出しモードに設定して（ステップ３９）プログラ
ムを終了する。
次に消去の場合について説明する。初めに、Ｖ ｅｃ、
Ｖ ｐｐカ立上ケラレ、（ステップ５１０）、続いて
前述のプログラムフローを用いて全ビットに“０″の書
き込みを行なう（ステップ５１１）。
Ｖ ｐｐカ立上ケラレ、（ステップ５１０）、続いて
前述のプログラムフローを用いて全ビットに“０″の書
き込みを行なう（ステップ５１１）。
これは消去されたメモリセルをさらに消去すると、メモ
リセルが過消去されるためである。次にＷＥを立下げて
、続くＷＴの立上がりで消去コマンド（２０Ｈ）を入力
する（ステップ５１２）。続いて、ＷＴを再度立下げて
、統（ＷＥの立上がりで消去コマンド（２０Ｈ）を入力
する（ステップ８１３）。この時チップ内部で消去パル
スが発生され、続（ＷＥの立下がりまでソース線スイッ
チ（３）を通じて、メモリセルのソース（１ｇ）にＶＰ
Ｐが印加される。（ステップ５１４）。この立下がりで
アドレスもラッチされる。続＜ＷＥの立上がりで消去ベ
リファイコマンド（ＡＯＨ）がラッチされて、動作モー
ドが消去ベリファイモードとなる（ステップ５１５）。
リセルが過消去されるためである。次にＷＥを立下げて
、続くＷＴの立上がりで消去コマンド（２０Ｈ）を入力
する（ステップ５１２）。続いて、ＷＴを再度立下げて
、統（ＷＥの立上がりで消去コマンド（２０Ｈ）を入力
する（ステップ８１３）。この時チップ内部で消去パル
スが発生され、続（ＷＥの立下がりまでソース線スイッ
チ（３）を通じて、メモリセルのソース（１ｇ）にＶＰ
Ｐが印加される。（ステップ５１４）。この立下がりで
アドレスもラッチされる。続＜ＷＥの立上がりで消去ベ
リファイコマンド（ＡＯＨ）がラッチされて、動作モー
ドが消去ベリファイモードとなる（ステップ５１５）。
この時、消去・プログラムベリファイ電圧発生回路（１
１）により、消去ベリファイ電圧（〜３．２Ｖ ）が発
生され、Ｘデコーダ（４）Ｘデコーダ（５）に印加され
る。メモリセルのコントロールゲ−） （１７）に与え
られる電圧が、通常の読み出し時（５ｖ）より低いため
、消去不十分なメモリセルはオンしにくくなり、消去不
良がより確実に発見できるようになる。次に、読み出し
を行ない（ステップ３１６）、消去データの確認を行う
。この時、消去不十分であれば、さらに消去を繰す返す
。
１）により、消去ベリファイ電圧（〜３．２Ｖ ）が発
生され、Ｘデコーダ（４）Ｘデコーダ（５）に印加され
る。メモリセルのコントロールゲ−） （１７）に与え
られる電圧が、通常の読み出し時（５ｖ）より低いため
、消去不十分なメモリセルはオンしにくくなり、消去不
良がより確実に発見できるようになる。次に、読み出し
を行ない（ステップ３１６）、消去データの確認を行う
。この時、消去不十分であれば、さらに消去を繰す返す
。
消去がなされていれば、アドレスをインクリメントシ（
ステップ５１７）、次のアドレスの消去データのベリフ
ァイを行なう。ベリファイしたアドレスがラストアドレ
スならば（ステップ５１８）、動作モードを読み出しモ
ードに設定して（ステップ５１９）消去を終了する。
ステップ５１７）、次のアドレスの消去データのベリフ
ァイを行なう。ベリファイしたアドレスがラストアドレ
スならば（ステップ５１８）、動作モードを読み出しモ
ードに設定して（ステップ５１９）消去を終了する。
従来のフラッシュＥＥＦＲＯＭの消去方法は以上のよう
に構成されていたので、一括消去する前に全ビットに“
′０”の書き込みを行なうので、すでに書き込まれた状
態のビットと消去状態のビットで、一括消去前のメモリ
セルのＶＴＨがばらついてしまいさらに、その結果、一
括消去後のメモリセルのＶＴＨもばらついてしまうとい
う問題点があった。
に構成されていたので、一括消去する前に全ビットに“
′０”の書き込みを行なうので、すでに書き込まれた状
態のビットと消去状態のビットで、一括消去前のメモリ
セルのＶＴＨがばらついてしまいさらに、その結果、一
括消去後のメモリセルのＶＴＨもばらついてしまうとい
う問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、一括消去前のメモリセルのＶＴＨのばらつき
を抑え、さらに一括消去後のメモリセルのＶＴ）Ｉも抑
えることを目的とする。
たもので、一括消去前のメモリセルのＶＴＨのばらつき
を抑え、さらに一括消去後のメモリセルのＶＴ）Ｉも抑
えることを目的とする。
この発明に係るフラッシュＥＥＰＲＯＭの消去方法は、
記憶情報を読み出し、その反転情報を書き込んだ後に一
括消去するようにしたものである。
記憶情報を読み出し、その反転情報を書き込んだ後に一
括消去するようにしたものである。
この発明におけるフラッシュＥＥＦＲＯＭの消去方法は
、記憶情報の反転情報を書き込むことにより、消去状態
のビットのみに″ｏ″の書き込みを行ない、すでに書き
込まれた状態のビットと消去状態のビットで、一括消去
前のメモリセルのＶＴ）ｌのばらつきを抑える。
、記憶情報の反転情報を書き込むことにより、消去状態
のビットのみに″ｏ″の書き込みを行ない、すでに書き
込まれた状態のビットと消去状態のビットで、一括消去
前のメモリセルのＶＴ）ｌのばらつきを抑える。
以下、この発明の一実施例を図について説明する。第１
図（ａ）はこの発明の一実施例である記憶情報を読み出
し、その反転情報を書き込むフローチャート、第１図（
ｂ）はこの発明の一実施例である消去のフローチャート
、第２図は第１図（ａ）のタイミング波形図である。
図（ａ）はこの発明の一実施例である記憶情報を読み出
し、その反転情報を書き込むフローチャート、第１図（
ｂ）はこの発明の一実施例である消去のフローチャート
、第２図は第１図（ａ）のタイミング波形図である。
第１図および第２図を用いて消去方法について説明する
。初めに、Ｖ ｅｅ、 Ｖ ｐｐが立上げられる（ステ
ップ５１０）。次に、ＷＥを立下げて、続＜ＷＥの立上
がりで読み出しコマンド（ＯＯＨ）を入力しくステップ
５２０）、読み出しを行なう（ステップ５２１）。次に
ＷＥを立下げて、続くＷＥの立上がりで、プログラムコ
マンド（４０Ｈ）を入力する（ステップＳ２）。次にＷ
丁の立下がりでアドレスを、立上がりで読み出し情報の
反転情報を入力する（ステップＳ３）。プログラムベリ
ファイ （ステップ３６）でプログラムがなされていれ
ばアドレスをインクリメントし、次のアドレスの読み出
し及びプログラムを行なう。ベリファイしたアドレスが
ラストアドレスならば、動作モードを読み出しモードに
設定してプログラムを終了し、消去を行なう （ステッ
プＳ１２以降）。
。初めに、Ｖ ｅｅ、 Ｖ ｐｐが立上げられる（ステ
ップ５１０）。次に、ＷＥを立下げて、続＜ＷＥの立上
がりで読み出しコマンド（ＯＯＨ）を入力しくステップ
５２０）、読み出しを行なう（ステップ５２１）。次に
ＷＥを立下げて、続くＷＥの立上がりで、プログラムコ
マンド（４０Ｈ）を入力する（ステップＳ２）。次にＷ
丁の立下がりでアドレスを、立上がりで読み出し情報の
反転情報を入力する（ステップＳ３）。プログラムベリ
ファイ （ステップ３６）でプログラムがなされていれ
ばアドレスをインクリメントし、次のアドレスの読み出
し及びプログラムを行なう。ベリファイしたアドレスが
ラストアドレスならば、動作モードを読み出しモードに
設定してプログラムを終了し、消去を行なう （ステッ
プＳ１２以降）。
なお、上記実施例では一括消去の場合について説明した
が、セクター消去の機能を持つフラッジ：ＬＥＥＰＲＯ
Ｍに対しても同様の消去方法を適用することができる。
が、セクター消去の機能を持つフラッジ：ＬＥＥＰＲＯ
Ｍに対しても同様の消去方法を適用することができる。
以上のようにこの発明によれば、記憶情報の反転情報を
書き込むことにより、消去状態のビットのみに“０”の
書き込みを行なうようにしたので、すでに書き込まれた
状態のビットと消去状態のビットで、一括消去前のメモ
リセルのＶＴＨのばらつきを抑えることができ、各ビッ
トの消去時間が均一になり、消去時間が長いビットを消
している内に、消去時間が短いビットが過消去になりに
くくなるという効果がある。
書き込むことにより、消去状態のビットのみに“０”の
書き込みを行なうようにしたので、すでに書き込まれた
状態のビットと消去状態のビットで、一括消去前のメモ
リセルのＶＴＨのばらつきを抑えることができ、各ビッ
トの消去時間が均一になり、消去時間が長いビットを消
している内に、消去時間が短いビットが過消去になりに
くくなるという効果がある。
第１図（ａ）はこの発明の一実施例である不揮発性半導
体記憶装置の記憶情報を読み出しその反転情報を書き込
む場合のフローチャート用、第１図（ｂ）はこの発明の
一実施例である同じく消去の場合のフローチャート図、 第２図は第１図（ａ）のタイミング波形図、第３図は従
来例のフラッシュＥＥＰＲＯＭのブロック図、 第４図は第３図のメモリセルの断面図、第５図は第３図
のメモリアレイの書き込み回路の回路図、 第６図（ａ ） （ｂ ）は第３図のベリファイ動作を
含むプログラム時（ａ）および消去時（ｂ）のフローチ
ャート・ 第７図（ａ ） （ｂ ）は第６図（ａ ） （ｂ ）
のタイミング斡 波費図である。
体記憶装置の記憶情報を読み出しその反転情報を書き込
む場合のフローチャート用、第１図（ｂ）はこの発明の
一実施例である同じく消去の場合のフローチャート図、 第２図は第１図（ａ）のタイミング波形図、第３図は従
来例のフラッシュＥＥＰＲＯＭのブロック図、 第４図は第３図のメモリセルの断面図、第５図は第３図
のメモリアレイの書き込み回路の回路図、 第６図（ａ ） （ｂ ）は第３図のベリファイ動作を
含むプログラム時（ａ）および消去時（ｂ）のフローチ
ャート・ 第７図（ａ ） （ｂ ）は第６図（ａ ） （ｂ ）
のタイミング斡 波費図である。
Claims (1)
- 少なくとも行及び列方向にアレイ状に配置され、電気
的に情報の書き込み・消去が可能な不揮発性メモリトラ
ンジスタを含む複数個のメモリセルと、外部から入力さ
れたアドレス信号をデコードし、行及び列方向の選択を
行うＸデコーダ及びＹデコーダと、メモリセルに記憶さ
れた情報が“１”であるか“０”であるかを判定するセ
ンスアンプを備えた電気的に情報の書き込み・一括消去
が可能な不揮発性半導体記憶装置において、記憶情報を
読み出し、その反転情報を書き込んだ後に一括消去する
ことを特徴とする不揮発性半導体記憶装置の消去方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33744890A JP2630066B2 (ja) | 1990-11-30 | 1990-11-30 | 不揮発性半導体記憶装置の消去方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33744890A JP2630066B2 (ja) | 1990-11-30 | 1990-11-30 | 不揮発性半導体記憶装置の消去方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04206095A true JPH04206095A (ja) | 1992-07-28 |
| JP2630066B2 JP2630066B2 (ja) | 1997-07-16 |
Family
ID=18308730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33744890A Expired - Lifetime JP2630066B2 (ja) | 1990-11-30 | 1990-11-30 | 不揮発性半導体記憶装置の消去方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2630066B2 (ja) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS607862A (ja) * | 1983-06-27 | 1985-01-16 | テルモ株式会社 | カテ−テル用ガイドワイヤ |
| JPS6063066A (ja) * | 1983-09-16 | 1985-04-11 | テルモ株式会社 | カテ−テル用ガイドワイヤ |
| US4554929A (en) * | 1983-07-13 | 1985-11-26 | Advanced Cardiovascular Systems, Inc. | Catheter guide wire with short spring tip and method of using the same |
| JPS6145775A (ja) * | 1984-08-07 | 1986-03-05 | テルモ株式会社 | 医療用チューブガイドワイヤーおよびその製造方法 |
| JPS63181774A (ja) * | 1987-01-06 | 1988-07-26 | シー・アール・バード・インコーポレーテッド | ガイドワイヤ |
| JPH04157699A (ja) * | 1990-10-19 | 1992-05-29 | Fujitsu Ltd | 一括消去型ｅ↑２ｐｒｏｍの予備書込み方法 |
-
1990
- 1990-11-30 JP JP33744890A patent/JP2630066B2/ja not_active Expired - Lifetime
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS607862A (ja) * | 1983-06-27 | 1985-01-16 | テルモ株式会社 | カテ−テル用ガイドワイヤ |
| US4554929A (en) * | 1983-07-13 | 1985-11-26 | Advanced Cardiovascular Systems, Inc. | Catheter guide wire with short spring tip and method of using the same |
| JPS6063066A (ja) * | 1983-09-16 | 1985-04-11 | テルモ株式会社 | カテ−テル用ガイドワイヤ |
| JPS6145775A (ja) * | 1984-08-07 | 1986-03-05 | テルモ株式会社 | 医療用チューブガイドワイヤーおよびその製造方法 |
| JPS63181774A (ja) * | 1987-01-06 | 1988-07-26 | シー・アール・バード・インコーポレーテッド | ガイドワイヤ |
| JPH04157699A (ja) * | 1990-10-19 | 1992-05-29 | Fujitsu Ltd | 一括消去型ｅ↑２ｐｒｏｍの予備書込み方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2630066B2 (ja) | 1997-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6777292B2 (en) | Set of three level concurrent word line bias conditions for a NOR type flash memory array | |
| US6567316B1 (en) | Nonvolatile semiconductor memory device and method of erasing data of nonvolatile semiconductor memory device | |
| US8605512B2 (en) | Nonvolatile semiconductor memory device and method of operating a nonvolatile memory device | |
| JPH0773685A (ja) | 半導体不揮発性記憶装置 | |
| JPH05128878A (ja) | 不揮発性半導体記憶装置 | |
| JP3080744B2 (ja) | 電気的に書き込み一括消去可能な不揮発性半導体記憶装置 | |
| JP4652319B2 (ja) | プログラム及び消去検証機能を有する非揮発性半導体メモリ装置 | |
| KR100273627B1 (ko) | 비휘발성 반도체 메모리 및 과소거된 메모리셀의 임계 전압 상승 방법 | |
| JPH0464996A (ja) | 不揮発性半導体記憶装置 | |
| US5617350A (en) | Flash memory system having reduced disturb and method | |
| JP3143161B2 (ja) | 不揮発性半導体メモリ | |
| JP2707970B2 (ja) | 不揮発性半導体記憶装置の消去方法 | |
| JPH043395A (ja) | 不揮発性半導体記憶装置 | |
| JPH0750096A (ja) | 半導体記憶装置 | |
| JPH07320487A (ja) | 半導体不揮発性記憶装置 | |
| JPH07122083A (ja) | 不揮発性半導体記憶装置 | |
| JPH04206095A (ja) | 不揮発性半導体記憶装置の消去方法 | |
| JP2693912B2 (ja) | 不揮発性メモリ及びその消去方法 | |
| JPH05159586A (ja) | フラッシュｅｅｐｒｏｍ | |
| JPH04206094A (ja) | 不揮発性半導体記憶装置 | |
| JPH1145588A (ja) | 不揮発性半導体記憶装置 | |
| JP2979636B2 (ja) | 不揮発性半導体記憶装置 | |
| JPH0426996A (ja) | 不揮発性半導体記憶装置 | |
| JPH065087A (ja) | 不揮発性半導体記憶装置 | |
| JPH05205491A (ja) | 不揮発性半導体記憶装置 |