JPH04206516A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04206516A JPH04206516A JP33872990A JP33872990A JPH04206516A JP H04206516 A JPH04206516 A JP H04206516A JP 33872990 A JP33872990 A JP 33872990A JP 33872990 A JP33872990 A JP 33872990A JP H04206516 A JPH04206516 A JP H04206516A
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- al5icu
- semiconductor device
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に、その導電
層部分の製造方法に関するものである。
層部分の製造方法に関するものである。
第５図に、ＡＩＳ ｉＣｕ膜を用いた半導体記憶装置の
導電層部分の製造工程を示す。図において、１はＳｉ基
板、２は絶縁膜、３はＡｌ５ｉＣｕ膜、４はレジストで
ある。
導電層部分の製造工程を示す。図において、１はＳｉ基
板、２は絶縁膜、３はＡｌ５ｉＣｕ膜、４はレジストで
ある。
Ｓｉ基板ｌ上に絶縁膜２を形成しく第５図（ａ））、そ
の上にレジスト４を塗布する。レジスト４をパターニン
グした後、該レジストパターン４を用いて絶縁膜２をバ
ターニングする（第５図（ｂ））。レジストパターン４
を除去した後、Ａｌ５ｉＣｕ膜３をスパッタ蒸着法によ
り形成する（第５図（Ｃ））。 □ここで用いられ
るスパッタ蒸着装置の概略図を第６図に示す。
の上にレジスト４を塗布する。レジスト４をパターニン
グした後、該レジストパターン４を用いて絶縁膜２をバ
ターニングする（第５図（ｂ））。レジストパターン４
を除去した後、Ａｌ５ｉＣｕ膜３をスパッタ蒸着法によ
り形成する（第５図（Ｃ））。 □ここで用いられ
るスパッタ蒸着装置の概略図を第６図に示す。
第６図において、７は陰極、８は陽極、１７はＡｌ５ｉ
Ｃｕターゲツト、９は排気口である。ここでは、陰極７
にはＡｌ５ｉＣｕターゲツト１７が置かれ、陽極８には
基板が置かれている。この装置の原理を簡単に説明する
と、装置内に導入されたＡｒガスから放電によりできた
Ａｒ＋イオンが陰極７に引き寄せられ、Ａｌ５ｉＣｕタ
ーゲット１７に衝突する。これによりスパッタされたＡ
ｌ５ｉｃｕが基板１上に堆積されて、Ａｌ５ｉＣＵ膜３
が形成される。
Ｃｕターゲツト、９は排気口である。ここでは、陰極７
にはＡｌ５ｉＣｕターゲツト１７が置かれ、陽極８には
基板が置かれている。この装置の原理を簡単に説明する
と、装置内に導入されたＡｒガスから放電によりできた
Ａｒ＋イオンが陰極７に引き寄せられ、Ａｌ５ｉＣｕタ
ーゲット１７に衝突する。これによりスパッタされたＡ
ｌ５ｉｃｕが基板１上に堆積されて、Ａｌ５ｉＣＵ膜３
が形成される。
Ａｌ５ｉＣｕ膜中のＣｕ濃度はその目的に応じて色々と
変える必要かあるか、従来のＡｌ５ｉＣＵ膜の製造方法
は以上のように構成されており、Ｃｕの濃度かターゲッ
トの濃度で決定してしまい自由に変更できず、また、変
更しようとすれば、作業が煩雑になり能率も悪くなるな
どの問題点かあった。また、Ｃｕの分布を不均一にした
くても、従来の方法ではＣｕの分布か均一になって自由
に分布を変更できないという問題点があった。
変える必要かあるか、従来のＡｌ５ｉＣＵ膜の製造方法
は以上のように構成されており、Ｃｕの濃度かターゲッ
トの濃度で決定してしまい自由に変更できず、また、変
更しようとすれば、作業が煩雑になり能率も悪くなるな
どの問題点かあった。また、Ｃｕの分布を不均一にした
くても、従来の方法ではＣｕの分布か均一になって自由
に分布を変更できないという問題点があった。
本発明は以上のような問題点を解消するためになされた
もので、Ｃｕのイオン注入法をＡｌ５ｉＣｕ膜形成法に
導入することにより、Ｃｕの濃度及び分布の制御を容易
に行える半導体装置の製造方法を得ることを目的として
いる。
もので、Ｃｕのイオン注入法をＡｌ５ｉＣｕ膜形成法に
導入することにより、Ｃｕの濃度及び分布の制御を容易
に行える半導体装置の製造方法を得ることを目的として
いる。
本発明に係る半導体装置の製造方法は、半導体基板上に
絶縁層を形成する工程、さらにその絶縁層上にＡｌＳｉ
（導電層）をスパッタ蒸着により形成する工程、そ
の導電層にＣｕイオン（金属イオン）をイオン注入する
工程とを含むものである。
絶縁層を形成する工程、さらにその絶縁層上にＡｌＳｉ
（導電層）をスパッタ蒸着により形成する工程、そ
の導電層にＣｕイオン（金属イオン）をイオン注入する
工程とを含むものである。
また、本発明に係る半導体装置の製造方法は、上記Ｃｕ
のイオン注入工程において、注入角度を基板の法線に対
して７°以上９０°未満の間で設定し、基板を回転させ
ながら行うものである。
のイオン注入工程において、注入角度を基板の法線に対
して７°以上９０°未満の間で設定し、基板を回転させ
ながら行うものである。
本発明によれば、Ａｌ５ｉＣｕ膜形成時においてイオン
注入法を用いて、ＡｌＳｉスパッタ膜にＣｕを注入する
ため、Ｃｕの濃度及び分布を比較的簡単に制御すること
かできる。
注入法を用いて、ＡｌＳｉスパッタ膜にＣｕを注入する
ため、Ｃｕの濃度及び分布を比較的簡単に制御すること
かできる。
また、本発明によれば、Ｃｕのイオン注入を基−板の法
線に対して７°以上９０°未満て設定した注入角度で基
板を回転させながら行うことで、例えば基板と基板上に
形成された絶縁膜との段差部のＡｌＳｉ膜にもＣｕを均
一に注入でき、Ｃｕの所望の分布が得られる。
線に対して７°以上９０°未満て設定した注入角度で基
板を回転させながら行うことで、例えば基板と基板上に
形成された絶縁膜との段差部のＡｌＳｉ膜にもＣｕを均
一に注入でき、Ｃｕの所望の分布が得られる。
以下、本発明の一実施例を図について説明する。
第１図は本発明の一実施例による半導体装置を示し、Ｄ
ＲＡＭの基板とＡｌ５ｉＣｕ膜とのコンタクトの部分の
断面図を示している。１はシリコン単結晶等よりなる半
導体基板（以下、基板と称す）、２は基板ｌ上に形成さ
れたシリコン酸化膜よりなる絶縁膜、３は絶縁膜２上に
形成され、絶縁膜２の開口部を介して基板に接合される
導電膜である。この場合、導電膜３はアルミニウム、シ
リコン、銅（以下Ａｌ５ｉＣｕと称す）からなる膜より
なっている。
ＲＡＭの基板とＡｌ５ｉＣｕ膜とのコンタクトの部分の
断面図を示している。１はシリコン単結晶等よりなる半
導体基板（以下、基板と称す）、２は基板ｌ上に形成さ
れたシリコン酸化膜よりなる絶縁膜、３は絶縁膜２上に
形成され、絶縁膜２の開口部を介して基板に接合される
導電膜である。この場合、導電膜３はアルミニウム、シ
リコン、銅（以下Ａｌ５ｉＣｕと称す）からなる膜より
なっている。
次にこの構造の製造工程について第２図を用いて説明す
る。
る。
先ず、基板１上に減圧ＣＶＤ法により絶縁膜２を１μｍ
程度の膜厚に形成する（第２図（ａ））。
程度の膜厚に形成する（第２図（ａ））。
次に、絶縁膜２上にレジスト４を形成し、フォトリソグ
ラフィ技術によりレジストパターン４を形成する。そし
て、絶縁膜２のバターニングがなされる（第２図（ｂ）
）。
ラフィ技術によりレジストパターン４を形成する。そし
て、絶縁膜２のバターニングがなされる（第２図（ｂ）
）。
次にスパッタ蒸着装置を用いて、ＡｌＳｉ （１％）膜
（Ｓｉを１％含むＡＩ）を１μｍ形成する。
（Ｓｉを１％含むＡＩ）を１μｍ形成する。
このスパッタ蒸着装置の構造の概略図を第３図に示す。
この装置では排気口９より高真空に排気されたチャンバ
ーに１０−” 〜１０−’Ｔｏ ｒ ｒのＡｒガスを導
入し、ターゲット（ＡＩＳｉ）６に数１００ｖの負電圧
を印加してグロー放電を発生させる。このプラズマ中の
Ａｒ’イオンか負電圧のターゲット６に高いエネルギー
で衝突して、ターケラト粒子５をたたき出し、基板Ｉ上
へ堆積させる。
ーに１０−” 〜１０−’Ｔｏ ｒ ｒのＡｒガスを導
入し、ターゲット（ＡＩＳｉ）６に数１００ｖの負電圧
を印加してグロー放電を発生させる。このプラズマ中の
Ａｒ’イオンか負電圧のターゲット６に高いエネルギー
で衝突して、ターケラト粒子５をたたき出し、基板Ｉ上
へ堆積させる。
次に、イオン注入装置を用いて、ＡｌＳｉ （１％）
膜５にＣｕを０．５パーセント、３０００人の深さまで
注入する（第２図（Ｃ））。ここで用いるイオン注入装
置は第４図に示すような構造をしており、第４図におい
て、１６はイオン源であり、またｌＯは磁場によって特
定の質量のイオンを取り出すためのアナライザマグネッ
トである。１５はアナライザマグネットＩＯによって選
びだしたイオンを加速するための加速チューブである。
膜５にＣｕを０．５パーセント、３０００人の深さまで
注入する（第２図（Ｃ））。ここで用いるイオン注入装
置は第４図に示すような構造をしており、第４図におい
て、１６はイオン源であり、またｌＯは磁場によって特
定の質量のイオンを取り出すためのアナライザマグネッ
トである。１５はアナライザマグネットＩＯによって選
びだしたイオンを加速するための加速チューブである。
この場合、加速電圧は約２８０ｋｅＶ程度である。
１２．１３はそれぞれＹ軸プレート、Ｘ軸ブレートて、
イオンビーム１４の向きを変更させるものである。また
１１は１２．１３を作動させるための電源である。この
装置によるＣｕイオン注入時において、注入角度を基板
の法線に対して７°以上９０°未満で任意に設定し、基
板を回転させながらイオン注入を行えば、第１図に示す
ような基板と基板上の絶縁膜との段差部に形成されたＡ
ｌＳｉ膜にも均一にＣｕを分布させることができる。
イオンビーム１４の向きを変更させるものである。また
１１は１２．１３を作動させるための電源である。この
装置によるＣｕイオン注入時において、注入角度を基板
の法線に対して７°以上９０°未満で任意に設定し、基
板を回転させながらイオン注入を行えば、第１図に示す
ような基板と基板上の絶縁膜との段差部に形成されたＡ
ｌＳｉ膜にも均一にＣｕを分布させることができる。
このように本実施例においては、ＤＲＡＭのＡｌ５ｉＣ
ｕ膜形成工程において、ＡｌＳｉをターゲットとしたス
パッタ蒸着装置で、ＡｌＳｉ膜を形成し、その後イオン
注入法を用いてＣｕイオンを注入するようにしたから、
煩雑な作業を行うことなく、所望のＣｕの濃度や分布を
持つＡｌ５ｉＣｕ膜を形成できる。
ｕ膜形成工程において、ＡｌＳｉをターゲットとしたス
パッタ蒸着装置で、ＡｌＳｉ膜を形成し、その後イオン
注入法を用いてＣｕイオンを注入するようにしたから、
煩雑な作業を行うことなく、所望のＣｕの濃度や分布を
持つＡｌ５ｉＣｕ膜を形成できる。
なお、本実施例においてはＤＲＡＭの場合について説明
したが、本発明はこれに限るものでなく、複数の元素を
成分とする導電層をもつ他のデバイスにも適用できる。
したが、本発明はこれに限るものでなく、複数の元素を
成分とする導電層をもつ他のデバイスにも適用できる。
以上のように本発明によれば、半導体装置の導電層部分
の製造工程において、Ａｌ５ｉＣｕ膜をＡｌＳｉのスパ
ッタ蒸着およびＣｕのイオン注入により基板上に形成し
たのて、Ａｌ５ｉＣｕ膜中のＣｕの濃度及び分布を自由
に制御できる効果かある。
の製造工程において、Ａｌ５ｉＣｕ膜をＡｌＳｉのスパ
ッタ蒸着およびＣｕのイオン注入により基板上に形成し
たのて、Ａｌ５ｉＣｕ膜中のＣｕの濃度及び分布を自由
に制御できる効果かある。
また特に、イオン注入において注入角度を基板の法線に
対して７°〜９０°で設定し、基板を回転させながら行
うことにより、例えば段差部を形成しているＡｌＳｉ膜
にも均一にＣｕを分布させることができる。
対して７°〜９０°で設定し、基板を回転させながら行
うことにより、例えば段差部を形成しているＡｌＳｉ膜
にも均一にＣｕを分布させることができる。
第１図は本発明の一実施例によるＤＲＡＭの基板とＡｌ
５ｉＣｕ膜とのコンタクト部分の断面図１、第２図は第
１図のコンタクト部分の製造工程を示す断面図、第３図
は第２図の製造工程で用いたスパッタ蒸着装置を示す図
、第４図は第２図の製造工程で用いたイオン注入装置を
示す図、第５図は従来の製造方法を示す図、第６図はこ
れに用いていたスパッタ蒸着装置を示す図である。 図において、ｌはＳｉ基板、２は絶縁膜、３はＡｌ５ｉ
Ｃｕ膜、４はレジスト、５はＡｌＳｉ膜、６はＡｌＳｉ
ターゲット、７は陰極、８は陽極、９は排気口、１０は
アナライザーマグネット、１１は電源、１２はＹ軸プレ
ート、１３はＸ軸プレート、１５は加速チューブ、１６
はイオン源、Ｉ７はＡｌ５ｉＣｕターゲツトである。 なお図中同一符号は同−又は相当部分を示す。
５ｉＣｕ膜とのコンタクト部分の断面図１、第２図は第
１図のコンタクト部分の製造工程を示す断面図、第３図
は第２図の製造工程で用いたスパッタ蒸着装置を示す図
、第４図は第２図の製造工程で用いたイオン注入装置を
示す図、第５図は従来の製造方法を示す図、第６図はこ
れに用いていたスパッタ蒸着装置を示す図である。 図において、ｌはＳｉ基板、２は絶縁膜、３はＡｌ５ｉ
Ｃｕ膜、４はレジスト、５はＡｌＳｉ膜、６はＡｌＳｉ
ターゲット、７は陰極、８は陽極、９は排気口、１０は
アナライザーマグネット、１１は電源、１２はＹ軸プレ
ート、１３はＸ軸プレート、１５は加速チューブ、１６
はイオン源、Ｉ７はＡｌ５ｉＣｕターゲツトである。 なお図中同一符号は同−又は相当部分を示す。
Claims (2)
- （１）半導体装置の製造方法において、 半導体基板上に絶縁膜を形成する工程と、 前記絶縁膜及び半導体基板上にスパッタ蒸着法を用いて
第１の膜を形成する工程と、 前記第１の膜上に第２の元素をイオン注入し導電膜を形
成する工程とを含むことを特徴とする半導体装置の製造
方法。 - （２）上記第２の元素のイオン注入工程において、注入
角度を基板の法線に対して７゜以上９０゜未満で設定し
、基板を回転させながらイオン注入することを特徴とす
る請求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33872990A JPH04206516A (ja) | 1990-11-29 | 1990-11-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33872990A JPH04206516A (ja) | 1990-11-29 | 1990-11-29 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04206516A true JPH04206516A (ja) | 1992-07-28 |
Family
ID=18320913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33872990A Pending JPH04206516A (ja) | 1990-11-29 | 1990-11-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04206516A (ja) |
-
1990
- 1990-11-29 JP JP33872990A patent/JPH04206516A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4405710A (en) | Ion beam exposure of (g-Gex -Se1-x) inorganic resists | |
| EP0468036B1 (en) | Field emission device encapsulated by substantially normal vapor deposition | |
| Dimigen et al. | Investigation of Ion Etching | |
| JPH04206516A (ja) | 半導体装置の製造方法 | |
| JPH11302842A (ja) | スパッタリング方法及びスパッタリング装置 | |
| JPH01230275A (ja) | 超電導薄膜の形成法 | |
| JPS63153266A (ja) | スパツタ装置 | |
| JPH0457091B2 (ja) | ||
| JP3208931B2 (ja) | プラズマ処理装置とこれを用いたプラズマ処理方法 | |
| JPS60228675A (ja) | タングステンのデポジシヨン方法 | |
| JP3155085B2 (ja) | シリコン基板の溝形成方法 | |
| JPH0950968A (ja) | 半導体素子製造方法および半導体素子 | |
| JP3223740B2 (ja) | 半導体製造装置および半導体装置の製造方法 | |
| JPS6017070A (ja) | 薄膜形成方法及びその装置 | |
| JPS5952526A (ja) | 金属酸化膜のスパツタリング方法 | |
| JPS60120526A (ja) | 微細パタン形成法 | |
| JPH06196392A (ja) | Ｗ薄膜積層体および形成方法 | |
| JPH02148722A (ja) | 半導体集積回路装置の製造方法 | |
| JPS61135125A (ja) | 半導体装置の製造方法 | |
| JPH01270320A (ja) | 絶縁薄膜堆積装置 | |
| JPH0250957A (ja) | スパッタリング装置 | |
| JPH02177536A (ja) | ドライエッチング方法 | |
| JPH10298750A (ja) | スパッタリング装置 | |
| JPH0790558A (ja) | 薄膜形成方法 | |
| JPH10274700A (ja) | 超微細加工方法 |