JPH04206832A - オーミック電極の形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は化合物半導体装置の特にオーミック電極の形
成方法に関するものである。

〔従来の技術〕

第３図はＨＢ　Ｔ　（Ｈｅｔｅｒｏ　Ｂｉｐｏｌａｒ　
Ｔｒａｎｓｉｓｔｏｒへテロバイポーラトランジスタ）
を例に従来のヘース電極の形成方法の製造工程を示す断
面図である。次に製造工程を順を追って説明する。

まず第３図（ａｌに示すように、化合物半導体基板（１
）上にコレクタ層（２）、ベース層（３）エミツタ層（
４）をエピタキシャル成長をし、その上にエミッタ電極
、例えばＷＳｉ層（５）を形成し、さらにその上に絶縁
膜（６）をエミッタ電極パターンに形成加工する。次に
（ｂ１図のように、絶縁膜（６）をマスクにＷＳｉ層（
５）をエツチングし、さらにエミツタ層（４）もエツチ
ングする。続いてそれらの側壁に絶縁膜サイ［・つオー
ル（７）を形成する。

次に（Ｃ）図のようにベース電極（８）を蒸着する。つ
いて（ｄ）図のように、レジスト（９）で平たん化した
後、Ａｒイオンミリング等でエッチバックし、エミッタ
電極」二部のベース電極をエツチング除去する。さらに
（ｅ）図のように、斜めイオンミリングにより、エミッ
タ電極側壁部のベース電極もエツチング除去する。

以」二により、エミッタ電極（５）に対して自己整合的
にベース電極（８）か形成されることになる。

〔発明が解決しようとする課題〕

従来のベース電極の形成方法では、エッチバックによる
エミッタ電極上部のベース電極除去を行った後、さらに
斜めイオンミリングにより、エミッタ電極側壁のベース
電極を除去しなければ、エミッタ電極とベース電極の分
離が行えない。

ところか、斜めイオンミリングで平たんな部分のベース
電極に対して、側壁部分のベース電極のみを除去するこ
とは難かしく、工程としての安定性に欠けるという問題
点かあり、また、サイドウオールを形成しやすくするた
めに、エミッタ電極は厚くするのに効果かありエミノの
寄生抵抗の低減にも限界かあるなとの問題点かあった。

この発明は上記のような問題点を解決するためになされ
たちのて、斜めイオンミリングというような不安定なプ
ロセスを用いずに、エミッタ電極に対してベース電極を
自己整合的に形成し、かつエミッタ電極及びベース電極
の寄生抵抗を極力低減したオーミｙり電極の形成方法を
得ることを目的とする。

〔課題を解決するための手段〕

この発明に係るオーミック電極の形成方法は、ベース電
極を無電解めっきにより選択的にベース領域のみに形成
することにしたので、斜めイオンミリングを行う必要か
ない。また、エミッタ電極上にさらに低抵抗な電極を形
成することにより、エミッタ寄生抵抗を低減するととも
に、この上層電極をマスクとすることにより、ベース電
極の引出し配線を形成することにしたので、一般に蒸着
金属等に比べ比抵抗の高いめっき金属を用いた場合でも
、十分にベース寄生抵抗を低減できる。

〔作用〕

この発明におけるオーミンク電極の形成方法は、ベース
電極は無電解めっきて選択成長させることにしたので、
エミッタ電極に対して自己整合的に形成でき、しかも、
エミッタ電極」二に低抵抗電極を重ねて形成し、さらに
この電極をマスクにへ一ス電極上にも低抵抗な配線を形
成することにしたので、エミッタ及びヘースの寄生抵抗
を低減することかできる。

〔実施例〕

以下、この発明の一実施例を図について説明する。第１
図（ａ）〜（ｉ）はこの発明の一実施例であるオーミッ
ク電極の形成方法の製造工程を示す断面図である。なお
前記従来のものと同様にＨＢＴの製造工程を例にとるが
、これは類似のエピタキシャル結晶層構造を有するＲ　
ＨＥ　Ｔ　（Ｒｅｓｏｎａｎｔ　Ｈｏｔ　Ｅｌｃｔｒｏ
ｎ　Ｔｒａｎｓｉｓｔｏｒ　　共鳴ホットエレクトロン
トランジスタ）　、ＲＢ　Ｔ　（Ｒｅｓｏｎａｎｔ　Ｂ
ｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔａｒ：共鳴バイポーラ
Ｉ・ランジスタ）等にも同様に適用できることは言うま
てもない。

まず第１図（ａ）に示すように、化合物半導体基板（１
）上にコレクタ層（２）、ベース層（３）、エミツタ層
（４）を順次エピタキシャル成長をし、その上にエミッ
タ電極、例えばＷ　Ｓ　ｉ層（５）を形成し、さらにそ
の上に絶縁膜（６）をエミッタ電極パターン形状に加工
する。次に（１〕）図に示すように、絶縁膜（６）をマ
スクにＷＳｉ層（５）をエツチングし、さらにエミツタ
層（４）もエツチングする。続いて、それらの側壁に絶
縁膜サイドウオール（７）を形成する。次に（Ｃ）図の
ようにベース電極００）を無電解めっき例えば、Ｎｉの
無電解めっきてベース領域に選択的に形成する。次に（
ｄ）図のように、バイアス電子サイクロトロン共鳴ＣＶ
Ｄ（以下バイアスＥＣＲ−ＣＶＤと呼ぶ）法により平た
ん化された絶縁膜（１υを形成する。ついて（ｅ）図の
ようにエッチバックによりＷＳｉ電極（５）を絶縁膜（
１υより露出させる。さらに（ｆ）図のように、低抵抗
メタル例えばＡｕ／ＭｏＱａをＷＳｉ電極（５）に重ね
て蒸着により形成する。次に（ｇ）図のように、低抵抗
メタル（１２をマスクに絶縁膜（１１）を異方性エツチ
ングで除去する。そして０〕）図のように、絶縁膜（１
１）に等方性エツチングによりアンダーカットを入れる
。

最後に（ｉ）図のように、ベース電極配線例えはＡｕ／
Ｍｏ／Ｔｉ（骨を蒸着する。

第２図（ａ）はベース電極（１３に無電解めっきのメタ
ルのみを用いた場合、第２図（ｂ）はエミッタ電極（５
）上に低抵抗電極を重ね、これをマスクにしてベース電
極を蒸着した場合、第２図（Ｃ）は本実施例の場合を比
較して示した断面図である。

（ａ）図の無電解めっきのみの場合は、メタルの抵抗か
蒸着メタルに比−＼て高いという欠点かある。

（１））図の場合はエミッタ電極（５）とベース電極（
１（の距離か、写真製版の合わせ精度で決まるため低減
するには限度がある。またベース−エミッタ間の抵抗は
ベース層のシート抵抗で決まり、これはメタルのシート
抵抗に比へ１桁以上高い。

しかし、本実施例の場合は、（ａ）図及び（ｂ）図の欠
点はベースメタルをめっきて形成することと、ベースに
配線を重ねることで除かれている。

〔発明の効果〕

以上のようにこの発明によれば、無電解めっきによりベ
ース領域に選択的にベースメタルを形成するようにした
ので、微細なエミッタ電極に対しても自己整合的にベー
ス電極を形成できるので、素子の微細化、引いては高速
化に有利であり、しかも、エミッタ電極・ベース電極共
に低抵抗メタルを配線として重ねであるので、寄生抵抗
も十分低減され、さらに素ｊ′−の高速化に有利である
なとの効果かある。

【図面の簡単な説明】

第１図（ａ）〜（］）はこの発明の一実施例であるＨＢ
Ｔの製造工程を示す１新面図、第２図（ａｌ〜（Ｃ１は
本発明（Ｃ）とベース電極にメンキメタルのみを用いた
場合（ａ）、ベース電極にＷＳｉエミエミッタ」二の低
抵抗メタルをマスクとして蒸着したメタルのみを用いた
場合（１））を比較して示した断面図、第３図（ａ、ｊ
〜（ｅ）は従来のＨＢ　Ｔの製造工程を示す断面図であ
る。 図において、（１）は化合物半導体基板、（２）はコレ
クタ層、（３）はベース層、（４）はエミツタ層、（５
）はＷＳｉエミッタ電極、（６）は絶縁膜、（７）は絶
縁膜サイドウォール、Ｃ０）は無電解めっきメタル、（
１υはＥＣＲ−ＣＶＤ平たん化絶縁膜、Ｃ２はエミッタ
配線、（１３はベース配線を示す。 なお、図中、同一符号は同一、又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. 　少くとも２種以上の半導体層からなる化合物半導体装
   置において、最上層の半導体層上に形成した電極に対し
   て自己整合的に第２の半導体層にオーミック電極を形成
   するに当り、２層以上の半導体層がその表面に形成され
   ている化合物半導体基板に対し絶縁膜をマスクとして上
   記最上層半導体層上に電極パターンを加工形成する第１
   の工程と、上記絶縁膜／電極パターンをマスクとして上
   記最上層半導体層をエッチング除去し絶縁膜によるサイ
   ドウォールを形成する第２の工程と、露出した第２の半
   導体層表面に無電解めっきによりオーミック電極を形成
   する第３の工程と、絶縁膜の形成と平たん化およびエッ
   チバックにより上記最上層半導体層上の電極を絶縁膜か
   ら露出させる第４の工程と、写真製版により上記最上層
   半導体層上の電極上にさらに電極を形成し、この電極を
   マスクとして絶縁膜をエッチング除去し、露出した上記
   めっき電極上に対しても上記最上層半導体層上の電極上
   の上記電極をマスクとして蒸着により電極を形成する第
   ５の工程から成ることを特徴とするオーミック電極の形
   成方法。