JPH0420877A - 半導体装置の試験装置 - Google Patents

半導体装置の試験装置

Info

Publication number
JPH0420877A
JPH0420877A JP2124990A JP12499090A JPH0420877A JP H0420877 A JPH0420877 A JP H0420877A JP 2124990 A JP2124990 A JP 2124990A JP 12499090 A JP12499090 A JP 12499090A JP H0420877 A JPH0420877 A JP H0420877A
Authority
JP
Japan
Prior art keywords
package
leads
main body
sample mounting
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2124990A
Other languages
English (en)
Inventor
Yasuhiro Nakaya
中舎 安宏
Norio Hidaka
日高 紀雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2124990A priority Critical patent/JPH0420877A/ja
Publication of JPH0420877A publication Critical patent/JPH0420877A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 特に動作特性が高速で、かつリード数の多い半導体装置
の試験装置に関し、 リードを精度よく位置決め可能に保持できることを目的
とし、 パッケージ保持具と、試料載置台を有し、前記パッケー
ジ保持具は、開口した底面の4隅に嵌合ピンが立設され
た箱型の本体と、本体の中に上下動可能に嵌まり、かつ
下方に弾付勢された支持板とを有し、前記支持板は、中
央部にパッケージが置かれる凹部と、少なくとも1隅に
パッケージの角が弾接される挟持部材と、周縁部にパッ
ケージから導出した複数本のリードのそれぞれが位置決
め可能に嵌まり、かつ下方に導出した案内溝を有するも
のであり、前記試料載置台は、パッケージ保持具が着脱
可能に冠着されるものであって、中央部にリード5aが
逃げる窪みと、周縁部に案内溝に嵌まったリードのそれ
ぞれが弾接する接触子と、4隅に嵌合ピンが挿入される
嵌入孔を有するものであるように構成する。
〔産業上の利用分野〕
本発明は、半導体装置の試験装置に係わり、特に動作周
波数が高く、しかもリード数の多い半導体素子をパッケ
ージした半導体装置の試験装置に関する。
近年、シリコンに替わるガリウム砒素のような化合物半
導体などからなる動作特性の速い半導体素子の高集積化
が進んでいる。ところが、動作周波数が高くしかも導出
リードの多い半導体素子に対しては、チップのま\評価
が可能で試験効率もよい従来のICCプローへ周波数帯
域の制約から使用困難となっている。
そこで、チップを一旦パッケージに封入したあと、その
パッケージを用いてチップ段階の評価を行わざるを得な
い状況であり、如何に精度よ(しかも効率的に評価する
かが課題となっている。
〔従来の技術〕
従来、高速で動作しリードの数も多い半導体素子(以下
、高速ICと略称)のパッケージを試験装置に装着する
には、次のような手段が採られていた。
■試験装置に内設されたプリント基板にICソケットを
実装しておき、そのICソケットにパ・ノケージを装着
する。
■パッケージから導出したリードを、はんだなどを用い
て試験装置の内設されたプリント基板に直接固着する。
■試験装置の内設されたプリント基板に、パッケージか
ら導出したリードに対応する配線パターンを設けて接触
子となし、その接触子にリードを重ねて圧接する。
まず、■の手段によれば、パッケージを非破壊で容易に
着脱できるが、高速ICの評価に際しては、ICソケッ
ト内やパッケージから導出したリードとICソケットの
接触子との間におけるインピーダンスを整合させること
が厄介である。
次に■の手段では、パッケージをプリント基板に固着し
たりプリント基板から外したりするのに多大な工数を要
し、プリント基板を傷めず、試料を非破壊で着脱するこ
とは厄介である。
それに対して■の手段は、試料を傷めずに着脱すること
ができる。また、インピーダンスの整合も取り易く、高
速rcの評価を行うのに適した手段である。
〔発明が解決しようとする課題] 以上述べたように、高速ICの評価を行うためにパッケ
ージを試験装置に装着するには、リードと試験装置のプ
リント基板に設けられた接触子とを位置合わせして圧接
する手段が適している。
ところで、プリント基板に設けられる接触子の方は、精
度よく設けることができる。
しかし、パッケージの方は、リードが細くて本数が多く
なると、パンケージ製作時に寸法のばらつきが避けられ
ない上にリードが変形したりして、リードと接触子を一
括して位置合わせすることが容易でな(なる。そして、
隣接するり−F間の短絡とかリードと接触子との導通不
良といった試験の信鯨性に問題があった。
それを避けようとすると、リードの変形状態を一々調べ
るといった手間を掛ける必要が生じ、作業効率の上から
問題があった。
そこで本発明は、パッケージから導出したリードを精度
よく位置決め可能に保持できるパンケージ保持具を具え
てなる半導体装置の試験装置を提供することを目的とし
ている。
〔課題を解決するための手段] 上で述べた課題は、 パッケージ保持具と、試料載置台を有し、前記パッケー
ジ保持具は、開口した底面の4隅に嵌合ピンが立設され
た箱型の本体と、本体の中に上下動可能に嵌まり、かつ
下方に弾付勢された支持板とを有し、 前記支持板は、中央部にパンケージが置かれる凹部と、
少なくとも1隅にパッケージの角が弾接される挟持部材
と、周縁部にパッケージから導出した複数本のリードの
それぞれが位置決め可能に嵌まり、かつ下方に弯出した
案内溝を有するものであり、 前記試料載置台は、パッケージ保持具が着脱可能に冠着
されるものであって、中央部にリード5aが逃げる窪み
と、周縁部に案内溝に嵌まったリードのそれぞれが弾接
する接触子と、4隅に嵌合ピンが挿入される嵌入孔を有
するものであるように構成された半導体装置の試験装置
によって解決される。
〔作 用〕
リード数の多い高速ICの評価に際して、例えばプリン
ト基板に接触子を設けてリードを弾接する従来の試験装
置においては、リードの変形などに起因して接触子とリ
ードの位置合わせに難点があったのに対して、本発明に
おいては、リードの位置決めが正確にできるようにして
いる。
すなわち、パッケージ保持具の本体に嵌まって下方に弾
付勢されて上下動可能な支持板の周縁部に個々のリード
が嵌まる案内溝を設け、その案内溝にリードを沿わせる
ことによってリードの変形などを矯正するようにしてい
る。
また、本体の4隅に嵌合ピンを立て、その嵌合ピンをプ
リント基板に設けた嵌入孔に嵌めれば、案内溝に嵌まっ
たリードと試料載置台に設けた接触子とが自動的に精度
よく位置合わせされるようにしている。
さらに、案内溝を下方に弯出させて、リードと接触子が
安定に弾接するようにしている。
こうして、リードが細くて本数も多い高速ICのパッケ
ージを、試験装置に安定に装着することができる。
〔実施例〕
第1図は本発明の実施例の分解斜視図、第2図は第1図
の断面図、第3図は第1図の一部拡大斜視図である。
図中、1はパッケージ保持具、2は本体、2aは嵌合ピ
ン、3は支持板、3aは凹部、3bは挟持部材、3cは
案内溝、3dはばね、4は試料載置台、4aは窪み、4
bは接触子、4Cは嵌入孔、5はパッケージ、5aはリ
ードである。
第1図〜第2図において、パッケージ保持具1は本体2
と支持板3から構成されている。
本体2は底面が開口した箱で、材料は金属でもプラスチ
ックでもよい。そして、この本体2の4隅には嵌合ピン
2aが設けられている。
支持板3はプラスチックなどの絶縁材料で構成されてい
る。そして、中央部にパッケージ5が逃げる凹部3aが
設けら・れており、その凹部3aの少なくともl隅には
、パッケージ5の角を弾接して挟み付ける挟持部材3b
が設けられている。
また、周縁部には、パッケージ5から導出した複数本の
り一部5aが一本ずつ嵌まる案内溝3Cが、リート’5
aと同じ間隔で、第3図に示したように弯出した形状で
設けられている。そして、パッケージ5から導出したり
−ド5aが、例えば幅が0.16mm、厚さが0.08
mmなので、案内溝30の形状は、例えば幅が0.2m
m、深さが0.03mmとなして、リード5aは案内溝
3cから0.05mm出っ張るようになっている。
この支持板3は本体2の中に上下動可能に嵌まっており
、本体2の底面から例えば0.5mm程度突出するよう
に、ばね3dなどによって弾付勢されている。
試料載置台4は図示してない試験装置の一部をなし、表
面は例えばプリント基板によって構成されている。そし
て、中央部にパッケージ5が逃げる窪み4aと、その窪
み4aの周縁部に接触子4bがパターニングされている
。また、4隅にはパッケージ保持具1の本体2に設けら
れた嵌合ピン2aが嵌まる嵌入孔4cが設けられている
そして、試料載置台4の上にパッケージ保持具1を被せ
るようにして、嵌合ピン2aを嵌入孔4Cに嵌合させる
と、案内溝30の嵌まって出っ張っているリード5aが
接触子4bと位置合わせされるようになっている。
そこで、支持板3が下方に弾付勢されており、案内溝3
cが弯出しているので、試料載置台4にパッケージ保持
具1を冠着すれば、リード5aと接触子4bは位置決め
精度よぐ弾接することになる。
パッケージ保持具1を試料!!21台4に固定するのに
、こ−では、例えば嵌合ピン2aの少なくとも1個を雄
ねじにして本体2を貫通させ、雌ねじの嵌入孔4cと螺
着するようにしているが、種々の変形が可能である。
〔発明の効果〕
本発明によれば、リード数の多いパッケージからなる高
速ICの評価に際して、リードに変形があっても、パン
ケージ保持具の支持板に設けた案内溝によって精度よく
位置決めができる。
また、支持板を下方に弾付勢し、案内溝を弯出した形状
にすることによって、リードを試料[置台の接触子と安
定に弾接させることができる。
こうして、本発明は、リード数の多いパッケージからな
る高速ICの試験工程の効率化と試験の信顛性の向上に
寄与するところが大である。
【図面の簡単な説明】
第1図は本発明の実施例の分解斜視図、第2図は第1図
の断面図、 第3図は第1図の一部拡大斜視図、 である。 図において、 ■はパッケージ保持具、 2は本体、 3は支持板、 3bは挟持部材、 2aは嵌合ピン、 3aは凹部、 3cは案内溝、 4は試料載置台、 4bは接触子、 5はパッケージ、 4aは窪み、 4cは嵌入孔、 5aはリード、

Claims (1)

  1. 【特許請求の範囲】 1)パッケージ保持具(1)と、試料載置台(4)を有
    し、 前記パッケージ保持具(1)は、開口した底面の4隅に
    嵌合ピン(2a)が立設された箱型の本体(2)と、該
    本体(2)の中に上下動可能に嵌まり、かつ下方に弾付
    勢された支持板(3)とを有し、前記支持板(3)は、
    中央部にパッケージ(5)が置かれる凹部(3a)と、
    少なくとも1隅に該パッケージ(5)の角が弾接される
    挟持部材(3b)と、周縁部に該パッケージ(5)から
    導出した複数本のリード(5a)のそれぞれが位置決め
    可能に嵌まり、かつ下方に弯出した案内溝(3c)を有
    するものであり、前記試料載置台(4)は、前記パッケ
    ージ保持具(1)が着脱可能に冠着されるものであって
    、中央部に前記パッケージ(5)が逃げる窪み(4a)
    と、周縁部に前記案内溝(3c)に嵌まった前記リード
    (5a)のそれぞれが弾接する接触子(4b)と、4隅
    に前記嵌合ピン(2a)が挿入される嵌入孔(4c)を
    有するものである ことを特徴とする半導体装置の試験装置。 2)前記嵌合ピン(2a)の少なくとも1個が雄ねじで
    、該嵌合ピン(2a)に対向する前記嵌入孔(4c)が
    雌めじである 請求項1記載の半導体装置の試験装置。
JP2124990A 1990-05-15 1990-05-15 半導体装置の試験装置 Pending JPH0420877A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2124990A JPH0420877A (ja) 1990-05-15 1990-05-15 半導体装置の試験装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2124990A JPH0420877A (ja) 1990-05-15 1990-05-15 半導体装置の試験装置

Publications (1)

Publication Number Publication Date
JPH0420877A true JPH0420877A (ja) 1992-01-24

Family

ID=14899180

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2124990A Pending JPH0420877A (ja) 1990-05-15 1990-05-15 半導体装置の試験装置

Country Status (1)

Country Link
JP (1) JPH0420877A (ja)

Similar Documents

Publication Publication Date Title
US4340860A (en) Integrated circuit carrier package test probe
US6836003B2 (en) Integrated circuit package alignment feature
US5495179A (en) Carrier having interchangeable substrate used for testing of semiconductor dies
US5245277A (en) Clamp for testing used integrated circuit devices
KR950013605B1 (ko) 번인 테스트용 칩 홀딩장치 및 그 제조방법
JPH04234141A (ja) Tabフレームおよびその基板への接続方法
CN115547899A (zh) 一种芯片贴片治具以及芯片贴片工艺
JPH07113840A (ja) 半導体ダイの試験に使用される交換可能な基板を備えたキャリア
JPH0420877A (ja) 半導体装置の試験装置
US5766978A (en) Process for testing an integrated circuit package using an integrated circuit package retainer
US5455518A (en) Test apparatus for integrated circuit die
EP0600604A1 (en) Apparatus and process for bare chip test and burn-in
JP2001338944A (ja) 固定治具、固定治具付配線基板、及び電子部品実装体とその製造方法
JPH072975U (ja) 加熱又は冷却テストに適したプローブカード
JPS6124822B2 (ja)
JPH0629359A (ja) ガイドマスク式プローブ基板
JPH11142437A (ja) プローブカードとその製造方法
WO2018068627A1 (zh) 用于芯片测试和编程的装置及其制造方法
JPS5912615Y2 (ja) プロ−ブカ−ド
JPH06273484A (ja) 半導体素子の検査装置
JPH08274206A (ja) プレモールドパッケージ
KR20050052933A (ko) 반도체 소자 솔더링 방법 및 그를 위한 기판 장치
JPH09329646A (ja) 半導体装置の試験装置
JPH05174926A (ja) 試験用ソケット
JPH03112143A (ja) 半導体素子の試験用ソケット