JPH04209064A - プロセッサ間接続制御装置 - Google Patents
プロセッサ間接続制御装置Info
- Publication number
- JPH04209064A JPH04209064A JP2315363A JP31536390A JPH04209064A JP H04209064 A JPH04209064 A JP H04209064A JP 2315363 A JP2315363 A JP 2315363A JP 31536390 A JP31536390 A JP 31536390A JP H04209064 A JPH04209064 A JP H04209064A
- Authority
- JP
- Japan
- Prior art keywords
- diagnostic
- microprocessor
- processor
- connection circuit
- main
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 claims abstract description 16
- 230000005856 abnormality Effects 0.000 claims abstract description 11
- 230000002159 abnormal effect Effects 0.000 claims description 4
- 238000003745 diagnosis Methods 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Landscapes
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、情報処理装置のプロセッサ間制御装置に関し
、特に、診断プロセッサとメインプロセッサとをもつプ
ロセッサを２台使用した場合、プロセッサ間通信用の接
続回路およびそれを構成する回路の異常時における対策
方式に関する。
、特に、診断プロセッサとメインプロセッサとをもつプ
ロセッサを２台使用した場合、プロセッサ間通信用の接
続回路およびそれを構成する回路の異常時における対策
方式に関する。
従来、この種のプロセッサ間制御方式では、メインプロ
セッサ間で通信を行う場合、直接メインプロセッサ間で
接続されている接続回路だけを使用しており、接続回路
に異常が発生した場合、それ以降のプロセッサ間での通
信は実行しないようになっている。
セッサ間で通信を行う場合、直接メインプロセッサ間で
接続されている接続回路だけを使用しており、接続回路
に異常が発生した場合、それ以降のプロセッサ間での通
信は実行しないようになっている。
上述した従来のメインプロセッサ間で通信を行う時、直
接マイクロプロセッサ間で接続されている接続回路に異
常が発生した場合には、以降のプロセッサ間での通信は
実行できないという欠点がある。
接マイクロプロセッサ間で接続されている接続回路に異
常が発生した場合には、以降のプロセッサ間での通信は
実行できないという欠点がある。
診断制御を行う診断制御マイクロプロセッサと、他装置
の診断プロセッサとの通信制御を行う手段をもつ診断プ
ロセッサ間接続回路からなる診断プロセッサおよび診断
制御マイクロプロセッサと診断パスで接続されていて装
置の主たる機能を実現するマイクロプロセッサと、他装
置のこれに対応するマイクロプロセッサとの通信を行う
手段を持つプロセッサ間接続回路からなるメインマイク
ロプロセッサとで構成されるプロセッサ２組において、
一方のメインマイクロプロセッサと他方のメインマイク
ロプロセッサとの間で通信を行う場合、診断プロセッサ
間接続回路とマイクロプロセッサ間の接続回路が異常、
プロセッサ間の接続回路の異常、あるいはプロセッサ接
続回路間の接続回路異常等が発生した時、診断制御マイ
クロプロセッサとマイクロプロセッサとの間にある診断
パスを介し、診断プロセッサから他方の診断プロセッサ
へ、他方の診断プロセッサから他方のメインマイクロプ
ロセッサへとつながるパスを用いて他方のマイクロプロ
セッサとの通信を可能にしている。
の診断プロセッサとの通信制御を行う手段をもつ診断プ
ロセッサ間接続回路からなる診断プロセッサおよび診断
制御マイクロプロセッサと診断パスで接続されていて装
置の主たる機能を実現するマイクロプロセッサと、他装
置のこれに対応するマイクロプロセッサとの通信を行う
手段を持つプロセッサ間接続回路からなるメインマイク
ロプロセッサとで構成されるプロセッサ２組において、
一方のメインマイクロプロセッサと他方のメインマイク
ロプロセッサとの間で通信を行う場合、診断プロセッサ
間接続回路とマイクロプロセッサ間の接続回路が異常、
プロセッサ間の接続回路の異常、あるいはプロセッサ接
続回路間の接続回路異常等が発生した時、診断制御マイ
クロプロセッサとマイクロプロセッサとの間にある診断
パスを介し、診断プロセッサから他方の診断プロセッサ
へ、他方の診断プロセッサから他方のメインマイクロプ
ロセッサへとつながるパスを用いて他方のマイクロプロ
セッサとの通信を可能にしている。
本発明の実施例について図面に基づいて説明する。
第１図は本発明の一実施例のプロセッサ間接続制御装置
の回路図である。
の回路図である。
第１図において、本実施例のプロセッサ間接続制御装置
１は、各プロセッサ２，３、各診断プロセッサ２１．３
１、各メインプロセッサ２２゜３２、各診断制御マイク
ロプロセッサ２１１゜３１１、各診断プロセッサ間接続
回路２１２，３１２、各プロセッサ間接続回路２２１，
３２１、各マイクロプロセッサ２２２，３２２で構成さ
れている。
１は、各プロセッサ２，３、各診断プロセッサ２１．３
１、各メインプロセッサ２２゜３２、各診断制御マイク
ロプロセッサ２１１゜３１１、各診断プロセッサ間接続
回路２１２，３１２、各プロセッサ間接続回路２２１，
３２１、各マイクロプロセッサ２２２，３２２で構成さ
れている。
メインプロセッサ２２からメインプロセッサ３２へとプ
ロセッサ間通信を実行する際、プロセッサ間接続回路２
２１とマイクロプロセッサ２２２間の接続回路が異常、
プロセッサ間接続回路２２１および３２１の故障、プロ
セッサ間接続回路３２１とマイクロプロセッサ３２２間
の接続回路が異常等が発生し、正常な通信ができながっ
た場合、マイクロプロセッサ２２２がら自身の診断制御
を行っている診断制御マイクロプロセッサ２１１に対し
、診断パス２ａを使用し、その旨を報告する。
ロセッサ間通信を実行する際、プロセッサ間接続回路２
２１とマイクロプロセッサ２２２間の接続回路が異常、
プロセッサ間接続回路２２１および３２１の故障、プロ
セッサ間接続回路３２１とマイクロプロセッサ３２２間
の接続回路が異常等が発生し、正常な通信ができながっ
た場合、マイクロプロセッサ２２２がら自身の診断制御
を行っている診断制御マイクロプロセッサ２１１に対し
、診断パス２ａを使用し、その旨を報告する。
それを受けた診断制御マイクロプロセッサ２１１は、診
断パス２ａを介して、マイクロプロセッサ２２２からの
通信データを受信する。
断パス２ａを介して、マイクロプロセッサ２２２からの
通信データを受信する。
診断制御マイクロプロセッサ２１１は、他方の診断制御
マイクロプロセッサ３１１に対し、診断プロセッサ間接
続回路２１２と診断プロセッサ間接続回路３１２を介し
て、マイクロプロセッサ２２２から受信したデータを送
信する。
マイクロプロセッサ３１１に対し、診断プロセッサ間接
続回路２１２と診断プロセッサ間接続回路３１２を介し
て、マイクロプロセッサ２２２から受信したデータを送
信する。
受信データを受取った診断制御マイクロプロセッサ３１
１は、マイクロプロセッサ３２２に繋がっている診断パ
ス３ａを通じて受信データを送信する。
１は、マイクロプロセッサ３２２に繋がっている診断パ
ス３ａを通じて受信データを送信する。
これによってメインプロセッサ２２とメインプロセッサ
３２との間で通信を実行することが可能になる。
３２との間で通信を実行することが可能になる。
また、メインプロセッサ３２からメインプロセッサ２２
への通信は上記の逆のルートにより行われる。
への通信は上記の逆のルートにより行われる。
以上説明したように本発明によれば、診断プロセッサと
メインプロセッサとを含むプロセッサを２台使用時にお
いて、メインプロセッサ間で通信を行う場合、メインプ
ロセッサ間にある接続回路に異常、もしくは、接続回路
を構成するプロセッサ間接続回路に異常が生じた時、診
断制御マイクロプロセッサとマイクロプロセッサとの間
にある診断パスを介し、正常なパスを用いて、他方のマ
イクロプロセッサとの診断を実行できるという効果があ
る。
メインプロセッサとを含むプロセッサを２台使用時にお
いて、メインプロセッサ間で通信を行う場合、メインプ
ロセッサ間にある接続回路に異常、もしくは、接続回路
を構成するプロセッサ間接続回路に異常が生じた時、診
断制御マイクロプロセッサとマイクロプロセッサとの間
にある診断パスを介し、正常なパスを用いて、他方のマ
イクロプロセッサとの診断を実行できるという効果があ
る。
第１図は本発明の一実施例のプロセッサ間接続制御装置
の回Ｆ＃１図である。 １・・・プロセッサ間接続制御装置、２．３・・・プロ
セッサ、２ａ、３ａ・・・診断パス、２１．３１・・・
診断プロセッサ、２２．３２・・・メインプロセッサ、
２１１，３１１・・・診断制御マイクロプロセッサ、２
１２，３１２・・・診断プロセッサ間接続回路、２２１
，３２１・・・各プロセッサ間接続回路、２２２．３２
２・・・マイクロプロセッサ。
の回Ｆ＃１図である。 １・・・プロセッサ間接続制御装置、２．３・・・プロ
セッサ、２ａ、３ａ・・・診断パス、２１．３１・・・
診断プロセッサ、２２．３２・・・メインプロセッサ、
２１１，３１１・・・診断制御マイクロプロセッサ、２
１２，３１２・・・診断プロセッサ間接続回路、２２１
，３２１・・・各プロセッサ間接続回路、２２２．３２
２・・・マイクロプロセッサ。
Claims (1)
- 【特許請求の範囲】 診断制御を行う診断制御マイクロプロセッサと、他装置
の診断プロセッサとの通信制御を行う手段をもつ診断プ
ロセッサ間接続回路からなる診断プロセッサ、および前
記診断制御マイクロプロセッサと診断パスで接続されて
いて装置の主たる機能を実現するマイクロプロセッサと
、他装置のこれに対応するマイクロプロセッサとの通信
を行う手段を持つプロセッサ間接続回路からなるメイン
マイクロプロセッサとで構成されるプロセッサ２組にお
いて、 一方の前記メインマイクロプロセッサと他方の前記メイ
ンマイクロプロセッサとの間で通信を行う場合、前記診
断プロセッサ間接続回路と前記マイクロプロセッサ間の
接続回路が異常、前記プロセッサ間の接続回路の異常、
あるいは前記プロセッサ接続回路間の接続回路異常等が
発生した時、前記診断制御マイクロプロセッサと前記マ
イクロプロセッサとの間にある前記診断パスを介し、前
記診断プロセッサから他方の前記診断プロセッサへ、他
方の前記診断プロセッサから他方の前記メインマイクロ
プロセッサへとつながるパスを用いて他方の前記マイク
ロプロセッサとの通信を可能にすることを特徴とするプ
ロセッサ間接続制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2315363A JPH04209064A (ja) | 1990-11-20 | 1990-11-20 | プロセッサ間接続制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2315363A JPH04209064A (ja) | 1990-11-20 | 1990-11-20 | プロセッサ間接続制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04209064A true JPH04209064A (ja) | 1992-07-30 |
Family
ID=18064514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2315363A Pending JPH04209064A (ja) | 1990-11-20 | 1990-11-20 | プロセッサ間接続制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04209064A (ja) |
-
1990
- 1990-11-20 JP JP2315363A patent/JPH04209064A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6450150A (en) | Fault tolerant digital data processor with improved input/output controller | |
| JPH04279836A (ja) | 自動車における制御−診断装置用複合計算機システム | |
| JPH04209064A (ja) | プロセッサ間接続制御装置 | |
| JPS5864528A (ja) | 複数マイクロプロセツサのデ−タ転送方式 | |
| JPS60194647A (ja) | デ−タ伝送システム | |
| JPH01274259A (ja) | 汎用インタフェース制御装置 | |
| JPH04138750A (ja) | 通信制御装置診断方式 | |
| JPS5493340A (en) | Duplex processing system | |
| JPS57164346A (en) | Duplex system microcomputer device | |
| JPS5887612A (ja) | 入出力制御診断装置 | |
| JPS644221B2 (ja) | ||
| JPS61234415A (ja) | 基板実装形コンピユ−タユニツト | |
| JPH04138749A (ja) | 通信制御装置診断方式 | |
| JPH02100162A (ja) | 端末装置 | |
| JPH05204873A (ja) | 分散型処理システムにおける処理装置間通信処理方法 | |
| JPS62151943A (ja) | マイクロコンピユ−タのテスト方式 | |
| JPH0573345A (ja) | プロセツサ間接続制御装置 | |
| JPS5814229A (ja) | デ−タ転送装置 | |
| JPH0481938A (ja) | 情報処理システム | |
| JPH01161472A (ja) | マルチプロセツサシステム | |
| JPH01193965A (ja) | 疎結合マルチプロセッサシステムのデータ処理方式 | |
| JPH04205162A (ja) | マルチプロセッサシステム | |
| JPS63288335A (ja) | マルチプロセツサシステム | |
| JPH0283630A (ja) | 汎用処理システム診断方式 | |
| JPS63127361A (ja) | デ−タ処理装置 |