JPH04205162A - マルチプロセッサシステム - Google Patents
マルチプロセッサシステムInfo
- Publication number
- JPH04205162A JPH04205162A JP2336201A JP33620190A JPH04205162A JP H04205162 A JPH04205162 A JP H04205162A JP 2336201 A JP2336201 A JP 2336201A JP 33620190 A JP33620190 A JP 33620190A JP H04205162 A JPH04205162 A JP H04205162A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- self
- diagnosis
- bus
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は複数の自己診断機能を有するプロセッサが共
通バスにより有機的に接続されているマルチプロセッサ
システムに関するものである。
通バスにより有機的に接続されているマルチプロセッサ
システムに関するものである。
第5図は例えば1nte1社発行の1メツセージ・パッ
シング・コブロセッサユーザーズ・マニュアルJP?、
P39及びP97に示された従来のマルチプロセッサシ
ステムに於ける複数のプロセッサの内の1台のプロセッ
サを示すブロック図である。
シング・コブロセッサユーザーズ・マニュアルJP?、
P39及びP97に示された従来のマルチプロセッサシ
ステムに於ける複数のプロセッサの内の1台のプロセッ
サを示すブロック図である。
図に於いて(1)はプロセッサ、(2)は演算処理を司
とるCPU13)はCP U (2)と共通バス(9)
とのI/Fを司とるバスI/F部、(4)はプロセッサ
(1)内のH/Wの自己診断を行う診断用プロセッサ、
(5)は診断用プロセッサ(4)で診断した結果異常を
検出した場合に故障表示を行う表示器。(6)はデータ
バスゲートでバスI/F部(3)と共通バス(9)内の
データバス(7)に接続される。(8)は自己診断機能
号でパス1/F部(3)から直接入出力される信号でオ
ーブンコレクタ出力である。αωは抵抗、αυは電源で
ある。
とるCPU13)はCP U (2)と共通バス(9)
とのI/Fを司とるバスI/F部、(4)はプロセッサ
(1)内のH/Wの自己診断を行う診断用プロセッサ、
(5)は診断用プロセッサ(4)で診断した結果異常を
検出した場合に故障表示を行う表示器。(6)はデータ
バスゲートでバスI/F部(3)と共通バス(9)内の
データバス(7)に接続される。(8)は自己診断機能
号でパス1/F部(3)から直接入出力される信号でオ
ーブンコレクタ出力である。αωは抵抗、αυは電源で
ある。
次に動作について説明する。各プロセッサ(11にリセ
ットか掛かかると、バスI/F部(3)は自動的に自己
診断生信号(8)を自己診断中(’ L レベル)に
する。リセット解除後、診断プロセッサ(4)はプロセ
ッサ(1)のH/W自己診断を開始する。自己診断終了
後、例えばプロセッサ(1)内に異常が無ければ診断用
プロセッサ(4)は、データバスゲート(6)を開ける
と同時に、バスI/F部(3)に対し自己診断中解除命
令を出力する。これを受けたバスI/F部(3)は共通
バス(9)に出力している自己診断生信号(8)を解除
する。尚、自己診断生信号(8)は、全てのプロセッサ
(1)から出力され、共通バス(9)上でORがとられ
、全てのプロセッサ(1)が自己診断生信号(8)を解
除する事により初めて、電源αD及び抵抗00)により
、Hレベルとなる。また、バスI/F部(3)は、該信
号を常時監視し、自己診断中自己診断中信号=’ L
のときはバスのI/F処理を行なわない。
ットか掛かかると、バスI/F部(3)は自動的に自己
診断生信号(8)を自己診断中(’ L レベル)に
する。リセット解除後、診断プロセッサ(4)はプロセ
ッサ(1)のH/W自己診断を開始する。自己診断終了
後、例えばプロセッサ(1)内に異常が無ければ診断用
プロセッサ(4)は、データバスゲート(6)を開ける
と同時に、バスI/F部(3)に対し自己診断中解除命
令を出力する。これを受けたバスI/F部(3)は共通
バス(9)に出力している自己診断生信号(8)を解除
する。尚、自己診断生信号(8)は、全てのプロセッサ
(1)から出力され、共通バス(9)上でORがとられ
、全てのプロセッサ(1)が自己診断生信号(8)を解
除する事により初めて、電源αD及び抵抗00)により
、Hレベルとなる。また、バスI/F部(3)は、該信
号を常時監視し、自己診断中自己診断中信号=’ L
のときはバスのI/F処理を行なわない。
一方、自己診断て異常か検出された場合、診断プロセッ
サ(4)は、表示器(5)にて故障表示を行い、データ
バスケート(6)を閉して自己診断中解除命令は出力し
ない。これにより、自己診断終了後(8)は永久的に解
除されず、全プロセッサ(1)内のノ\ス1/F部(3
)は動作せず、システムか停止する。
サ(4)は、表示器(5)にて故障表示を行い、データ
バスケート(6)を閉して自己診断中解除命令は出力し
ない。これにより、自己診断終了後(8)は永久的に解
除されず、全プロセッサ(1)内のノ\ス1/F部(3
)は動作せず、システムか停止する。
従来のマルチプロセッサシステムは以上の様に構成され
ているので、1つのプロセッサに自己診断の結果異常か
発生ずると全てのプロセッサか以降の処理か出来ず、シ
ステム全体か停止してしまうという課題があった。
ているので、1つのプロセッサに自己診断の結果異常か
発生ずると全てのプロセッサか以降の処理か出来ず、シ
ステム全体か停止してしまうという課題があった。
この発明は上記のような課題を解決するためになされた
もので、プロセッサに異常か発生した場合は設定により
システム全体を停止させる事も残りのプロセッサで以降
の処理を継続することもてきるマルチプロセッサシステ
ムを得ることを目的とする。
もので、プロセッサに異常か発生した場合は設定により
システム全体を停止させる事も残りのプロセッサで以降
の処理を継続することもてきるマルチプロセッサシステ
ムを得ることを目的とする。
この発明に係るマルチプロセッサシステムは、共通バス
により結合された複数のプロセッサのそれぞれに、自己
診断機能により自プロセッサの異常が検出された場合に
該自プロセッサをシステムから切り放すか、あるいはシ
ステム全体を停止させるかを設定する設定手段を設けた
ものである。
により結合された複数のプロセッサのそれぞれに、自己
診断機能により自プロセッサの異常が検出された場合に
該自プロセッサをシステムから切り放すか、あるいはシ
ステム全体を停止させるかを設定する設定手段を設けた
ものである。
この発明におけるマルチプロセッサシステムは、自己診
断機能により自プロセッサの異常が検出された場合に該
自プロセッサをシステムから切り放すか、あるいはシス
テム全体を停止させるかが設定手段に設定されており、
異常の発生したプロセッサの設定手段の設定にもとづき
、残りの正常なプロセッサで以降の処理を継続するか、
あるいはシステム全体が停止するかが決定され実行され
る。
断機能により自プロセッサの異常が検出された場合に該
自プロセッサをシステムから切り放すか、あるいはシス
テム全体を停止させるかが設定手段に設定されており、
異常の発生したプロセッサの設定手段の設定にもとづき
、残りの正常なプロセッサで以降の処理を継続するか、
あるいはシステム全体が停止するかが決定され実行され
る。
以下、この発明の一実施例を図について説明する。第1
図において、(1)〜αυについては従来のものと同一
なのでその説明を省く。
図において、(1)〜αυについては従来のものと同一
なのでその説明を省く。
(21)は自己診断信号ゲートで、共通バス(9)上の
自己診断生信号(8)とバスI/F部(3)間のゲート
を司どる。(22)はゲート制御部で、診断プロセッサ
(4)及び設定回路(23)の情報により、自己診断信
号ゲート(21)の制御を行なう。(23)は設定回路
で自己診断異常によりそれ以降の処理を継続するか否か
を決定する情報が格納されている。
自己診断生信号(8)とバスI/F部(3)間のゲート
を司どる。(22)はゲート制御部で、診断プロセッサ
(4)及び設定回路(23)の情報により、自己診断信
号ゲート(21)の制御を行なう。(23)は設定回路
で自己診断異常によりそれ以降の処理を継続するか否か
を決定する情報が格納されている。
次いて動作について第2図のフローチャートに沿って説
明する。尚、自己診断に異常か発生しない場合に関して
は従来技術と同一なので説明を省略する。
明する。尚、自己診断に異常か発生しない場合に関して
は従来技術と同一なので説明を省略する。
ステップ!03において診断プロセッサ(4)により実
施された自己診断に於いて、異常か検出された場合診断
プロセッサ(4)は表示器(5)にて故障表示を行ない
、データバスゲート(6)を閉じる。(ステップ105
)。さらに診断プロセッサ(4)はゲート制御部(22
)に、異常情報を出力する。これを受けたゲート制御部
(22)は1、設定回路(23)にシステム構築時にあ
らかじめ設定されている情報を判別しくステップ106
)、処理継続の場合は、自己診断生信号ゲ−) (21
)を閉じる(ステップ108)。これによりバスI/F
部(3)が自己診断生信号(’L レベルを出力)を
解除しなくても、異常の発生したプロセッサが共通バス
(9)上から切り放されるため、他のプロセッサ(1)
か正常ならば、共通バス(9)上の自己診断中信号(8
)は、電源0D及び抵抗αωによりプルアップされるの
で、解除された状!!3(Hレベル)になり、他のプロ
セッサ(1)による以降の処理は可能である。
施された自己診断に於いて、異常か検出された場合診断
プロセッサ(4)は表示器(5)にて故障表示を行ない
、データバスゲート(6)を閉じる。(ステップ105
)。さらに診断プロセッサ(4)はゲート制御部(22
)に、異常情報を出力する。これを受けたゲート制御部
(22)は1、設定回路(23)にシステム構築時にあ
らかじめ設定されている情報を判別しくステップ106
)、処理継続の場合は、自己診断生信号ゲ−) (21
)を閉じる(ステップ108)。これによりバスI/F
部(3)が自己診断生信号(’L レベルを出力)を
解除しなくても、異常の発生したプロセッサが共通バス
(9)上から切り放されるため、他のプロセッサ(1)
か正常ならば、共通バス(9)上の自己診断中信号(8
)は、電源0D及び抵抗αωによりプルアップされるの
で、解除された状!!3(Hレベル)になり、他のプロ
セッサ(1)による以降の処理は可能である。
また、ステップ106において処理停止の場合、ゲート
制御部(22)は自己診断中信号ゲート(21)を開放
のままとしておく。これにより従来技術と同様、システ
ムを停止させる事か可能である(ステップ107)。
制御部(22)は自己診断中信号ゲート(21)を開放
のままとしておく。これにより従来技術と同様、システ
ムを停止させる事か可能である(ステップ107)。
尚、上記実施例では診断プロセッサ(4)から自己診断
異常情報か出力され、処理継続の場合のみゲート制御部
(22)が自己診断中信号ゲート(21)を閉じるとい
う構成としたが、第3図の様な構成として自己診断結果
に関係なく自己診断に要する時間より大きく設定された
タイマー(24)のカウントUP情報及び設定回路(2
3)の情報のみて自己診断中信号ゲート(21)を閉じ
る様にしてもよく、これにより、診断プロセッサ(4)
自身か故障した場合でも同様の効果が得られる。
異常情報か出力され、処理継続の場合のみゲート制御部
(22)が自己診断中信号ゲート(21)を閉じるとい
う構成としたが、第3図の様な構成として自己診断結果
に関係なく自己診断に要する時間より大きく設定された
タイマー(24)のカウントUP情報及び設定回路(2
3)の情報のみて自己診断中信号ゲート(21)を閉じ
る様にしてもよく、これにより、診断プロセッサ(4)
自身か故障した場合でも同様の効果が得られる。
また、設定回路(23)の情報はシステム構築時にあら
かしめ設定するとしたか、第4図に示す様な構成として
通信回路(25)を用いてターミナル(26)よりダイ
ナミックに設定てきる様にしてもよく、これによりシス
テム管理者が故障プロセッサ(1)の数量、種類等によ
りシステム継続、停止の判断が出来る様になる。
かしめ設定するとしたか、第4図に示す様な構成として
通信回路(25)を用いてターミナル(26)よりダイ
ナミックに設定てきる様にしてもよく、これによりシス
テム管理者が故障プロセッサ(1)の数量、種類等によ
りシステム継続、停止の判断が出来る様になる。
以上のようにこの発明によれば複数のプロセッサの内の
いずれかのプロセッサに異常が発生しても設定によりシ
ステム停止、継続の選択が出来るので、システムを有効
に利用することが出来ると共に、各プロセッサ毎に該設
定が出来るので特定プロセッサに異常が発生した場合の
みシステム停止とでき、システムがフレキシブルに構成
できるものが得られる効果がある。
いずれかのプロセッサに異常が発生しても設定によりシ
ステム停止、継続の選択が出来るので、システムを有効
に利用することが出来ると共に、各プロセッサ毎に該設
定が出来るので特定プロセッサに異常が発生した場合の
みシステム停止とでき、システムがフレキシブルに構成
できるものが得られる効果がある。
第1図はこの発明の一実施例によるマルチプロセッサシ
ステムを示すブロック図、第2図は第1図の実施例の動
作を示すフローチャート、第3図、第4図はこの発明の
他の実施例によるプロセッサ部分を示すブロック図、第
5図は従来のマルチプロセッサシステムを示すブロック
図である。図に於いて、(1)はプロセッサ、(4)は
診断プロセッサ、(5)は表示器、(7)はデータバス
、(8)は自己診断中信号、(9)は共通バス、(21
)は自己診断中信号ゲート、(22)はゲート制御部、
(23)は設定回路、(24)はタイマー、(25)は
通信回路である。 なお、図中、同一符号は同一、又は相当部分を示す。
ステムを示すブロック図、第2図は第1図の実施例の動
作を示すフローチャート、第3図、第4図はこの発明の
他の実施例によるプロセッサ部分を示すブロック図、第
5図は従来のマルチプロセッサシステムを示すブロック
図である。図に於いて、(1)はプロセッサ、(4)は
診断プロセッサ、(5)は表示器、(7)はデータバス
、(8)は自己診断中信号、(9)は共通バス、(21
)は自己診断中信号ゲート、(22)はゲート制御部、
(23)は設定回路、(24)はタイマー、(25)は
通信回路である。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (2)
- (1)自己診断機能を有する複数のプロセッサを共通バ
スにより結合したマルチプロセッサシステムにおいて、
上記自己診断機能により自プロセッサの異常が検出され
た場合に該プロセッサをシステムから切り放すか、ある
いはシステム全体を停止させるかを設定する設定手段を
上記それぞれのプロセッサに設けたことを特徴とするマ
ルチプロセッサシステム。 - (2)自己診断機能を有する複数のプロセッサを共通バ
スにより結合したマルチプロセッサシステムにおいて、
上記自己診断機能による自己診断に要する時間よりも長
い時間を設定したタイマーを設け、該タイマーのセット
アップ出力により該プロセッサをシステムから切り放す
ことを特徴とするマルチプロセッサシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2336201A JPH04205162A (ja) | 1990-11-29 | 1990-11-29 | マルチプロセッサシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2336201A JPH04205162A (ja) | 1990-11-29 | 1990-11-29 | マルチプロセッサシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04205162A true JPH04205162A (ja) | 1992-07-27 |
Family
ID=18296684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2336201A Pending JPH04205162A (ja) | 1990-11-29 | 1990-11-29 | マルチプロセッサシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04205162A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08161279A (ja) * | 1994-12-08 | 1996-06-21 | Nec Corp | マルチプロセッサシステム |
-
1990
- 1990-11-29 JP JP2336201A patent/JPH04205162A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08161279A (ja) * | 1994-12-08 | 1996-06-21 | Nec Corp | マルチプロセッサシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2290891B (en) | Multiprocessor system | |
| JPH04205162A (ja) | マルチプロセッサシステム | |
| KR950008089B1 (ko) | 마이컴의 프로그램 폭주 처리방법 및 장치 | |
| JPS60134942A (ja) | 異常状態におけるバツクアツプシステム | |
| JPH04105151A (ja) | 入出力制御装置 | |
| JPS6224354A (ja) | デユプレツクス計算機システム | |
| JP2749994B2 (ja) | 数値制御装置 | |
| JPS58211268A (ja) | 多重プロセツサシステム | |
| JPS60189037A (ja) | プログラマブルコントロ−ラの特殊ユニツト | |
| JPH02126350A (ja) | 端末周辺装置の監視方式 | |
| JPH01245322A (ja) | マイクロプロセッサの停電制御回路 | |
| JPS5936306B2 (ja) | 計算機システムの診断方式 | |
| JPH0679298B2 (ja) | マルチドロツプ・シリアルバス用伝送ユニツトの異常監視回路 | |
| JPS62123531A (ja) | Cpu監視装置 | |
| JP2610670B2 (ja) | 試験装置 | |
| JPS57111621A (en) | Bus monitoring system | |
| JPS61182107A (ja) | デイジタル制御装置 | |
| JPH03109665A (ja) | マイクロコンピュータ装置 | |
| JPH02287836A (ja) | 2重化アラームコントロール方式 | |
| JPH02118738A (ja) | 二重化制御システムの異常レベルによる切換方式 | |
| JPH0540510A (ja) | 制御装置 | |
| JPS6038951A (ja) | 通信処理装置 | |
| JPS63310047A (ja) | 入出力装置の異常検出方式 | |
| JPS6038952A (ja) | 通信処理装置 | |
| JPH11175104A (ja) | 分散型制御装置 |