JPH0283630A - 汎用処理システム診断方式 - Google Patents
汎用処理システム診断方式Info
- Publication number
- JPH0283630A JPH0283630A JP63237204A JP23720488A JPH0283630A JP H0283630 A JPH0283630 A JP H0283630A JP 63237204 A JP63237204 A JP 63237204A JP 23720488 A JP23720488 A JP 23720488A JP H0283630 A JPH0283630 A JP H0283630A
- Authority
- JP
- Japan
- Prior art keywords
- diagnostic
- central
- processor
- diagnosing
- processing system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims description 10
- 238000002405 diagnostic procedure Methods 0.000 claims description 9
- 238000003745 diagnosis Methods 0.000 abstract description 9
- 230000004044 response Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 1
- CGIGDMFJXJATDK-UHFFFAOYSA-N indomethacin Chemical compound CC1=C(CC(O)=O)C2=CC(OC)=CC=C2N1C(=O)C1=CC=C(Cl)C=C1 CGIGDMFJXJATDK-UHFFFAOYSA-N 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
Landscapes
- Hardware Redundancy (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は汎用システムの診断方式に関し、二重システム
の診断処理方式の改良に関する。
の診断処理方式の改良に関する。
(従来の技術)
従来、汎用処理システムの診断方式は中央処理装置のソ
フトウェアにより制御されていた。
フトウェアにより制御されていた。
第2図は、従来技術による二重化汎用処理システムの一
例を示すブロック図である。
例を示すブロック図である。
第2図において、201,202はそれぞれ第1および
第2の中央処理系、205,206はそれぞれ中央制御
装置、207.208はそれぞれメモリ装置1.209
,210はそれぞれパス変換アダプタ、211,212
はそれぞれメインパス、213.214はそれぞれ入出
力系パス、215は磁気ディスク制御装置、216は入
出力端末制御装置、217は磁気テープ制御装置、21
8は通信制御装置である。
第2の中央処理系、205,206はそれぞれ中央制御
装置、207.208はそれぞれメモリ装置1.209
,210はそれぞれパス変換アダプタ、211,212
はそれぞれメインパス、213.214はそれぞれ入出
力系パス、215は磁気ディスク制御装置、216は入
出力端末制御装置、217は磁気テープ制御装置、21
8は通信制御装置である。
第1の中央処理系201は中央制御装置205と、メモ
リ装置207と、パス変換アダプタ209と、メインパ
ス211とを具備して構成したものである。
リ装置207と、パス変換アダプタ209と、メインパ
ス211とを具備して構成したものである。
第2の中央処理系202は中央制御装置206と、メモ
リ装置208と、パス変換アダプタ210と、メインパ
ス212とを具備して構成したものである。
リ装置208と、パス変換アダプタ210と、メインパ
ス212とを具備して構成したものである。
第1の中央処理系201において、中央制御装置205
をアクティブにすると、診断処理に際して中央制御装[
1205は診断プログラムを磁気ディスク装置よりメモ
リ装置207ヘロードするため、磁気ディスク制御装置
215にメモリ転送起動をかけ、磁気ディスク装置内の
プログラムをメモリ装[207へ転送する。
をアクティブにすると、診断処理に際して中央制御装[
1205は診断プログラムを磁気ディスク装置よりメモ
リ装置207ヘロードするため、磁気ディスク制御装置
215にメモリ転送起動をかけ、磁気ディスク装置内の
プログラムをメモリ装[207へ転送する。
メモリ装置207ヘプログラムを転送した後、中央制御
装[205は診断処理を開始する。
装[205は診断処理を開始する。
(発明が解決しようとする課題)
上述した従来のシステムでは、診断時にディスク装置に
格納されている診断プログラムをメモリ装置に転送して
から実行しているので、その動作時間が必要になり、処
理速度が低下するという欠点がある。
格納されている診断プログラムをメモリ装置に転送して
から実行しているので、その動作時間が必要になり、処
理速度が低下するという欠点がある。
また、中央処理装置はすべての処理を実行するので、診
断実行中は処理能力が劣るという欠点がある。いっぽう
、診断プログラムはシステムソフトウェア<os>m造
の一部となっているので、診断プログラムはシステムソ
フトウェア(O8)の制約を受け、さらにソフトウェア
全体も複雑になるため、共有化することは困難であると
いう欠点がある。
断実行中は処理能力が劣るという欠点がある。いっぽう
、診断プログラムはシステムソフトウェア<os>m造
の一部となっているので、診断プログラムはシステムソ
フトウェア(O8)の制約を受け、さらにソフトウェア
全体も複雑になるため、共有化することは困難であると
いう欠点がある。
本発明の目的は、診断を実行するプロセサ、診断制御プ
ログラムを格納するROM、データを格納するRAM、
および他装置とのインターフェースを行うインターフェ
ース回路より成る診断装置を一対の中央処理系のそれぞ
れに設け、相互の系を接続することにより上記欠点を除
去し、診断時の性能ならひに運用性を向上できるように
構成した汎用処理システム診断方式を提供することにあ
る。
ログラムを格納するROM、データを格納するRAM、
および他装置とのインターフェースを行うインターフェ
ース回路より成る診断装置を一対の中央処理系のそれぞ
れに設け、相互の系を接続することにより上記欠点を除
去し、診断時の性能ならひに運用性を向上できるように
構成した汎用処理システム診断方式を提供することにあ
る。
(課題を解決するための手段)
本発明による汎用処理システム診断方式は中央制御装置
、診断装置、メモリ装置、ならびにパス変換アダプタよ
り成る中央処理装置を二重化し、上記一対の診断装置の
間を相互に接続して構成したものである。上記構成にお
いて、各診断装置はプロセサと、ROMと、RAMと、
インターフェース回路とを具備して構成したものである
。
、診断装置、メモリ装置、ならびにパス変換アダプタよ
り成る中央処理装置を二重化し、上記一対の診断装置の
間を相互に接続して構成したものである。上記構成にお
いて、各診断装置はプロセサと、ROMと、RAMと、
インターフェース回路とを具備して構成したものである
。
プロセサは診断動作を制御するためのものであり、RO
Mは診断動作の制御プログラムを格納するためのもので
あり、RAMはデータエリアを確保するためのものであ
る。
Mは診断動作の制御プログラムを格納するためのもので
あり、RAMはデータエリアを確保するためのものであ
る。
インターフェース回路は、他装置とのmlのインターフ
ェースを実行するためのものである。
ェースを実行するためのものである。
(実施例)
次に、本発明について図面を参照して説明する。
第1図は本発明による汎用処理システム診断方式の一実
施例を示すブロック図であり、第2図に示す2!!化汎
用処理システムにおける診断方式を改良したものである
。
施例を示すブロック図であり、第2図に示す2!!化汎
用処理システムにおける診断方式を改良したものである
。
第1図において、101,102はそれぞれ第1および
第2の中央処理装置、103,104はそれぞれ診断装
置、105,106はそれぞれ中央制御装置、107,
108はそれぞれメモリ装置、109,110はそれぞ
れパス変換アダプタ、111,112はそれぞれメイン
パス、113,114はそれぞれ入出力系パス、115
は磁気ディスク制御装置、116は入出力端末制御装置
、117は磁気テープ制御装置、118は通信制御装置
、1031.1041はそれぞれプロセサ、1032.
1042はそれぞれROM11033.1043はそれ
ぞiL几AM、1034’、1044はそれぞれインタ
ーフェース回路である。
第2の中央処理装置、103,104はそれぞれ診断装
置、105,106はそれぞれ中央制御装置、107,
108はそれぞれメモリ装置、109,110はそれぞ
れパス変換アダプタ、111,112はそれぞれメイン
パス、113,114はそれぞれ入出力系パス、115
は磁気ディスク制御装置、116は入出力端末制御装置
、117は磁気テープ制御装置、118は通信制御装置
、1031.1041はそれぞれプロセサ、1032.
1042はそれぞれROM11033.1043はそれ
ぞiL几AM、1034’、1044はそれぞれインタ
ーフェース回路である。
第1の中央@理装置101は診断装置103と、中央制
御装[105と、メモリ装置107と、パス変換アダプ
タ109とを具備しC構成したものである。診断装置1
03は診断動作を制御するためのプロセサ1031と、
乙耐1υ1j御プログラムを格納しておくためのROM
1032と、データを格納するためのROM1032と
、他装置に対するインターフェースを実行するためのイ
/ターフエース−路1034とを具備して構成したもの
である。
御装[105と、メモリ装置107と、パス変換アダプ
タ109とを具備しC構成したものである。診断装置1
03は診断動作を制御するためのプロセサ1031と、
乙耐1υ1j御プログラムを格納しておくためのROM
1032と、データを格納するためのROM1032と
、他装置に対するインターフェースを実行するためのイ
/ターフエース−路1034とを具備して構成したもの
である。
第2の中央処理装置102は診断装置104と、中央制
御装置106と、メモリ装置f!108と、パス変換ア
ダプタ110とを具備して構成したものである。診断装
置104は診断動作を制御するためのプロセサ1041
と、診断制御ププログラムを格納しておくためのROM
1042と、データを格納するためのFLAM1043
と、他装置に対するインターフェースを実行するための
インターフェース回路1044とを具備して構成したも
のである。
御装置106と、メモリ装置f!108と、パス変換ア
ダプタ110とを具備して構成したものである。診断装
置104は診断動作を制御するためのプロセサ1041
と、診断制御ププログラムを格納しておくためのROM
1042と、データを格納するためのFLAM1043
と、他装置に対するインターフェースを実行するための
インターフェース回路1044とを具備して構成したも
のである。
診断処理を実施する場合、第1の中央制御装置105を
アクティブにすると、中央制御装置105は診断装置1
t103に対して診断処理を起動する。診断装置103
においては、上記起動をもとにしてROM1032内の
プログラムに従い、アクティブ/スタンドバイの切換え
の有無に関する情報を中央制御装置105からインター
フェース回路1034を介して受傷するか、あるいは自
身のプロセサ1031およびRAM1033によって判
断し、直ちに診断処理を開始する。
アクティブにすると、中央制御装置105は診断装置1
t103に対して診断処理を起動する。診断装置103
においては、上記起動をもとにしてROM1032内の
プログラムに従い、アクティブ/スタンドバイの切換え
の有無に関する情報を中央制御装置105からインター
フェース回路1034を介して受傷するか、あるいは自
身のプロセサ1031およびRAM1033によって判
断し、直ちに診断処理を開始する。
診断装置103では、プロセサ1031からインターフ
ェース回路1034を介して診断対象装置に対して各種
のオーク“を送り、その応答により障害の有無を判断し
、中央制御装置105に結果を報告する。このとき、中
央制御装置106、メモリ装ft108、パス変換アダ
プタ110、メインパス112、あるいは入出力系パス
114などの第2の中央処理装置の系統を診断する場合
には、診断装置103は診断装置104に起動をかける
。これによって、診断装置104は診断処理を実行し、
結果を診断装置103から中央制御装置105へ報告す
る。
ェース回路1034を介して診断対象装置に対して各種
のオーク“を送り、その応答により障害の有無を判断し
、中央制御装置105に結果を報告する。このとき、中
央制御装置106、メモリ装ft108、パス変換アダ
プタ110、メインパス112、あるいは入出力系パス
114などの第2の中央処理装置の系統を診断する場合
には、診断装置103は診断装置104に起動をかける
。これによって、診断装置104は診断処理を実行し、
結果を診断装置103から中央制御装置105へ報告す
る。
(発明の効果)
以上説明したように本発明は、汎用処理システムに診断
装置を備えて診断動作のみを分担させることにより、診
断処理の高速化、中央処理装置の処理能力の向上、ユー
ザのメモリ使用可能領域の広域化、およびシステムソフ
トウェア構造の簡略化などが達成できるという効果があ
る。
装置を備えて診断動作のみを分担させることにより、診
断処理の高速化、中央処理装置の処理能力の向上、ユー
ザのメモリ使用可能領域の広域化、およびシステムソフ
トウェア構造の簡略化などが達成できるという効果があ
る。
第1図は、本発明による汎用処理システム診断方式の一
実施例を示すブロック図である。 第2図は、従来技術による汎用処理システムの一例を示
すブロック図である。 101.102,201.202・・・中央処理装置1
03.104・・・診断装置 105.106,205,206・・・中央制御装置1
07.108.207.208・・・メモリ装置109
.110.209.210・・・パス変換アダフタ 111.112,211.212・・・メインパス11
3.114,213,214・・・入出力系パス115
.215・・・磁気ディスク制御装置116.216・
・・入出力端末制御装置117.217・・・磁気テー
プ制御装置118.218・・・通信制御装置 1031.1041・・・プロセサ 1032.1042・・・ROM 1033.1043・・・RAM
実施例を示すブロック図である。 第2図は、従来技術による汎用処理システムの一例を示
すブロック図である。 101.102,201.202・・・中央処理装置1
03.104・・・診断装置 105.106,205,206・・・中央制御装置1
07.108.207.208・・・メモリ装置109
.110.209.210・・・パス変換アダフタ 111.112,211.212・・・メインパス11
3.114,213,214・・・入出力系パス115
.215・・・磁気ディスク制御装置116.216・
・・入出力端末制御装置117.217・・・磁気テー
プ制御装置118.218・・・通信制御装置 1031.1041・・・プロセサ 1032.1042・・・ROM 1033.1043・・・RAM
Claims (1)
- 中央制御装置診断装置、メモリ装置、ならびにパス変換
アダプタより成る中央処理装置を二重化し、前記一対の
診断装置の間を相互に接続して構成した汎用処理システ
ムの診断方式であって、前記各中央処理装置の診断装置
は診断動作を制御するためのプロセサと、前記診断動作
の制御プログラムを格納するためのROMと、データエ
リアを確保するためのRAMと、他装置との間のインタ
ーフェースを実行するためのインターフェース回路とを
具備して構成したことを特徴とする汎用処理システム診
断方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63237204A JPH0283630A (ja) | 1988-09-20 | 1988-09-20 | 汎用処理システム診断方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63237204A JPH0283630A (ja) | 1988-09-20 | 1988-09-20 | 汎用処理システム診断方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0283630A true JPH0283630A (ja) | 1990-03-23 |
Family
ID=17011919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63237204A Pending JPH0283630A (ja) | 1988-09-20 | 1988-09-20 | 汎用処理システム診断方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0283630A (ja) |
-
1988
- 1988-09-20 JP JP63237204A patent/JPH0283630A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4684885A (en) | Arrangement for on-line diagnostic testing of an off-line standby processor in a duplicated processor configuration | |
| JP2886856B2 (ja) | 二重化バス接続方式 | |
| JPH0283630A (ja) | 汎用処理システム診断方式 | |
| JPH06510895A (ja) | 故障許容通信システム・コントローラ | |
| JPH0520104A (ja) | 仮想クラスタ間通信処理装置 | |
| JPS6240565A (ja) | メモリ制御方式 | |
| JPS6027421B2 (ja) | マルチシステムの監視・制御方式 | |
| JP2985188B2 (ja) | 二重化計算機システム | |
| JPS60134352A (ja) | 二重化バス制御装置 | |
| JPS638500B2 (ja) | ||
| JPS6113627B2 (ja) | ||
| JPH05204878A (ja) | インタフェース制御システム | |
| JPS61143858A (ja) | 複数のオペレ−テイングシステムの下におけるフアイルの共用方法 | |
| JP2707308B2 (ja) | 多目的プロセッサおよび多目的プロセッサを備えたデータ処理システム | |
| JPS61271555A (ja) | ダイレクトメモリアクセス転送方式 | |
| JPH06169323A (ja) | パケット交換モジュールの現用/予備切り替え処理方式 | |
| JPH0228866A (ja) | ログイン切替え方式 | |
| CA1269141A (en) | Task synchronization arrangement and method for remote duplex processors | |
| JPH08320842A (ja) | データ転送制御システム | |
| JPH03134783A (ja) | シングルチップマイクロコンピュータ | |
| JPS62160540A (ja) | 二重化情報処理装置 | |
| JPS60136853A (ja) | デ−タ転送方式 | |
| JPH05204873A (ja) | 分散型処理システムにおける処理装置間通信処理方法 | |
| JPH01196638A (ja) | 二重化構成のデータ処理システム | |
| JPS62221741A (ja) | システム試験方式 |