JPH04211133A - 半導体デバイス - Google Patents
半導体デバイスInfo
- Publication number
- JPH04211133A JPH04211133A JP3044518A JP4451891A JPH04211133A JP H04211133 A JPH04211133 A JP H04211133A JP 3044518 A JP3044518 A JP 3044518A JP 4451891 A JP4451891 A JP 4451891A JP H04211133 A JPH04211133 A JP H04211133A
- Authority
- JP
- Japan
- Prior art keywords
- region
- junction
- active device
- device region
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 28
- 238000001465 metallisation Methods 0.000 claims description 13
- 230000015556 catabolic process Effects 0.000 claims description 10
- 230000005684 electric field Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 206010034972 Photosensitivity reaction Diseases 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000036211 photosensitivity Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 210000001520 comb Anatomy 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
- H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]
- H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
- H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
- H10F30/21—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation
- H10F30/24—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only two potential barriers, e.g. bipolar phototransistors
- H10F30/245—Bipolar phototransistors
Landscapes
- Bipolar Transistors (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、デバイスの動作の少な
くとも１つのモードにおいて逆バイアスの下で作動され
る少なくとも１つの接合部を有する、バイポーラトラン
ジスタのような半導体デバイスに関するものである。 ［０００２］
くとも１つのモードにおいて逆バイアスの下で作動され
る少なくとも１つの接合部を有する、バイポーラトラン
ジスタのような半導体デバイスに関するものである。 ［０００２］
【従来の技術】欧州特許公開公報第１２４１３９号には
、一方の主表面に隣接した一方の導電形の部分を有する
半導体と、前記の一方の主表面で終わり且つデバイスの
動作の少なくとも１つのモードにおいて逆バイアスされ
る第１ｐｎ接合部を前記の部分を形成する第１活性デバ
イス領域と、この第１活性デバイス領域内に設けられ、
前記の一方の主表面で終わる第２ｐｎ接合部を前記の第
１活性デバイス領域を形成する第２活性デバイス領域と
、前記の部分内に前記の主表面に隣接して存し、第１ｐ
ｎ接合の逆ブレークダウン電圧を増すためにデバイスの
動作の１つのモードにおいて該第１ｐｎ接合の空乏領域
のひろがり内にあるようにこの第１ｐｎ接合を取囲み且
つこれより離間されて位置する反対導電形の１つまたは
それ以上の別領域とを有する半導体デバイスが記載され
ている。 ［０００３］前記の欧州特許公開公報に記載されている
ように、この半導体デバイスは縦形デバイスとすること
ができ、例えば、少なくともコレクタ領域の部分を形成
する前記の部分と、夫々トランジスタのベースおよびエ
ミッタ領域を形成する第１および第２活性デバイス領域
とを有する縦形バイポーラトランジスタを有することが
できる。このデバイスの動作時、別領域は、デバイスの
動作の少なくとも１つのモードの間表面電界を減少する
ように第１ｐｎ接合部の空乏層を縦方向にひろげるよう
に働き、これにより第１ｐｎ接合部のブレークダウン電
圧を増す。けれども、この別領域は、前記の部分と第１
活性デバイス領域間の容量すなわちベース−コレクタ容
量を増す。 ［０００４］
、一方の主表面に隣接した一方の導電形の部分を有する
半導体と、前記の一方の主表面で終わり且つデバイスの
動作の少なくとも１つのモードにおいて逆バイアスされ
る第１ｐｎ接合部を前記の部分を形成する第１活性デバ
イス領域と、この第１活性デバイス領域内に設けられ、
前記の一方の主表面で終わる第２ｐｎ接合部を前記の第
１活性デバイス領域を形成する第２活性デバイス領域と
、前記の部分内に前記の主表面に隣接して存し、第１ｐ
ｎ接合の逆ブレークダウン電圧を増すためにデバイスの
動作の１つのモードにおいて該第１ｐｎ接合の空乏領域
のひろがり内にあるようにこの第１ｐｎ接合を取囲み且
つこれより離間されて位置する反対導電形の１つまたは
それ以上の別領域とを有する半導体デバイスが記載され
ている。 ［０００３］前記の欧州特許公開公報に記載されている
ように、この半導体デバイスは縦形デバイスとすること
ができ、例えば、少なくともコレクタ領域の部分を形成
する前記の部分と、夫々トランジスタのベースおよびエ
ミッタ領域を形成する第１および第２活性デバイス領域
とを有する縦形バイポーラトランジスタを有することが
できる。このデバイスの動作時、別領域は、デバイスの
動作の少なくとも１つのモードの間表面電界を減少する
ように第１ｐｎ接合部の空乏層を縦方向にひろげるよう
に働き、これにより第１ｐｎ接合部のブレークダウン電
圧を増す。けれども、この別領域は、前記の部分と第１
活性デバイス領域間の容量すなわちベース−コレクタ容
量を増す。 ［０００４］
【発明が解決しようとする課題】本発明の目的は、別領
域が第１ｐｎ接合部のブレークダウン電圧を増すために
設けられ、バイポーラトランジスタの場合、高められた
スイッチング速度と高周波ゲインを有することのできる
半導体デバイスを供することにある。 ［０００５］
域が第１ｐｎ接合部のブレークダウン電圧を増すために
設けられ、バイポーラトランジスタの場合、高められた
スイッチング速度と高周波ゲインを有することのできる
半導体デバイスを供することにある。 ［０００５］
【課題を解決するための手段】上記の目的を達成するた
めに、本発明は、一方の主表面に隣接した一方の導電形
と、前記の一方の主表面で終わり且つデバイスの動作の
少なくとも１つのモードにおいて逆バイアスされる第１
ｐｎ接合部を前記の部分を形成す第１活性デバイス領域
と、この第１喝采デバイス領域内に設けられ、前記の一
方の主表面で終わる第２ｐｎ接合部を前記の第１活性デ
バイス領域を形成する第２活性デバイス領域と、前記の
部分内に前記の主表面に隣接して存し、第１ｐｎ接合の
逆ブレークダウン電圧を増すためにデバイスの動作の１
つのモードにおいて該第１ｐｎ接合の空乏領域のひろが
り内にあるようにこの第１ｐｎ接合を取囲み且つこれよ
り離間されて位置する反対導電形の１つまたはそれ以上
の別領域とを有する半導体デバイスにおいて、反対導電
形の付加領域が、前記の部分内において、第１ｐｎ接合
部と別領域または複数の別領域の内側の１つとの間にこ
れ等と離間して設けられ、前記の付加領域と第２ｐｎ接
合部の間に電気接続部が設けられたことを特徴とするも
のである。 ［０００６］ このように、本発明の半導体デバイスで
は、第１ｐｎ接合部と別領域または複数の別領域の内側
の領域との間に設けられた反対導電形の付加領域が、第
１ｐｎ接合部が逆バイアスされるデバイスの動作の少な
くとも１つのモードにおいて、別領域を去って第１ｐｎ
接合部に向かって移動される電荷キャリヤを付加領域で
集められることができるように第２活性デバイス領域に
接続され、このため別領域の存在に基因する容量性電流
は接続部によって第２活性デバイス領域に運ばれる。し
たがって、バイポーラトランジスタの場合、この容量性
電流は、入力回路すなわちベース−エミッタ回路による
よりも出力回路すなわちコレクターエミッタ回路によっ
て与えられ、バイポーラトランジスタの高周波ゲインお
よび／またはスイッチング速度の増加を可能にする。 ［０００７］付加領域と第２活性デバイス領域間の接続
は、第２活性デバイス領域への電気接続部をつくるため
に設けられた金属化部により形成することができ、この
金属化部は第１活性デバイスより離隔され、このため、
第２活性デバイス領域に対して接触金属化部を拡散する
のに使用されたマスクパターンを変えるだけですみ、付
加的なデポジション工程は全く必要ない。電気接続部は
、付加領域を、第１抵抗を経て第２活性デバイス領域に
或いは第２抵抗を経て第２活性デバイス領域に接続する
抵抗デバイダの部分を形成することができる。これは、
抵抗デバイダが感光度とスイッチング速度（すなわち高
周波動作）間に所望のバランスを得させることができる
ので、デバイスが光感知バイポーラトランジスタの場合
に特に有利である。 ［０００８］
めに、本発明は、一方の主表面に隣接した一方の導電形
と、前記の一方の主表面で終わり且つデバイスの動作の
少なくとも１つのモードにおいて逆バイアスされる第１
ｐｎ接合部を前記の部分を形成す第１活性デバイス領域
と、この第１喝采デバイス領域内に設けられ、前記の一
方の主表面で終わる第２ｐｎ接合部を前記の第１活性デ
バイス領域を形成する第２活性デバイス領域と、前記の
部分内に前記の主表面に隣接して存し、第１ｐｎ接合の
逆ブレークダウン電圧を増すためにデバイスの動作の１
つのモードにおいて該第１ｐｎ接合の空乏領域のひろが
り内にあるようにこの第１ｐｎ接合を取囲み且つこれよ
り離間されて位置する反対導電形の１つまたはそれ以上
の別領域とを有する半導体デバイスにおいて、反対導電
形の付加領域が、前記の部分内において、第１ｐｎ接合
部と別領域または複数の別領域の内側の１つとの間にこ
れ等と離間して設けられ、前記の付加領域と第２ｐｎ接
合部の間に電気接続部が設けられたことを特徴とするも
のである。 ［０００６］ このように、本発明の半導体デバイスで
は、第１ｐｎ接合部と別領域または複数の別領域の内側
の領域との間に設けられた反対導電形の付加領域が、第
１ｐｎ接合部が逆バイアスされるデバイスの動作の少な
くとも１つのモードにおいて、別領域を去って第１ｐｎ
接合部に向かって移動される電荷キャリヤを付加領域で
集められることができるように第２活性デバイス領域に
接続され、このため別領域の存在に基因する容量性電流
は接続部によって第２活性デバイス領域に運ばれる。し
たがって、バイポーラトランジスタの場合、この容量性
電流は、入力回路すなわちベース−エミッタ回路による
よりも出力回路すなわちコレクターエミッタ回路によっ
て与えられ、バイポーラトランジスタの高周波ゲインお
よび／またはスイッチング速度の増加を可能にする。 ［０００７］付加領域と第２活性デバイス領域間の接続
は、第２活性デバイス領域への電気接続部をつくるため
に設けられた金属化部により形成することができ、この
金属化部は第１活性デバイスより離隔され、このため、
第２活性デバイス領域に対して接触金属化部を拡散する
のに使用されたマスクパターンを変えるだけですみ、付
加的なデポジション工程は全く必要ない。電気接続部は
、付加領域を、第１抵抗を経て第２活性デバイス領域に
或いは第２抵抗を経て第２活性デバイス領域に接続する
抵抗デバイダの部分を形成することができる。これは、
抵抗デバイダが感光度とスイッチング速度（すなわち高
周波動作）間に所望のバランスを得させることができる
ので、デバイスが光感知バイポーラトランジスタの場合
に特に有利である。 ［０００８］
【実施例】以下本発明を添付の図面を参照して実施例で
説明する。図面は略図的なもので、寸法比は無視しであ
ることを了解され度い。特に、層や領域の厚さのような
寸法は比較的誇張されており、−力値の寸法は小さくさ
れていることがある。更に、図中同一符号は同一または
同様な部分を示すものであることも了解され皮い。 ［０００９］図面、例えば図１には、一方の主表面３に
隣接する一方の導電形の部分２ａを有する半導体と、前
記の主表面３で終わり且つデバイスの動作の少なくとも
１つのモードにおいて逆バイアスされる第１ｐｎ接合部
５を前記の部分２ａと形成する第１活性デバイス領域４
と、この第１活性デバイス領域４内に設けられ、主表面
３で終わる第２ｐｎ接合部７を前記第１活性デバイス領
域と形成する第２活性デバイス領域６と、第１ｐｎ接合
部がデバイスの動作の少なくとも１つのモードにおいて
逆バイアスされた時に該第１ｐｎ接合部５の空乏領域の
ひろがり内にあるように、主表面３と隣接し且つ前記の
第１ｐｎ接合部を取囲んで該ｐｎ接合部より離れて位置
した、前記の部分内の反対導電形の１つまたはそれ以上
の別領域８とを有する半導体デバイスが示されている。 ［００１０１本発明によれば、反対導電形の付加領域９
が、前記の部分２ａ内において第１ｐｎ接合部５と別領
域８または複数の別領域８の内側の１つとの間に離間し
て設けられ、別領域８の存在に基因する容量性電流が入
力ベース−エミッタ回路よりも出力コレクターエミッタ
回路によって与えられることができてバイポーラトラン
ジスタの高周波可能出力および／またはスイッチング速
度の増加を可能ならしめるように、電気接続部１０が別
領域８と第２活性デバイス領域６との間に設けられる。
説明する。図面は略図的なもので、寸法比は無視しであ
ることを了解され度い。特に、層や領域の厚さのような
寸法は比較的誇張されており、−力値の寸法は小さくさ
れていることがある。更に、図中同一符号は同一または
同様な部分を示すものであることも了解され皮い。 ［０００９］図面、例えば図１には、一方の主表面３に
隣接する一方の導電形の部分２ａを有する半導体と、前
記の主表面３で終わり且つデバイスの動作の少なくとも
１つのモードにおいて逆バイアスされる第１ｐｎ接合部
５を前記の部分２ａと形成する第１活性デバイス領域４
と、この第１活性デバイス領域４内に設けられ、主表面
３で終わる第２ｐｎ接合部７を前記第１活性デバイス領
域と形成する第２活性デバイス領域６と、第１ｐｎ接合
部がデバイスの動作の少なくとも１つのモードにおいて
逆バイアスされた時に該第１ｐｎ接合部５の空乏領域の
ひろがり内にあるように、主表面３と隣接し且つ前記の
第１ｐｎ接合部を取囲んで該ｐｎ接合部より離れて位置
した、前記の部分内の反対導電形の１つまたはそれ以上
の別領域８とを有する半導体デバイスが示されている。 ［００１０１本発明によれば、反対導電形の付加領域９
が、前記の部分２ａ内において第１ｐｎ接合部５と別領
域８または複数の別領域８の内側の１つとの間に離間し
て設けられ、別領域８の存在に基因する容量性電流が入
力ベース−エミッタ回路よりも出力コレクターエミッタ
回路によって与えられることができてバイポーラトラン
ジスタの高周波可能出力および／またはスイッチング速
度の増加を可能ならしめるように、電気接続部１０が別
領域８と第２活性デバイス領域６との間に設けられる。
【００１１］図１は、欧州特許公開公報第２８０３６８
号に記載されたのと同様ではあるが、本発明に従って金
属化部１０を経てエミッタ領域６に接続された付加領域
９を有する光検出バイポーラトランジスタの一部の略断
面図である。この実施例では、半導体１は単結晶珪素を
有し、この単結晶珪素内には、部分２ａが、一方の導電
形、この場合にはｎ導電形の比較的低濃度にドープされ
た層により形成され、この層は、半導体１の他方の主表
面１１に隣接した一方の導電形のより高濃度にドープさ
れた層２ｂに隣接する。これ等の層２ａと２ｂは共にバ
イポーラトランジスタのコレクタ領域を形成する。 ［００１２］第１活性デバイス領域４はバイポーラトラ
ンジスタのベース領域を形成し、ｐ導電形不純物でドー
プされ、一方第２活性デバイス領域６はバイポーラトラ
ンジスタのエミッタ領域を形成し、ｎ導電形である。 ［００１３１図１の実施例では３つの別領域８が示され
ているが、これより多くも少なくもすることができる。 これ等の別領域８は、フローティング領域すなわち電気
接続のない領域で、第１ｐｎ接合部５がデバイスの動作
の１つのモードにおいて逆バイアスされた時に別領域が
空乏領域を側方に外向きに拡げて一方の主表面３におけ
る電界を減少し、これにより第１ｐｎ接合部５のブレー
クダウン電圧を増すように働くように、第１ｐｎ接合部
５の空乏領域のひろがり内にある。 ［００１４］各別領域８と付加領域９は、部分２ａと光
感知ｐｎ接合部１８．１９を形成する。光検出トランジ
スタが検出すべく設計された波長範囲内の光を透過する
ことのできる不活性層１２、例えばフローティング領域
８上に所謂ブリード（ｂｌｅｅｄ）抵抗を与える二酸化
珪素の層または高抵抗の酸素含有多結晶珪素の層が、別
領域８を被覆するように主表面３上に設けられる。前記
の不活性層１２に形成された窓は、この実施例では不活
性層１２の別の窓を経て付加領域９とも接触する金属化
部１３によってエミッタ領域６との接触を可能にし、エ
ミッタ領域６と付加領域９間を電気的に接続する。金属
化部１４が他方の主表面１１にやはり設けられ、コレク
タ領域２ａ、 ２ｂへの電気接続部を与える。 ［００１５１図１に示した光検出バイポーラトランジス
タは、通常の半導体処理技術を用いてつくることができ
る。特に、ベース領域４、付加領域９および別領域８は
、適当なマスクを通して例えば硼素の注入によってｐ導
電形不純物を導入することにより同時に形成することが
できる。 ［００１６］付加領域９は、金属化部１０による良好な
オーム接触を可能にしまた望ましくない大きな電界を生
じるおそれのあるｐｎ接合部１９の過度の彎曲を避ける
ように十分に大きくなければならない。さもなければ、
この付加須域９は、該付加領域９によって占められる面
積を減少するように、実際的に可能な限り小さく形成す
ることができる。加えて、付加領域９はエミッタ領域６
に電気的に接続されているため第１ｐｎ接合部５とｐｎ
接合部１９の隣接部分はデバイスの動作時共に逆バイア
スされるので、付加領域９は、第１ｐｎ接合部５とｐｎ
接合部１９に関係した空乏領域が零バイアス下で出会う
程は近くないが、ベース領域４に極く近く位置されるこ
とができる。 ［００１７］図１に示すように、フローティング領域８
は付加領域９よりも広い。このフローティング領域８の
実際の数、幅、深さおよび間隔は、第１ｐｎ接合部５に
所望のブレークダウン電圧を与えるように公知のように
決められ、また例えば欧州特許公開公報第１１５０９３
号および同第１２４１３９号公報に記載されたように調
製されることができる。代表的には、フローティング領
域８は、隣接の別のフローティング領域８との間の空乏
層内に約５ボルトの電位降下を与えるように離すことが
できる。 ［００１８］図１のデバイスの動作時、第１ｐｎ接合部
５は、エミッタおよびコレクタ金属化部１３および１４
の両端に加えられた電圧により逆バイアスされる。かく
て形成された空乏層は、別領域８が該空乏層内にあるよ
うにこれ等別領域８により側方に外向きにひろげられ、
表面電界を低減することにより、第１ｐｎ接合部５のブ
レークダウン電圧を増す。 【００１９】 トランジスタが検出すべく設計された波
長範囲の光が不活性層１２に入射して半導体１内に透過
されると、電子・正孔対が半導体内および光感知ｐｎ接
合部１８．１９の付近に発生され、かくて発生された電
子・正孔対の正孔は、側方にひろがった空乏領域のドリ
フト電界によって第１活性デバイス領域すなわちベース
領域に向かってスイープ（ｓｗｅｅｐ）され、一方電子
はコレクタ領域２ａ、 ２ｂにスイープされる。図１に
示したように、多数のフローティング別領域８がある場
合には、外側のフローティング別領域８付近に光電的に
発生された電子・正孔対の正孔は、これ等正孔はベース
領域に向かってスイープされるので、ベース領域４と正
孔が光電的に発生された領域との間にある１つまたはそ
れ以上の別領域８によって吸収され、次いで空乏領域に
再注入されることができる。 ［００２０１別領域８はかくして第１ｐｎ接合部のブレ
ークダウン電圧を増すためのエツジターミネーションシ
ステム（ｅｄｇｅ ｔｅｒｍｉｎａｔｉｏｎ ｓｙｓｔ
ｅｍ）を与える。同時に、別領域８で占められる面積は
、集光の面積を別領域８の数したがってブレークダウン
電圧に従って増加することができるようにする集光面積
とし用いられる。 ［００２１］光が光検出トランジスタに最早や入射しな
いと、勿論トランジスタが最早や導通しないことが望ま
れる。けれども、別領域８の存在により生じるベースコ
レクタ容量付加のために、トランジスタがスイッチオフ
するのが遅くなり、特にデバイスが多数の別領域８を有
する非常に高電圧のトランジスタの場合には高周波用に
適しないであろう。付加領域９を設けることによって、
別領域８に基因する容量性電流をベース領域４へよりも
エミッタ領域６に流させ、このため、この電流は、入力
ベース−エミッタ回路よりは出力回路すなわちコレクタ
ーエミッタ回路に与えられ、高周波ゲインおよび／また
はスイッチング速度の増加を可能にする。 ［００２２］一方の場合には付加領域９をベース領域４
に接続し、他の場合には付加領域９をアースして、０と
７００（または１１００）ボルトの間で振動する正弦波
電圧をベース領域４とコレクタ領域２ａ、 ２ｂの間に
加えた場合の実験が行われた。Ｉ ＫＨｚと１０ＫＨｚ
の正弦波周波数に対しては、コレクターベース容量は、
付加領域９が大地よりもベース領域に接続された時に約
１７２に低減されることがわかった。 ［００２３］したがって、光は最早や不活性層１２に入
射しないが部分２ａにわたって延在する空乏領域を有す
る第１ｐｎ接合部５が未だ逆バイアスされていると、電
子は部分２ａから去り、正孔はベース領域４から去り、
別領域８は、その結果流れる電流でコレクターベース容
量電流を形成する。別領域８よりの正孔電流は、ｐｎ接
合部が順バアイスされた部分８０すなわち次の別領域ま
たは最も内側の別領域８の場合には付加領域に隣接した
部分で該領域を出る。別領域８を出た後、正孔は、殆ど
の場合、第１ｐｎ接合部により近い別領域８によって吸
収され、再注入されて、空乏領域内のドリフト電界によ
り第１ｐｎ接合部に向かって移動され、このため正孔電
流の大部分は付加領域９に移り、そこから電気接続部１
０を経てエミッタ金属化部１３に移る。同様に、動作電
圧がエミッタ金属化部１３より除かれると、電気接続部
１０は、合成正孔電流を、逆方向すなわちベース領域４
よりも電気接続部１０を経て付加領域９と別領域８に流
させ、このため再び電流が出力コレクターエミッタ回路
によって与えられる。 ［００２４］別領域８は、第１ｐｎ接合部５のまわりに
延在し且つベース領域４に対して同様な周辺形状（平面
図で見て）を有する環状領域すなわちリングとすること
ができる。したがって、例えば、ベース領域４と別領域
８は円形の周辺を有することができる。代わりに或いは
これに加えて、別領域８は、第１活性デバイス領域４を
取囲むように配された、隔離されたアイランドとして設
けることができる。付加領域９は平面図で見た場合、ベ
ース領域４と別領域８と同様な幾何を有するのが普通で
ある。 ［００２５］エミツタ領域６と付加領域９間の電気接続
部１０の存在は、エミッタ領域６への光電的に発生され
た正孔電流の幾らかを分路し、かくして不活性層１２に
入射する光に対する光検出トランジスタの感度を減少す
ることができる。けれども、電気接続部１０によってエ
ミッタ領域６に運ばれる正孔電流の割合は、感光度とス
イッチング速度（または高周波動作）間の所望のバラン
スを得るために調節することができる。これは、電気接
続部１０とデバイス構造を、電気接続部１０で与えられ
る導電路がデバイス動作時すなわち光が不活性層１２に
入射した時半導体１内における付加領域９からベース領
域４への正孔の通路に匹敵する抵抗を有するように設計
することによって達成することができるであろう。より
簡単な方法は、付加領域９を、第１抵抗を経てエミッタ
領域６にまた第２抵抗を経てベース領域に接続する抵抗
デバイダの部分とし、第１と第２抵抗を適当に選ぶこと
であろう。 この第１および第２抵抗は、外部（すなわち別個の）抵
抗とするかまたは金属化によって設けることができる。 図２は、付加領域９とベース領域４の間に第２抵抗を形
成するため設けられた金属化パターンの部分２０を示す
ために図１の断面と平行ではあるがこの断面よりずらし
た図１と同様な光検出トランジスタの断面図である。 ［００２６］図３は、通常の、すなわち光検出素子でな
いバイポーラトランジスタの図１と同様の断面図である
。このバイポーラトランジスタはやはり軸Ａのまわりに
対称とすることができる。図３より明らかなように、こ
のデバイスと図１のデバイスとの主な相違は、エミッタ
金属化部１０を形成するためにデポジットされた金属化
部が、離隔したベース接点１５をも与えることができる
ように不活性層１２内に形成されたことである。若し所
望ならば、図１に示したトランジスタの場合のように、
電気接続部１０が、付加領域９をベース領域４にも接続
する抵抗デバイダの部分を形成することができる。 ［００２７］図３に示したデバイスは図１に示したデバ
イスと同様に働き、この場合ベース接点よりのベース駆
動信号の除去が、スイッチングオフまたは図１の不活性
層１２への光入射の阻止に相当する。 ［００２８］エミツタ領域６は任意の所望の公知の幾何
を有することができる。例えばエミッタ領域６は、複数
の分離したエミッタフィンガで形成してもよく、或いは
または、例えば２つの背面結合くし形（ｂａｃｋ−ｔｏ
−ｂａｃｋ ｃ。 ｍｂ ５ｈａｐｅ）または環の境界を規定するフレーム
の形の中空形状とすることができる。エミッタ領域が中
空形状の場合には、デバイスは図に点線で示した軸Ａの
まわりに対称的にすることができる。 ［００２９１本発明は、他の半導体デバイス、特に他の
バイポーラデバイスに適用することができる。以上説明
したデバイスは縦形デバイスすなわち電流路（すなわち
コレクタとエミッタまたはソースとドレイン間の）が−
方の主表面３と他方の主表面１１の間にあるデバイスで
あるが、横形デバイスすなわち主電流路が一方の主表面
３に平行なデバイスにも適応されることができる。更に
また、以上説明した導電形は逆にすることもでき、例え
ば、第１層２ｂを例えばサイリスタを形成するために、
−方の導電形ではなく反対の導電形とすることもできる
。 その上、本発明は珪素以外の半導体材料に適用すること
ができる。以上の説明より、その他の変形も当業者には
明らかであろう。
号に記載されたのと同様ではあるが、本発明に従って金
属化部１０を経てエミッタ領域６に接続された付加領域
９を有する光検出バイポーラトランジスタの一部の略断
面図である。この実施例では、半導体１は単結晶珪素を
有し、この単結晶珪素内には、部分２ａが、一方の導電
形、この場合にはｎ導電形の比較的低濃度にドープされ
た層により形成され、この層は、半導体１の他方の主表
面１１に隣接した一方の導電形のより高濃度にドープさ
れた層２ｂに隣接する。これ等の層２ａと２ｂは共にバ
イポーラトランジスタのコレクタ領域を形成する。 ［００１２］第１活性デバイス領域４はバイポーラトラ
ンジスタのベース領域を形成し、ｐ導電形不純物でドー
プされ、一方第２活性デバイス領域６はバイポーラトラ
ンジスタのエミッタ領域を形成し、ｎ導電形である。 ［００１３１図１の実施例では３つの別領域８が示され
ているが、これより多くも少なくもすることができる。 これ等の別領域８は、フローティング領域すなわち電気
接続のない領域で、第１ｐｎ接合部５がデバイスの動作
の１つのモードにおいて逆バイアスされた時に別領域が
空乏領域を側方に外向きに拡げて一方の主表面３におけ
る電界を減少し、これにより第１ｐｎ接合部５のブレー
クダウン電圧を増すように働くように、第１ｐｎ接合部
５の空乏領域のひろがり内にある。 ［００１４］各別領域８と付加領域９は、部分２ａと光
感知ｐｎ接合部１８．１９を形成する。光検出トランジ
スタが検出すべく設計された波長範囲内の光を透過する
ことのできる不活性層１２、例えばフローティング領域
８上に所謂ブリード（ｂｌｅｅｄ）抵抗を与える二酸化
珪素の層または高抵抗の酸素含有多結晶珪素の層が、別
領域８を被覆するように主表面３上に設けられる。前記
の不活性層１２に形成された窓は、この実施例では不活
性層１２の別の窓を経て付加領域９とも接触する金属化
部１３によってエミッタ領域６との接触を可能にし、エ
ミッタ領域６と付加領域９間を電気的に接続する。金属
化部１４が他方の主表面１１にやはり設けられ、コレク
タ領域２ａ、 ２ｂへの電気接続部を与える。 ［００１５１図１に示した光検出バイポーラトランジス
タは、通常の半導体処理技術を用いてつくることができ
る。特に、ベース領域４、付加領域９および別領域８は
、適当なマスクを通して例えば硼素の注入によってｐ導
電形不純物を導入することにより同時に形成することが
できる。 ［００１６］付加領域９は、金属化部１０による良好な
オーム接触を可能にしまた望ましくない大きな電界を生
じるおそれのあるｐｎ接合部１９の過度の彎曲を避ける
ように十分に大きくなければならない。さもなければ、
この付加須域９は、該付加領域９によって占められる面
積を減少するように、実際的に可能な限り小さく形成す
ることができる。加えて、付加領域９はエミッタ領域６
に電気的に接続されているため第１ｐｎ接合部５とｐｎ
接合部１９の隣接部分はデバイスの動作時共に逆バイア
スされるので、付加領域９は、第１ｐｎ接合部５とｐｎ
接合部１９に関係した空乏領域が零バイアス下で出会う
程は近くないが、ベース領域４に極く近く位置されるこ
とができる。 ［００１７］図１に示すように、フローティング領域８
は付加領域９よりも広い。このフローティング領域８の
実際の数、幅、深さおよび間隔は、第１ｐｎ接合部５に
所望のブレークダウン電圧を与えるように公知のように
決められ、また例えば欧州特許公開公報第１１５０９３
号および同第１２４１３９号公報に記載されたように調
製されることができる。代表的には、フローティング領
域８は、隣接の別のフローティング領域８との間の空乏
層内に約５ボルトの電位降下を与えるように離すことが
できる。 ［００１８］図１のデバイスの動作時、第１ｐｎ接合部
５は、エミッタおよびコレクタ金属化部１３および１４
の両端に加えられた電圧により逆バイアスされる。かく
て形成された空乏層は、別領域８が該空乏層内にあるよ
うにこれ等別領域８により側方に外向きにひろげられ、
表面電界を低減することにより、第１ｐｎ接合部５のブ
レークダウン電圧を増す。 【００１９】 トランジスタが検出すべく設計された波
長範囲の光が不活性層１２に入射して半導体１内に透過
されると、電子・正孔対が半導体内および光感知ｐｎ接
合部１８．１９の付近に発生され、かくて発生された電
子・正孔対の正孔は、側方にひろがった空乏領域のドリ
フト電界によって第１活性デバイス領域すなわちベース
領域に向かってスイープ（ｓｗｅｅｐ）され、一方電子
はコレクタ領域２ａ、 ２ｂにスイープされる。図１に
示したように、多数のフローティング別領域８がある場
合には、外側のフローティング別領域８付近に光電的に
発生された電子・正孔対の正孔は、これ等正孔はベース
領域に向かってスイープされるので、ベース領域４と正
孔が光電的に発生された領域との間にある１つまたはそ
れ以上の別領域８によって吸収され、次いで空乏領域に
再注入されることができる。 ［００２０１別領域８はかくして第１ｐｎ接合部のブレ
ークダウン電圧を増すためのエツジターミネーションシ
ステム（ｅｄｇｅ ｔｅｒｍｉｎａｔｉｏｎ ｓｙｓｔ
ｅｍ）を与える。同時に、別領域８で占められる面積は
、集光の面積を別領域８の数したがってブレークダウン
電圧に従って増加することができるようにする集光面積
とし用いられる。 ［００２１］光が光検出トランジスタに最早や入射しな
いと、勿論トランジスタが最早や導通しないことが望ま
れる。けれども、別領域８の存在により生じるベースコ
レクタ容量付加のために、トランジスタがスイッチオフ
するのが遅くなり、特にデバイスが多数の別領域８を有
する非常に高電圧のトランジスタの場合には高周波用に
適しないであろう。付加領域９を設けることによって、
別領域８に基因する容量性電流をベース領域４へよりも
エミッタ領域６に流させ、このため、この電流は、入力
ベース−エミッタ回路よりは出力回路すなわちコレクタ
ーエミッタ回路に与えられ、高周波ゲインおよび／また
はスイッチング速度の増加を可能にする。 ［００２２］一方の場合には付加領域９をベース領域４
に接続し、他の場合には付加領域９をアースして、０と
７００（または１１００）ボルトの間で振動する正弦波
電圧をベース領域４とコレクタ領域２ａ、 ２ｂの間に
加えた場合の実験が行われた。Ｉ ＫＨｚと１０ＫＨｚ
の正弦波周波数に対しては、コレクターベース容量は、
付加領域９が大地よりもベース領域に接続された時に約
１７２に低減されることがわかった。 ［００２３］したがって、光は最早や不活性層１２に入
射しないが部分２ａにわたって延在する空乏領域を有す
る第１ｐｎ接合部５が未だ逆バイアスされていると、電
子は部分２ａから去り、正孔はベース領域４から去り、
別領域８は、その結果流れる電流でコレクターベース容
量電流を形成する。別領域８よりの正孔電流は、ｐｎ接
合部が順バアイスされた部分８０すなわち次の別領域ま
たは最も内側の別領域８の場合には付加領域に隣接した
部分で該領域を出る。別領域８を出た後、正孔は、殆ど
の場合、第１ｐｎ接合部により近い別領域８によって吸
収され、再注入されて、空乏領域内のドリフト電界によ
り第１ｐｎ接合部に向かって移動され、このため正孔電
流の大部分は付加領域９に移り、そこから電気接続部１
０を経てエミッタ金属化部１３に移る。同様に、動作電
圧がエミッタ金属化部１３より除かれると、電気接続部
１０は、合成正孔電流を、逆方向すなわちベース領域４
よりも電気接続部１０を経て付加領域９と別領域８に流
させ、このため再び電流が出力コレクターエミッタ回路
によって与えられる。 ［００２４］別領域８は、第１ｐｎ接合部５のまわりに
延在し且つベース領域４に対して同様な周辺形状（平面
図で見て）を有する環状領域すなわちリングとすること
ができる。したがって、例えば、ベース領域４と別領域
８は円形の周辺を有することができる。代わりに或いは
これに加えて、別領域８は、第１活性デバイス領域４を
取囲むように配された、隔離されたアイランドとして設
けることができる。付加領域９は平面図で見た場合、ベ
ース領域４と別領域８と同様な幾何を有するのが普通で
ある。 ［００２５］エミツタ領域６と付加領域９間の電気接続
部１０の存在は、エミッタ領域６への光電的に発生され
た正孔電流の幾らかを分路し、かくして不活性層１２に
入射する光に対する光検出トランジスタの感度を減少す
ることができる。けれども、電気接続部１０によってエ
ミッタ領域６に運ばれる正孔電流の割合は、感光度とス
イッチング速度（または高周波動作）間の所望のバラン
スを得るために調節することができる。これは、電気接
続部１０とデバイス構造を、電気接続部１０で与えられ
る導電路がデバイス動作時すなわち光が不活性層１２に
入射した時半導体１内における付加領域９からベース領
域４への正孔の通路に匹敵する抵抗を有するように設計
することによって達成することができるであろう。より
簡単な方法は、付加領域９を、第１抵抗を経てエミッタ
領域６にまた第２抵抗を経てベース領域に接続する抵抗
デバイダの部分とし、第１と第２抵抗を適当に選ぶこと
であろう。 この第１および第２抵抗は、外部（すなわち別個の）抵
抗とするかまたは金属化によって設けることができる。 図２は、付加領域９とベース領域４の間に第２抵抗を形
成するため設けられた金属化パターンの部分２０を示す
ために図１の断面と平行ではあるがこの断面よりずらし
た図１と同様な光検出トランジスタの断面図である。 ［００２６］図３は、通常の、すなわち光検出素子でな
いバイポーラトランジスタの図１と同様の断面図である
。このバイポーラトランジスタはやはり軸Ａのまわりに
対称とすることができる。図３より明らかなように、こ
のデバイスと図１のデバイスとの主な相違は、エミッタ
金属化部１０を形成するためにデポジットされた金属化
部が、離隔したベース接点１５をも与えることができる
ように不活性層１２内に形成されたことである。若し所
望ならば、図１に示したトランジスタの場合のように、
電気接続部１０が、付加領域９をベース領域４にも接続
する抵抗デバイダの部分を形成することができる。 ［００２７］図３に示したデバイスは図１に示したデバ
イスと同様に働き、この場合ベース接点よりのベース駆
動信号の除去が、スイッチングオフまたは図１の不活性
層１２への光入射の阻止に相当する。 ［００２８］エミツタ領域６は任意の所望の公知の幾何
を有することができる。例えばエミッタ領域６は、複数
の分離したエミッタフィンガで形成してもよく、或いは
または、例えば２つの背面結合くし形（ｂａｃｋ−ｔｏ
−ｂａｃｋ ｃ。 ｍｂ ５ｈａｐｅ）または環の境界を規定するフレーム
の形の中空形状とすることができる。エミッタ領域が中
空形状の場合には、デバイスは図に点線で示した軸Ａの
まわりに対称的にすることができる。 ［００２９１本発明は、他の半導体デバイス、特に他の
バイポーラデバイスに適用することができる。以上説明
したデバイスは縦形デバイスすなわち電流路（すなわち
コレクタとエミッタまたはソースとドレイン間の）が−
方の主表面３と他方の主表面１１の間にあるデバイスで
あるが、横形デバイスすなわち主電流路が一方の主表面
３に平行なデバイスにも適応されることができる。更に
また、以上説明した導電形は逆にすることもでき、例え
ば、第１層２ｂを例えばサイリスタを形成するために、
−方の導電形ではなく反対の導電形とすることもできる
。 その上、本発明は珪素以外の半導体材料に適用すること
ができる。以上の説明より、その他の変形も当業者には
明らかであろう。
【図１】本発明の半導体デバイスの一実施例の一部の断
面図
面図
【図２】図１の断面と平行であるが、図１よりずらした
半導体デバイスの一部の断面図
半導体デバイスの一部の断面図
【図３】本発明の半導体デバイスの別の実施例の一部の
断面図
断面図
２ａ、 ２ｂ コレクタ領域の部分
３．１１ 主表面
４ 第１活性デバイス領域
５ 第１ｐｎ接合部
６ 第２活性デバイス領域
７ 第２ｐｎ接合部
８ 別領域
９ 付加領域
１０ 電気接続部
１２ 不活性層
１５ ベース接点
１８ 光感知ｐｎ接合部
【図１】
【図２】
【図３】
Claims (5)
- 【請求項１】 一方の主表面に隣接した一方の導電形の
部分を有する半導体と、前記の一方の主表面で終わり且
つデバイスの動作の少なくとも１つのモードにおいて逆
バイアスされる第１ｐｎ接合部を前記の部分と形成する
第１活性デバイス領域と、この第１活性デバイス領域内
に設けられ、前記の一方の主表面で終わる第２ｐｎ接合
部を前記の第１活性デバイス領域と形成する第２活性デ
バイス領域と、前記の部分内に前記の一方の主表面に隣
接して存し、第１ｐｎ接合の逆ブレークダウン電圧を増
すためにデバイスの動作の１つのモードにおいて該第１
ｐｎ接合の空乏領域のひろがり内にあるようにこの第１
ｐｎ接合を取囲み且つこれより離間されて位置する反対
導電形の１つまたはそれ以上の別領域とを有する半導体
デバイスにおいて、反対導電形の付加領域が、前記の部
分内において、第１ｐｎ接合部と別領域または複数の別
領域の内側の１つとの間にこれ等と離間して設けられ、
前記の付加領域と第２ｐｎ接合部の間に電気接続部が設
けられたことを特徴とする半導体デバイス。 - 【請求項２】 付加領域と第２活性デバイス領域間の電
気接続部は、第２活性デバイス領域と接触するが第１活
性デバイス領域とは離隔された接触金属化部によって設
けられた請求項１記載の半導体デバイス。 - 【請求項３】 電気接続部は、付加領域を、第１抵抗を
経て第２活性デバイス領域に或いは第２抵抗を経て第２
活性デバイス領域に接続する抵抗デバイダの部分を形成
する請求項１または２記載の半導体デバイス。 - 【請求項４】 半導体デバイスは縦形デバイスより成り
、前記の部分は、少なくとも半導体の他方の主表面に向
かって延在する第３活性デバイス領域の部分を形成する
請求項１ないし３の何れか１項記載の半導体デバイス。 - 【請求項５】 第１及び第２活性デバイス領域は夫々バ
イポーラトランジスタのベース及びエミッタ領域を形成
する請求項１ないし３の何れか１項記載の半導体デバイ
ス。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB9000531.5 | 1990-01-10 | ||
| GB9000531A GB2239986A (en) | 1990-01-10 | 1990-01-10 | A semiconductor device with increased breakdown voltage |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04211133A true JPH04211133A (ja) | 1992-08-03 |
| JPH0793314B2 JPH0793314B2 (ja) | 1995-10-09 |
Family
ID=10669068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3044518A Expired - Fee Related JPH0793314B2 (ja) | 1990-01-10 | 1991-01-09 | 半導体デバイス |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5083176A (ja) |
| EP (1) | EP0436988B1 (ja) |
| JP (1) | JPH0793314B2 (ja) |
| DE (1) | DE69023625T2 (ja) |
| GB (1) | GB2239986A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0571027A1 (en) * | 1992-05-21 | 1993-11-24 | Koninklijke Philips Electronics N.V. | Semiconductor device comprising a lateral DMOST with breakdown voltage raising zones and provisions for exchanging charge with the back gate region |
| DE69314401T2 (de) * | 1992-07-20 | 1998-04-09 | Koninkl Philips Electronics Nv | Halbleiteranordnung für hohe Spannungen |
| US5677562A (en) * | 1996-05-14 | 1997-10-14 | General Instrument Corporation Of Delaware | Planar P-N junction semiconductor structure with multilayer passivation |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60138963A (ja) * | 1983-12-27 | 1985-07-23 | Fuji Electric Co Ltd | 半導体装置 |
| JPS63226975A (ja) * | 1987-02-25 | 1988-09-21 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 光感応デバイス |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3936863A (en) * | 1974-09-09 | 1976-02-03 | Rca Corporation | Integrated power transistor with ballasting resistance and breakdown protection |
| NL8005995A (nl) * | 1980-11-03 | 1982-06-01 | Philips Nv | Halfgeleiderinrichting. |
| JPH0646655B2 (ja) * | 1985-04-01 | 1994-06-15 | キヤノン株式会社 | 固体撮像装置 |
| JPS6273680A (ja) * | 1985-09-26 | 1987-04-04 | Nec Corp | ホト・トランジスタ |
-
1990
- 1990-01-10 GB GB9000531A patent/GB2239986A/en not_active Withdrawn
- 1990-12-18 DE DE69023625T patent/DE69023625T2/de not_active Expired - Fee Related
- 1990-12-18 EP EP90203405A patent/EP0436988B1/en not_active Expired - Lifetime
-
1991
- 1991-01-07 US US07/638,230 patent/US5083176A/en not_active Expired - Lifetime
- 1991-01-09 JP JP3044518A patent/JPH0793314B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60138963A (ja) * | 1983-12-27 | 1985-07-23 | Fuji Electric Co Ltd | 半導体装置 |
| JPS63226975A (ja) * | 1987-02-25 | 1988-09-21 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 光感応デバイス |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69023625T2 (de) | 1996-06-20 |
| EP0436988A2 (en) | 1991-07-17 |
| GB9000531D0 (en) | 1990-03-14 |
| US5083176A (en) | 1992-01-21 |
| EP0436988A3 (en) | 1993-03-03 |
| JPH0793314B2 (ja) | 1995-10-09 |
| DE69023625D1 (de) | 1995-12-21 |
| EP0436988B1 (en) | 1995-11-15 |
| GB2239986A (en) | 1991-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5898209A (en) | Semiconductor photo sensor | |
| US4649409A (en) | Photoelectric transducer element | |
| JP4608205B2 (ja) | サブコレクタとしての多数キャリア蓄積層を有するバイポーラ・トランジスタ | |
| JPH0117268B2 (ja) | ||
| EP0118568B1 (en) | Semiconductor image pickup device | |
| KR970005150B1 (ko) | 수광소자 및 이를 구비한 광전자집적회로 | |
| US4903103A (en) | Semiconductor photodiode device | |
| JPH04211133A (ja) | 半導体デバイス | |
| JPH1146010A (ja) | アバランシェフォトダイオード | |
| JPH05335618A (ja) | 光位置検出半導体装置 | |
| JP3883678B2 (ja) | 半導体装置 | |
| JP3621314B2 (ja) | 受光装置 | |
| JPH02238664A (ja) | 回路内蔵受光素子 | |
| JPH03203273A (ja) | ｐｉｎホトダイオード | |
| JPS5914180B2 (ja) | 光検出器セル | |
| JPH04151874A (ja) | 半導体装置 | |
| JP3553715B2 (ja) | 光半導体装置 | |
| JP2501556B2 (ja) | 光センサおよびその製造方法 | |
| JPH0513800A (ja) | 半導体装置 | |
| JP3364989B2 (ja) | 分割光センサ−用アバランシェフォトダイオ−ド | |
| JPH05335565A (ja) | 半導体装置 | |
| JP2583032B2 (ja) | 受光素子 | |
| JPH05198835A (ja) | 光半導体装置 | |
| JPH0799337A (ja) | 受光素子 | |
| JPH02142181A (ja) | 回路内蔵受光素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |