JPH0793314B2 - 半導体デバイス - Google Patents
半導体デバイスInfo
- Publication number
- JPH0793314B2 JPH0793314B2 JP3044518A JP4451891A JPH0793314B2 JP H0793314 B2 JPH0793314 B2 JP H0793314B2 JP 3044518 A JP3044518 A JP 3044518A JP 4451891 A JP4451891 A JP 4451891A JP H0793314 B2 JPH0793314 B2 JP H0793314B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- junction
- active device
- device region
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
- H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]
- H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
- H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
- H10F30/21—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation
- H10F30/24—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only two potential barriers, e.g. bipolar phototransistors
- H10F30/245—Bipolar phototransistors
Landscapes
- Bipolar Transistors (AREA)
- Light Receiving Elements (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、デバイスの動作の少な
くとも１つのモードにおいて逆バイアスの下で作動され
る少なくとも１つの接合部を有する、バイポーラトラン
ジスタのような半導体デバイスに関するものである。
くとも１つのモードにおいて逆バイアスの下で作動され
る少なくとも１つの接合部を有する、バイポーラトラン
ジスタのような半導体デバイスに関するものである。
【０００２】
【従来の技術】欧州特許公開公報第１２４１３９号に
は、一方の主表面に隣接した一方の導電形の部分を有す
る半導体と、前記の一方の主表面で終わり且つデバイス
の動作の少なくとも１つのモードにおいて逆バイアスさ
れる第１pn接合部を前記の部分を形成する第１活性デバ
イス領域と、この第１活性デバイス領域内に設けられ、
前記の一方の主表面で終わる第２pn接合部を前記の第１
活性デバイス領域を形成する第２活性デバイス領域と、
前記の部分内に前記の主表面に隣接して存し、第１pn接
合の逆ブレークダウン電圧を増すためにデバイスの動作
の１つのモードにおいて該第１pn接合の空乏領域のひろ
がり内にあるようにこの第１pn接合を取囲み且つこれよ
り離間されて位置する反対導電形の１つまたはそれ以上
の別領域とを有する半導体デバイスが記載されている。
は、一方の主表面に隣接した一方の導電形の部分を有す
る半導体と、前記の一方の主表面で終わり且つデバイス
の動作の少なくとも１つのモードにおいて逆バイアスさ
れる第１pn接合部を前記の部分を形成する第１活性デバ
イス領域と、この第１活性デバイス領域内に設けられ、
前記の一方の主表面で終わる第２pn接合部を前記の第１
活性デバイス領域を形成する第２活性デバイス領域と、
前記の部分内に前記の主表面に隣接して存し、第１pn接
合の逆ブレークダウン電圧を増すためにデバイスの動作
の１つのモードにおいて該第１pn接合の空乏領域のひろ
がり内にあるようにこの第１pn接合を取囲み且つこれよ
り離間されて位置する反対導電形の１つまたはそれ以上
の別領域とを有する半導体デバイスが記載されている。
【０００３】前記の欧州特許公開公報に記載されている
ように、この半導体デバイスは縦形デバイスとすること
ができ、例えば、少なくともコレクタ領域の部分を形成
する前記の部分と、夫々トランジスタのベースおよびエ
ミッタ領域を形成する第１および第２活性デバイス領域
とを有する縦形バイポーラトランジスタを有することが
できる。このデバイスの動作時、別領域は、デバイスの
動作の少なくとも１つのモードの間表面電界を減少する
ように第１pn接合部の空乏層を縦方向にひろげるように
働き、これにより第１pn接合部のブレークダウン電圧を
増す。けれども、この別領域は、前記の部分と第１活性
デバイス領域間の容量すなわちベース−コレクタ容量を
増す。
ように、この半導体デバイスは縦形デバイスとすること
ができ、例えば、少なくともコレクタ領域の部分を形成
する前記の部分と、夫々トランジスタのベースおよびエ
ミッタ領域を形成する第１および第２活性デバイス領域
とを有する縦形バイポーラトランジスタを有することが
できる。このデバイスの動作時、別領域は、デバイスの
動作の少なくとも１つのモードの間表面電界を減少する
ように第１pn接合部の空乏層を縦方向にひろげるように
働き、これにより第１pn接合部のブレークダウン電圧を
増す。けれども、この別領域は、前記の部分と第１活性
デバイス領域間の容量すなわちベース−コレクタ容量を
増す。
【０００４】
【発明が解決しようとする課題】本発明の目的は、別領
域が第１pn接合部のブレークダウン電圧を増すために設
けられ、バイポーラトランジスタの場合、高められたス
イッチング速度と高周波ゲインを有することのできる半
導体デバイスを供することにある。
域が第１pn接合部のブレークダウン電圧を増すために設
けられ、バイポーラトランジスタの場合、高められたス
イッチング速度と高周波ゲインを有することのできる半
導体デバイスを供することにある。
【０００５】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明は、一方の主表面に隣接した一方の導電形
と、前記の一方の主表面で終わり且つデバイスの動作の
少なくとも１つのモードにおいて逆バイアスされる第１
pn接合部を前記の部分を形成す第１活性デバイス領域
と、この第１活性デバイス領域内に設けられ、前記の一
方の主表面で終わる第２pn接合部を前記の第１活性デバ
イス領域を形成する第２活性デバイス領域と、前記の部
分内に前記の主表面に隣接して存し、第１pn接合の逆ブ
レークダウン電圧を増すためにデバイスの動作の１つの
モードにおいて該第１pn接合の空乏領域のひろがり内に
あるようにこの第１pn接合を取囲み且つこれより離間さ
れて位置する反対導電形の１つまたはそれ以上の別領域
とを有する半導体デバイスにおいて、前記の部分内にお
いて第１pn接合と１つまたは複数の別領域の内側の１つ
との間に、１つまたは複数の別領域から第１pn接合に向
って流れる反対導電形の電荷キャリヤを集めるために第
１pn接合を取囲み且つこれより離間して位置する反対導
電形の付加領域を設け、この付加領域と第２活性デバイ
ス領域との間に電気接続部を設けることにより、別領域
の存在に起因する容量性電流が第２活性デバイス領域に
向けられることを特徴とするものである。
めに、本発明は、一方の主表面に隣接した一方の導電形
と、前記の一方の主表面で終わり且つデバイスの動作の
少なくとも１つのモードにおいて逆バイアスされる第１
pn接合部を前記の部分を形成す第１活性デバイス領域
と、この第１活性デバイス領域内に設けられ、前記の一
方の主表面で終わる第２pn接合部を前記の第１活性デバ
イス領域を形成する第２活性デバイス領域と、前記の部
分内に前記の主表面に隣接して存し、第１pn接合の逆ブ
レークダウン電圧を増すためにデバイスの動作の１つの
モードにおいて該第１pn接合の空乏領域のひろがり内に
あるようにこの第１pn接合を取囲み且つこれより離間さ
れて位置する反対導電形の１つまたはそれ以上の別領域
とを有する半導体デバイスにおいて、前記の部分内にお
いて第１pn接合と１つまたは複数の別領域の内側の１つ
との間に、１つまたは複数の別領域から第１pn接合に向
って流れる反対導電形の電荷キャリヤを集めるために第
１pn接合を取囲み且つこれより離間して位置する反対導
電形の付加領域を設け、この付加領域と第２活性デバイ
ス領域との間に電気接続部を設けることにより、別領域
の存在に起因する容量性電流が第２活性デバイス領域に
向けられることを特徴とするものである。
【０００６】このように、本発明の半導体デバイスで
は、第１pn接合部と別領域または複数の別領域の内側の
領域との間に設けられた反対導電形の付加領域が、第１
pn接合部が逆バイアスされるデバイスの動作の少なくと
も１つのモードにおいて、別領域を去って第１pn接合部
に向かって移動される電荷キャリヤを付加領域で集めら
れることができるように第２活性デバイス領域に接続さ
れ、このため別領域の存在に起因する容量性電流は接続
部によって第２活性デバイス領域に運ばれる。したがっ
て、バイポーラトランジスタの場合、この容量性電流
は、入力回路すなわちベース−エミッタ回路によるより
も出力回路すなわちコレクタ−エミッタ回路によって与
えられ、バイポーラトランジスタの高周波ゲインおよび
／またはスイッチング速度の増加を可能にする。
は、第１pn接合部と別領域または複数の別領域の内側の
領域との間に設けられた反対導電形の付加領域が、第１
pn接合部が逆バイアスされるデバイスの動作の少なくと
も１つのモードにおいて、別領域を去って第１pn接合部
に向かって移動される電荷キャリヤを付加領域で集めら
れることができるように第２活性デバイス領域に接続さ
れ、このため別領域の存在に起因する容量性電流は接続
部によって第２活性デバイス領域に運ばれる。したがっ
て、バイポーラトランジスタの場合、この容量性電流
は、入力回路すなわちベース−エミッタ回路によるより
も出力回路すなわちコレクタ−エミッタ回路によって与
えられ、バイポーラトランジスタの高周波ゲインおよび
／またはスイッチング速度の増加を可能にする。
【０００７】付加領域と第２活性デバイス領域間の接続
は、第２活性デバイス領域への電気接続部をつくるため
に設けられた金属化部により形成することができ、この
金属化部は第１活性デバイスより離隔され、このため、
第２活性デバイス領域に対して接触金属化部を拡散する
のに使用されたマスクパターンを変えるだけですみ、付
加的なデポジション工程は全く必要ない。電気接続部は
抵抗デバイダの部分を形成することができる。したがっ
て、例えば、電気接続部は抵抗デバイダの第１抵抗を形
成し、この抵抗デバイダは、付加領域を、該第１抵抗を
経て第２活性デバイス領域にまた第２抵抗を経て第２活
性デバイス領域に接続するようにすることができる。こ
れは、抵抗デバイダが感光度とスイッチング速度（すな
わち高周波動作）間に所望のバランスを得させることが
てきるので、デバイスが光感知バイポーラトランジスタ
の場合に特に有利である。
は、第２活性デバイス領域への電気接続部をつくるため
に設けられた金属化部により形成することができ、この
金属化部は第１活性デバイスより離隔され、このため、
第２活性デバイス領域に対して接触金属化部を拡散する
のに使用されたマスクパターンを変えるだけですみ、付
加的なデポジション工程は全く必要ない。電気接続部は
抵抗デバイダの部分を形成することができる。したがっ
て、例えば、電気接続部は抵抗デバイダの第１抵抗を形
成し、この抵抗デバイダは、付加領域を、該第１抵抗を
経て第２活性デバイス領域にまた第２抵抗を経て第２活
性デバイス領域に接続するようにすることができる。こ
れは、抵抗デバイダが感光度とスイッチング速度（すな
わち高周波動作）間に所望のバランスを得させることが
てきるので、デバイスが光感知バイポーラトランジスタ
の場合に特に有利である。
【０００８】
【実施例】以下本発明を添付の図面を参照して実施例で
説明する。図面は略図的なもので、寸法比は無視してあ
ることを了解され度い。特に、層や領域の厚さのような
寸法は比較的誇張されており、一方他の寸法は小さくさ
れていることがある。更に、図中同一符号は同一または
同様な部分を示すものであることも了解され度い。
説明する。図面は略図的なもので、寸法比は無視してあ
ることを了解され度い。特に、層や領域の厚さのような
寸法は比較的誇張されており、一方他の寸法は小さくさ
れていることがある。更に、図中同一符号は同一または
同様な部分を示すものであることも了解され度い。
【０００９】図面、例えば図１には、一方の主表面３に
隣接する一方の導電形の部分2aを有する半導体と、前記
の主表面３で終わり且つデバイスの動作の少なくとも１
つのモードにおいて逆バイアスされる第１pn接合部５を
前記の部分2aと形成する第１活性デバイス領域４と、こ
の第１活性デバイス領域４内に設けられ、主表面３で終
わる第２pn接合部７を前記第１活性デバイス領域と形成
する第２活性デバイス領域６と、第１pn接合部がデバイ
スの動作の少なくとも１つのモードにおいて逆バイアス
された時に該第１pn接合部５の空乏領域のひろがり内に
あるように、主表面３と隣接し且つ前記の第１pn接合部
を取囲んで該pn接合部より離れて位置した、前記の部分
内の反対導電形の１つまたはそれ以上の別領域８とを有
する半導体デバイスが示されている。
隣接する一方の導電形の部分2aを有する半導体と、前記
の主表面３で終わり且つデバイスの動作の少なくとも１
つのモードにおいて逆バイアスされる第１pn接合部５を
前記の部分2aと形成する第１活性デバイス領域４と、こ
の第１活性デバイス領域４内に設けられ、主表面３で終
わる第２pn接合部７を前記第１活性デバイス領域と形成
する第２活性デバイス領域６と、第１pn接合部がデバイ
スの動作の少なくとも１つのモードにおいて逆バイアス
された時に該第１pn接合部５の空乏領域のひろがり内に
あるように、主表面３と隣接し且つ前記の第１pn接合部
を取囲んで該pn接合部より離れて位置した、前記の部分
内の反対導電形の１つまたはそれ以上の別領域８とを有
する半導体デバイスが示されている。
【００１０】本発明によれば、反対導電形の付加領域９
が、前記の部分2a内において第１pn接合部５と別領域８
または複数の別領域８の内側の１つとの間に離間して設
けられ、別領域８の存在に起因する容量性電流が入力ベ
ース−エミッタ回路よりも出力コレクタ−エミッタ回路
によって与えられることができてバイポーラトランジス
タの高周波可能出力および／またはスイッチング速度の
増加を可能ならしめるように、電気接続部10が別領域８
と第２活性デバイス領域６との間に設けられる。
が、前記の部分2a内において第１pn接合部５と別領域８
または複数の別領域８の内側の１つとの間に離間して設
けられ、別領域８の存在に起因する容量性電流が入力ベ
ース−エミッタ回路よりも出力コレクタ−エミッタ回路
によって与えられることができてバイポーラトランジス
タの高周波可能出力および／またはスイッチング速度の
増加を可能ならしめるように、電気接続部10が別領域８
と第２活性デバイス領域６との間に設けられる。
【００１１】図１は、欧州特許公開公報第２８０３６８
号に記載されたのと同様ではあるが、本発明に従って第
２活性デバイス領域６に接続された付加領域９を有する
光検出バイポーラトランジスタの一部の略断面図であ
る。図１に示すように、付加領域９と第２活性デバイス
領域６間の電気接続部10は金属化部の一部の形である。
この実施例では、半導体１は単結晶珪素を有し、この単
結晶珪素内には、部分2aが、一方の導電形、この場合に
はｎ導電形の比較的低濃度にドープされた層により形成
され、この層は、半導体１の他方の主表面11に隣接した
一方の導電形のより高濃度にドープされた層2bに隣接す
る。これ等の層2aと2bは共にバイポーラトランジスタの
コレクタ領域を形成する。
号に記載されたのと同様ではあるが、本発明に従って第
２活性デバイス領域６に接続された付加領域９を有する
光検出バイポーラトランジスタの一部の略断面図であ
る。図１に示すように、付加領域９と第２活性デバイス
領域６間の電気接続部10は金属化部の一部の形である。
この実施例では、半導体１は単結晶珪素を有し、この単
結晶珪素内には、部分2aが、一方の導電形、この場合に
はｎ導電形の比較的低濃度にドープされた層により形成
され、この層は、半導体１の他方の主表面11に隣接した
一方の導電形のより高濃度にドープされた層2bに隣接す
る。これ等の層2aと2bは共にバイポーラトランジスタの
コレクタ領域を形成する。
【００１２】第１活性デバイス領域４はバイポーラトラ
ンジスタのベース領域を形成し、ｐ導電形不純物でドー
プされ、一方第２活性デバイス領域６はバイポーラトラ
ンジスタのエミッタ領域を形成し、ｎ導電形である。
ンジスタのベース領域を形成し、ｐ導電形不純物でドー
プされ、一方第２活性デバイス領域６はバイポーラトラ
ンジスタのエミッタ領域を形成し、ｎ導電形である。
【００１３】図１の実施例では３つの別領域８が示され
ているが、これより多くも少なくもすることができる。
これ等の別領域８は、フローティング領域すなわち電気
接続のない領域で、第１pn接合部５がデバイスの動作の
１つのモードにおいて逆バイアスされた時に別領域が空
乏領域を側方に外向きに拡げて一方の主表面３における
電界を減少し、これにより第１pn接合部５のブレークダ
ウン電圧を増すように働くように、第１pn接合部５の空
乏領域のひろがり内にある。
ているが、これより多くも少なくもすることができる。
これ等の別領域８は、フローティング領域すなわち電気
接続のない領域で、第１pn接合部５がデバイスの動作の
１つのモードにおいて逆バイアスされた時に別領域が空
乏領域を側方に外向きに拡げて一方の主表面３における
電界を減少し、これにより第１pn接合部５のブレークダ
ウン電圧を増すように働くように、第１pn接合部５の空
乏領域のひろがり内にある。
【００１４】各別領域８と付加領域９は、部分2aと光感
知pn接合部18, 19を形成する。光検出トランジスタが検
出すべく設計された波長範囲内の光を透過することので
きる不活性層12、例えば別領域８上に所謂ブリード(ble
ed) 抵抗を与える二酸化珪素の層または高抵抗の酸素含
有多結晶珪素の層が、別領域８を被覆するように主表面
３上に設けられる。前記の不活性層12に形成された窓
は、金属化部13の一部によって第２活性デバイス領域６
への接触を可能にする。この実施例では、金属化部13の
部分は、第２活性デバイス領域６と付加領域９の間を電
気的に接続するように、不活性層12の別の窓を経て付加
領域９とも接触する。金属化部14が他方の主表面11にや
はり設けられ、コレクタ領域2a, 2bへの電気接続部を与
える。
知pn接合部18, 19を形成する。光検出トランジスタが検
出すべく設計された波長範囲内の光を透過することので
きる不活性層12、例えば別領域８上に所謂ブリード(ble
ed) 抵抗を与える二酸化珪素の層または高抵抗の酸素含
有多結晶珪素の層が、別領域８を被覆するように主表面
３上に設けられる。前記の不活性層12に形成された窓
は、金属化部13の一部によって第２活性デバイス領域６
への接触を可能にする。この実施例では、金属化部13の
部分は、第２活性デバイス領域６と付加領域９の間を電
気的に接続するように、不活性層12の別の窓を経て付加
領域９とも接触する。金属化部14が他方の主表面11にや
はり設けられ、コレクタ領域2a, 2bへの電気接続部を与
える。
【００１５】図１に示した光検出バイポーラトランジス
タは、通常の半導体処理技術を用いてつくることができ
る。特に、ベース領域４、付加領域９および別領域８
は、適当なマスクを通して例えば硼素の注入によってｐ
導電形不純物を導入することにより同時に形成すること
ができる。
タは、通常の半導体処理技術を用いてつくることができ
る。特に、ベース領域４、付加領域９および別領域８
は、適当なマスクを通して例えば硼素の注入によってｐ
導電形不純物を導入することにより同時に形成すること
ができる。
【００１６】付加領域９は、電気接続部10を形成する金
属化部による良好なオーム接触を可能にしまた望ましく
ない大きな電界を生じるおそれのあるpn接合部19の過度
の彎曲を避けるように十分に大きくなければならない。
さもなければ、この付加領域９は、該付加領域９によっ
て占められる面積を減少するように、実際的に可能な限
り小さく形成することができる。加えて、付加領域９は
エミッタ領域６に電気的に接続されているため第１pn接
合部５とpn接合部19の隣接部分はデバイスの動作時共に
逆バイアスされるので、付加領域９は、第１pn接合部５
とpn接合部19に関係した空乏領域が零バイアス下で出会
う程は近くないが、ベース領域４に極く近く位置される
ことができる。
属化部による良好なオーム接触を可能にしまた望ましく
ない大きな電界を生じるおそれのあるpn接合部19の過度
の彎曲を避けるように十分に大きくなければならない。
さもなければ、この付加領域９は、該付加領域９によっ
て占められる面積を減少するように、実際的に可能な限
り小さく形成することができる。加えて、付加領域９は
エミッタ領域６に電気的に接続されているため第１pn接
合部５とpn接合部19の隣接部分はデバイスの動作時共に
逆バイアスされるので、付加領域９は、第１pn接合部５
とpn接合部19に関係した空乏領域が零バイアス下で出会
う程は近くないが、ベース領域４に極く近く位置される
ことができる。
【００１７】図１に示すように、別領域８は付加領域９
よりも広い。この別領域８の実際の数、幅、深さおよび
間隔は、第１pn接合部５に所望のブレークダウン電圧を
与えるように公知のように決められ、また例えば欧州特
許公開公報第１１５０９３号および同第１２４１３９号
公報に記載されたように調製されることができる。代表
的には、別領域８は、隣接の別の別領域８との間の空乏
層内に約５ボルトの電位降下を与えるように離すことが
できる。
よりも広い。この別領域８の実際の数、幅、深さおよび
間隔は、第１pn接合部５に所望のブレークダウン電圧を
与えるように公知のように決められ、また例えば欧州特
許公開公報第１１５０９３号および同第１２４１３９号
公報に記載されたように調製されることができる。代表
的には、別領域８は、隣接の別の別領域８との間の空乏
層内に約５ボルトの電位降下を与えるように離すことが
できる。
【００１８】図１のデバイスの動作時、第１pn接合部５
は、エミッタおよびコレクタ金属化部13および14の両端
に加えられた電圧により逆バイアスされる。かくて形成
された空乏層は、別領域８が該空乏層内にあるようにこ
れ等別領域８により側方に外向きにひろげられ、表面電
界を低減することにより、第１pn接合部５のブレークダ
ウン電圧を増す。
は、エミッタおよびコレクタ金属化部13および14の両端
に加えられた電圧により逆バイアスされる。かくて形成
された空乏層は、別領域８が該空乏層内にあるようにこ
れ等別領域８により側方に外向きにひろげられ、表面電
界を低減することにより、第１pn接合部５のブレークダ
ウン電圧を増す。
【００１９】トランジスタが検出すべく設計された波長
範囲の光が不活性層12に入射して半導体１内に透過され
ると、電子・正孔対が半導体内および光感知pn接合部1
8, 19の付近に発生され、かくて発生された電子・正孔
対の正孔は、側方にひろがった空乏領域のドリフト電界
によって第１活性デバイス領域すなわちベース領域に向
かってスイープ(sweep) され、一方電子はコレクタ領域
2a, 2bにスイープされる。図１に示したように、多数の
別領域８がある場合には、外側の別領域８付近に光電的
に発生された電子・正孔対の正孔は、これ等正孔はベー
ス領域に向かってスイープされるので、ベース領域４と
正孔が光電的に発生された領域との間にある１つまたは
それ以上の別領域８によって吸収され、次いで空乏領域
に再注入されることができる。
範囲の光が不活性層12に入射して半導体１内に透過され
ると、電子・正孔対が半導体内および光感知pn接合部1
8, 19の付近に発生され、かくて発生された電子・正孔
対の正孔は、側方にひろがった空乏領域のドリフト電界
によって第１活性デバイス領域すなわちベース領域に向
かってスイープ(sweep) され、一方電子はコレクタ領域
2a, 2bにスイープされる。図１に示したように、多数の
別領域８がある場合には、外側の別領域８付近に光電的
に発生された電子・正孔対の正孔は、これ等正孔はベー
ス領域に向かってスイープされるので、ベース領域４と
正孔が光電的に発生された領域との間にある１つまたは
それ以上の別領域８によって吸収され、次いで空乏領域
に再注入されることができる。
【００２０】別領域８はかくして第１pn接合部のブレー
クダウン電圧を増すためのエッジターミネーションシス
テム(edge termination system) を与える。同時に、別
領域８で占められる面積は、集光の面積を別領域８の数
したがってブレークダウン電圧に従って増加することが
できるようにする集光面積とし用いられる。
クダウン電圧を増すためのエッジターミネーションシス
テム(edge termination system) を与える。同時に、別
領域８で占められる面積は、集光の面積を別領域８の数
したがってブレークダウン電圧に従って増加することが
できるようにする集光面積とし用いられる。
【００２１】光が光検出トランジスタに最早や入射しな
いと、勿論トランジスタが最早や導通しないことが望ま
れる。けれども、別領域８の存在により生じるベース−
コレクタ容量付加のために、トランジスタがスイッチオ
フするのが遅くなり、特にデバイスが多数の別領域８を
有する非常に高電圧のトランジスタの場合には高周波用
に適しないであろう。付加領域９を設けることによっ
て、別領域８に基因する容量性電流をベース領域４へよ
りもエミッタ領域６に流させ、このため、この電流は、
入力ベース−エミッタ回路よりは出力回路すなわちコレ
クタ−エミッタ回路に与えられ、高周波ゲインおよび／
またはスイッチング速度の増加を可能にする。
いと、勿論トランジスタが最早や導通しないことが望ま
れる。けれども、別領域８の存在により生じるベース−
コレクタ容量付加のために、トランジスタがスイッチオ
フするのが遅くなり、特にデバイスが多数の別領域８を
有する非常に高電圧のトランジスタの場合には高周波用
に適しないであろう。付加領域９を設けることによっ
て、別領域８に基因する容量性電流をベース領域４へよ
りもエミッタ領域６に流させ、このため、この電流は、
入力ベース−エミッタ回路よりは出力回路すなわちコレ
クタ−エミッタ回路に与えられ、高周波ゲインおよび／
またはスイッチング速度の増加を可能にする。
【００２２】一方の場合には付加領域９をベース領域４
に接続し、他の場合には付加領域９をアースして、０と
700（または1100) ボルトの間で振動する正弦波電圧を
ベース領域４とコレクタ領域2a, 2bの間に加えた場合の
実験が行われた。1 KHz と10KHz の正弦波周波数に対し
ては、コレクタ−ベース容量は、付加領域９が大地より
もベース領域に接続された時に約1/2 に低減されること
がわかった。
に接続し、他の場合には付加領域９をアースして、０と
700（または1100) ボルトの間で振動する正弦波電圧を
ベース領域４とコレクタ領域2a, 2bの間に加えた場合の
実験が行われた。1 KHz と10KHz の正弦波周波数に対し
ては、コレクタ−ベース容量は、付加領域９が大地より
もベース領域に接続された時に約1/2 に低減されること
がわかった。
【００２３】したがって、光は最早や不活性層12に入射
しないが部分2aにわたって延在する空乏領域を有する第
１pn接合部５が未だ逆バイアスされていると、電子は部
分2aから去り、正孔はベース領域４から去り、別領域８
は、その結果流れる電流でコレクタ−ベース容量電流を
形成する。別領域８よりの正孔電流は、pn接合部が順バ
アイスされた部分80すなわち次の別領域または最も内側
の別領域８の場合には付加領域に隣接した部分で該領域
を出る。別領域８を出た後、正孔は、殆どの場合、第１
pn接合部により近い別領域８によって吸収され、再注入
されて、空乏領域内のドリフト電界により第１pn接合部
に向かって移動され、このため正孔電流の大部分は付加
領域９に移り、そこから電気接続部10を経てエミッタ金
属化部13に移る。同様に、動作電圧がエミッタ金属化部
13より除かれると、電気接続部10は、合成正孔電流を、
逆方向すなわちベース領域４よりも電気接続部10を経て
付加領域９と別領域８に流させ、このため再び電流が出
力コレクタ−エミッタ回路によって与えられる。
しないが部分2aにわたって延在する空乏領域を有する第
１pn接合部５が未だ逆バイアスされていると、電子は部
分2aから去り、正孔はベース領域４から去り、別領域８
は、その結果流れる電流でコレクタ−ベース容量電流を
形成する。別領域８よりの正孔電流は、pn接合部が順バ
アイスされた部分80すなわち次の別領域または最も内側
の別領域８の場合には付加領域に隣接した部分で該領域
を出る。別領域８を出た後、正孔は、殆どの場合、第１
pn接合部により近い別領域８によって吸収され、再注入
されて、空乏領域内のドリフト電界により第１pn接合部
に向かって移動され、このため正孔電流の大部分は付加
領域９に移り、そこから電気接続部10を経てエミッタ金
属化部13に移る。同様に、動作電圧がエミッタ金属化部
13より除かれると、電気接続部10は、合成正孔電流を、
逆方向すなわちベース領域４よりも電気接続部10を経て
付加領域９と別領域８に流させ、このため再び電流が出
力コレクタ−エミッタ回路によって与えられる。
【００２４】別領域８は、第１pn接合部５のまわりに延
在し且つベース領域４に対して同様な周辺形状（平面図
で見て）を有する環状領域すなわちリングとすることが
できる。したがって、例えば、ベース領域４と別領域８
は円形の周辺を有することができる。代わりに或いはこ
れに加えて、別領域８は、第１活性デバイス領域４を取
囲むように配された、隔離されたアイランドとして設け
ることができる。付加領域９は平面図で見た場合、ベー
ス領域４と別領域８と同様な幾何を有するのが普通であ
る。
在し且つベース領域４に対して同様な周辺形状（平面図
で見て）を有する環状領域すなわちリングとすることが
できる。したがって、例えば、ベース領域４と別領域８
は円形の周辺を有することができる。代わりに或いはこ
れに加えて、別領域８は、第１活性デバイス領域４を取
囲むように配された、隔離されたアイランドとして設け
ることができる。付加領域９は平面図で見た場合、ベー
ス領域４と別領域８と同様な幾何を有するのが普通であ
る。
【００２５】エミッタ領域６と付加領域９間の電気接続
部10の存在は、エミッタ領域６への光電的に発生された
正孔電流の幾らかを分路し、かくして不活性層12に入射
する光に対する光検出トランジスタの感度を減少するこ
とができる。けれども、電気接続部10によってエミッタ
領域６に運ばれる正孔電流の割合は、感光度とスイッチ
ング速度（または高周波動作）間の所望のバランスを得
るために調節することができる。これは、電気接続部10
とデバイス構造を、電気接続部10で与えられる導電路が
デバイス動作時すなわち光が不活性層12に入射した時半
導体１内における付加領域９からベース領域４への正孔
の通路に匹敵する抵抗を有するように設計することによ
って達成することができるであろう。より簡単な一方法
は、電気接続部10を抵抗デバイダの一部とすることであ
ろう。したがって、電気接続部10は抵抗デバイダの第１
抵抗を形成し、この抵抗デバイダは、付加領域９を、該
第１抵抗を経て第２活性デバイス領域６にまた第２抵抗
を経て第１活性デバイス領域４に接続することができ
る。第１と第２抵抗の値は夫々適当に選ばれる。第１と
第２抵抗は、外部（すなわち別個の）抵抗で形成するか
または金属化部によって設けることができる。図１と２
は共に光検出トランジスタにおけるこのような抵抗デバ
イダの一実施例の断面図を示す。この実施例では、図１
に関して説明したように、第１抵抗は、第２活性デバイ
ス領域６と付加領域９の間を接続する電気接続部10を形
成する金属化部分の抵抗で形成される。第２抵抗は、付
加領域９を第１活性デバイス領域に接続する金属化部分
20の抵抗で形成される。図２は、付加領域９と第１活性
デバイス領域の間に第２抵抗を形成するために設けられ
た金属化部分20を示すために図１の断面と平行ではある
がこの断面よりずらした図１と同じ光検出トランジスタ
の断面図である。
部10の存在は、エミッタ領域６への光電的に発生された
正孔電流の幾らかを分路し、かくして不活性層12に入射
する光に対する光検出トランジスタの感度を減少するこ
とができる。けれども、電気接続部10によってエミッタ
領域６に運ばれる正孔電流の割合は、感光度とスイッチ
ング速度（または高周波動作）間の所望のバランスを得
るために調節することができる。これは、電気接続部10
とデバイス構造を、電気接続部10で与えられる導電路が
デバイス動作時すなわち光が不活性層12に入射した時半
導体１内における付加領域９からベース領域４への正孔
の通路に匹敵する抵抗を有するように設計することによ
って達成することができるであろう。より簡単な一方法
は、電気接続部10を抵抗デバイダの一部とすることであ
ろう。したがって、電気接続部10は抵抗デバイダの第１
抵抗を形成し、この抵抗デバイダは、付加領域９を、該
第１抵抗を経て第２活性デバイス領域６にまた第２抵抗
を経て第１活性デバイス領域４に接続することができ
る。第１と第２抵抗の値は夫々適当に選ばれる。第１と
第２抵抗は、外部（すなわち別個の）抵抗で形成するか
または金属化部によって設けることができる。図１と２
は共に光検出トランジスタにおけるこのような抵抗デバ
イダの一実施例の断面図を示す。この実施例では、図１
に関して説明したように、第１抵抗は、第２活性デバイ
ス領域６と付加領域９の間を接続する電気接続部10を形
成する金属化部分の抵抗で形成される。第２抵抗は、付
加領域９を第１活性デバイス領域に接続する金属化部分
20の抵抗で形成される。図２は、付加領域９と第１活性
デバイス領域の間に第２抵抗を形成するために設けられ
た金属化部分20を示すために図１の断面と平行ではある
がこの断面よりずらした図１と同じ光検出トランジスタ
の断面図である。
【００２６】図３は、通常の、すなわち光検出素子でな
いバイポーラトランジスタの図１と同様の断面図であ
る。このバイポーラトランジスタはやはり軸Ａのまわり
に対称とすることができる。図３より明らかなように、
このデバイスと図１のデバイスとの主な相違は、エミッ
タ金属化部13を形成するためにデポジットされた金属化
部が、離隔したベース接点15をも与えることができるよ
うに不活性層12内に形成されたことである。若し所望な
らば、図１に示したトランジスタの場合のように、電気
接続部10が、付加領域９をベース領域４にも接続する抵
抗デバイダの部分を形成することができる。
いバイポーラトランジスタの図１と同様の断面図であ
る。このバイポーラトランジスタはやはり軸Ａのまわり
に対称とすることができる。図３より明らかなように、
このデバイスと図１のデバイスとの主な相違は、エミッ
タ金属化部13を形成するためにデポジットされた金属化
部が、離隔したベース接点15をも与えることができるよ
うに不活性層12内に形成されたことである。若し所望な
らば、図１に示したトランジスタの場合のように、電気
接続部10が、付加領域９をベース領域４にも接続する抵
抗デバイダの部分を形成することができる。
【００２７】図３に示したデバイスは図１に示したデバ
イスと同様に働き、この場合ベース接点よりのベース駆
動信号の除去が、スイッチングオフまたは図１の不活性
層12への光入射の阻止に相当する。
イスと同様に働き、この場合ベース接点よりのベース駆
動信号の除去が、スイッチングオフまたは図１の不活性
層12への光入射の阻止に相当する。
【００２８】エミッタ領域６は任意の所望の公知の幾何
を有することができる。例えばエミッタ領域６は、複数
の分離したエミッタフィンガで形成してもよく、或いは
または、例えば２つの背面結合くし形(back-to-back co
mb shape) または環の境界を規定するフレームの形の中
空形状とすることができる。エミッタ領域が中空形状の
場合には、デバイスは図に点線で示した軸Ａのまわりに
対称的にすることができる。
を有することができる。例えばエミッタ領域６は、複数
の分離したエミッタフィンガで形成してもよく、或いは
または、例えば２つの背面結合くし形(back-to-back co
mb shape) または環の境界を規定するフレームの形の中
空形状とすることができる。エミッタ領域が中空形状の
場合には、デバイスは図に点線で示した軸Ａのまわりに
対称的にすることができる。
【００２９】本発明は、他の半導体デバイス、特に他の
バイポーラデバイスに適用することができる。以上説明
したデバイスは縦形デバイスすなわち電流路（すなわち
コレクタとエミッタまたはソースとドレイン間の）が一
方の主表面３と他方の主表面11の間にあるデバイスであ
るが、横形デバイスすなわち主電流路が一方の主表面３
に平行なデバイスにも適応されることができる。更にま
た、以上説明した導電形は逆にすることもでき、例え
ば、第１層2bを例えばサイリスタを形成するために、一
方の導電形ではなく反対の導電形とすることもできる。
その上、本発明は珪素以外の半導体材料に適用すること
ができる。以上の説明より、その他の変形も当業者には
明らかであろう。
バイポーラデバイスに適用することができる。以上説明
したデバイスは縦形デバイスすなわち電流路（すなわち
コレクタとエミッタまたはソースとドレイン間の）が一
方の主表面３と他方の主表面11の間にあるデバイスであ
るが、横形デバイスすなわち主電流路が一方の主表面３
に平行なデバイスにも適応されることができる。更にま
た、以上説明した導電形は逆にすることもでき、例え
ば、第１層2bを例えばサイリスタを形成するために、一
方の導電形ではなく反対の導電形とすることもできる。
その上、本発明は珪素以外の半導体材料に適用すること
ができる。以上の説明より、その他の変形も当業者には
明らかであろう。
【図１】本発明の半導体デバイスの一実施例の一部の断
面図
面図
【図２】図１の断面と平行であるが、図１よりずらした
半導体デバイスの一部の断面図
半導体デバイスの一部の断面図
【図３】本発明の半導体デバイスの別の実施例の一部の
断面図
断面図
2a, 2b コレクタ領域の部分 ３, 11 主表面 ４ 第１活性デバイス領域 ５ 第１pn接合部 ６ 第２活性デバイス領域 ７ 第２pn接合部 ８ 別領域 ９ 付加領域 10 電気接続部 12 不活性層 15 ベース接点 18 光感知pn接合部
Claims (5)
- 【請求項１】 一方の主表面に隣接した一方の導電形の
部分を有する半導体と、前記の一方の主表面で終わり且
つデバイスの動作の少なくとも１つのモードにおいて逆
バイアスされる第１pn接合部を前記の部分と形成する第
１活性デバイス領域と、この第１活性デバイス領域内に
設けられ、前記の一方の主表面で終わる第２pn接合部を
前記の第１活性デバイス領域と形成する第２活性デバイ
ス領域と、前記の部分内に前記の一方の主表面に隣接し
て存し、第１pn接合の逆ブレークダウン電圧を増すため
にデバイスの動作の１つのモードにおいて該第１pn接合
の空乏領域のひろがり内にあるようにこの第１pn接合を
取囲み且つこれより離間されて位置する反対導電形の１
つまたはそれ以上の別領域とを有する半導体デバイスに
おいて、前記の部分内において第１pn接合と１つまたは
複数の別領域の内側の１つとの間に、１つまたは複数の
別領域から第１pn接合に向って流れる反対導電形の電荷
キャリヤを集めるために第１pn接合を取囲み且つこれよ
り離間して位置する反対導電形の付加領域を設け、この
付加領域と第２活性デバイス領域との間に電気接続部を
設けることにより、別領域の存在に起因する容量性電流
が第２活性デバイス領域に向けられることを特徴とする
半導体デバイス。 - 【請求項２】 電気接続部は第２活性デバイス領域の金
属化部によって設けられ、この金属化部は、付加領域な
らびに第２活性デバイス領域に接続されるが、第１活性
デバイス領域より隔離された請求項１記載の半導体デバ
イス。 - 【請求項３】 電気接続部は抵抗デバイダの第１抵抗を
形成し、この抵抗デバイダは、付加領域を、第１抵抗を
経て第２活性デバイス領域にまた第２抵抗を経て第１活
性デバイス領域に接続する請求項１または２記載の半導
体デバイス。 - 【請求項４】 半導体デバイスは縦形デバイスより成
り、前記の部分は、少なくとも半導体の他方の主表面に
向かって延在する第３活性デバイス領域の部分を形成す
る請求項１ないし３の何れか１項記載の半導体デバイ
ス。 - 【請求項５】 第１及び第２活性デバイス領域は夫々バ
イポーラトランジスタのベース及びエミッタ領域を形成
する請求項１ないし３の何れか１項記載の半導体デバイ
ス。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB9000531A GB2239986A (en) | 1990-01-10 | 1990-01-10 | A semiconductor device with increased breakdown voltage |
| GB9000531.5 | 1990-01-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04211133A JPH04211133A (ja) | 1992-08-03 |
| JPH0793314B2 true JPH0793314B2 (ja) | 1995-10-09 |
Family
ID=10669068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3044518A Expired - Fee Related JPH0793314B2 (ja) | 1990-01-10 | 1991-01-09 | 半導体デバイス |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5083176A (ja) |
| EP (1) | EP0436988B1 (ja) |
| JP (1) | JPH0793314B2 (ja) |
| DE (1) | DE69023625T2 (ja) |
| GB (1) | GB2239986A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0571027A1 (en) * | 1992-05-21 | 1993-11-24 | Koninklijke Philips Electronics N.V. | Semiconductor device comprising a lateral DMOST with breakdown voltage raising zones and provisions for exchanging charge with the back gate region |
| ATE159126T1 (de) * | 1992-07-20 | 1997-10-15 | Koninkl Philips Electronics Nv | Halbleiteranordnung für hohe spannungen |
| US5677562A (en) * | 1996-05-14 | 1997-10-14 | General Instrument Corporation Of Delaware | Planar P-N junction semiconductor structure with multilayer passivation |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3936863A (en) * | 1974-09-09 | 1976-02-03 | Rca Corporation | Integrated power transistor with ballasting resistance and breakdown protection |
| NL8005995A (nl) * | 1980-11-03 | 1982-06-01 | Philips Nv | Halfgeleiderinrichting. |
| JPS60138963A (ja) * | 1983-12-27 | 1985-07-23 | Fuji Electric Co Ltd | 半導体装置 |
| JPH0646655B2 (ja) * | 1985-04-01 | 1994-06-15 | キヤノン株式会社 | 固体撮像装置 |
| JPS6273680A (ja) * | 1985-09-26 | 1987-04-04 | Nec Corp | ホト・トランジスタ |
| GB2201543A (en) * | 1987-02-25 | 1988-09-01 | Philips Electronic Associated | A photosensitive device |
-
1990
- 1990-01-10 GB GB9000531A patent/GB2239986A/en not_active Withdrawn
- 1990-12-18 DE DE69023625T patent/DE69023625T2/de not_active Expired - Fee Related
- 1990-12-18 EP EP90203405A patent/EP0436988B1/en not_active Expired - Lifetime
-
1991
- 1991-01-07 US US07/638,230 patent/US5083176A/en not_active Expired - Lifetime
- 1991-01-09 JP JP3044518A patent/JPH0793314B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0436988A2 (en) | 1991-07-17 |
| GB9000531D0 (en) | 1990-03-14 |
| GB2239986A (en) | 1991-07-17 |
| EP0436988A3 (en) | 1993-03-03 |
| EP0436988B1 (en) | 1995-11-15 |
| JPH04211133A (ja) | 1992-08-03 |
| DE69023625T2 (de) | 1996-06-20 |
| DE69023625D1 (de) | 1995-12-21 |
| US5083176A (en) | 1992-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6097074A (en) | Photo sensor and method for forming the same | |
| JPH04245478A (ja) | 光半導体装置 | |
| US4665422A (en) | Solid state image sensing device | |
| EP0436335B1 (en) | Photoelectric converting device | |
| US4047219A (en) | Radiation sensitive thyristor structure with isolated detector | |
| US4288807A (en) | Darlington circuit having an improved diode drain | |
| EP0118568B1 (en) | Semiconductor image pickup device | |
| JP4083553B2 (ja) | 光半導体装置 | |
| JPH0793314B2 (ja) | 半導体デバイス | |
| US4903103A (en) | Semiconductor photodiode device | |
| JPH1146010A (ja) | アバランシェフォトダイオード | |
| KR100366896B1 (ko) | 반도체 장치 | |
| JPH09260715A (ja) | ホトダイオード内蔵半導体集積回路 | |
| JP2746883B2 (ja) | 光電変換装置 | |
| JP3621314B2 (ja) | 受光装置 | |
| JP3510500B2 (ja) | 半導体受光装置の製造方法 | |
| JP2568074B2 (ja) | 光センサ集積回路 | |
| JPH02238664A (ja) | 回路内蔵受光素子 | |
| JP3553715B2 (ja) | 光半導体装置 | |
| JP3364989B2 (ja) | 分割光センサ−用アバランシェフォトダイオ−ド | |
| JP2657119B2 (ja) | 光半導体装置 | |
| JPH0513800A (ja) | 半導体装置 | |
| JPH09260501A (ja) | ホトダイオード内蔵半導体集積回路 | |
| JPH04151874A (ja) | 半導体装置 | |
| JP2706180B2 (ja) | 光電変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |