JPH04211148A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH04211148A
JPH04211148A JP2405203A JP40520390A JPH04211148A JP H04211148 A JPH04211148 A JP H04211148A JP 2405203 A JP2405203 A JP 2405203A JP 40520390 A JP40520390 A JP 40520390A JP H04211148 A JPH04211148 A JP H04211148A
Authority
JP
Japan
Prior art keywords
layer
insulating layer
contact hole
selective growth
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2405203A
Other languages
English (en)
Inventor
Takayuki Oba
隆之 大場
Shinji Miyagaki
真治 宮垣
Kenji Morishita
森下 健二
Narimoto Ri
成元 李
Seiichi Suzuki
清市 鈴木
Shige Hara
原   樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2405203A priority Critical patent/JPH04211148A/ja
Publication of JPH04211148A publication Critical patent/JPH04211148A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H10P14/42Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials using a gas or vapour
    • H10P14/43Chemical deposition, e.g. chemical vapour deposition [CVD]

Landscapes

  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
[00011
【産業上の利用分野]本発明は、IC,LSIなどの半
導体装置の製造方法、より詳しくは、半導体装置の多層
絶縁層に形成されたコンタクトホール内を気相選択成長
の金属によって充填する工程を含む配線形成方法に関す
る。 [0002] 【従来の技術】半導体装置の製造の際に、配線のステッ
プカバレッジ不良(段差での配線の断線や局地的な薄層
化)の防止および平坦な表面レベルの形成を達成するた
めに、コンタクトホール内のみを金属で埋めるようにす
る(金属のコンタクトホール内選択成長を施す)ことが
行われている。 [0003]金属の選択成長を利用した半導体装置の配
線の形成は、例えば、図13(a)および図13(b)
に示すようにして行われている。先ず、図13(a)に
示すように、半導体基板41であるシリコン(Si)基
板の上に4層の多層絶縁層42を通常の方法によって形
成する。シリコン基板41を熱酸化して、その表面に5
t02の第1絶縁層42aを形成し、その上にCVD(
Chemical Vapor Deposition
)法によってPSG (リン珪酸ガラス)を堆積して第
2絶縁層42bを形成する。次に、第2絶縁層42bの
上にSOG (スピンオングラス)を塗布して第3絶縁
層42cを形成し、そして、その上にCVD法によって
PSGを堆積して第4絶縁層42dを形成する。
【0004】半導体装置の製造では、層形成と選択エツ
チングを繰り返して行うので、装置表面が凹凸になり、
平坦化技術の一つにSOG層の塗布形成がある。SOG
はその後の加熱処理(CVD膜形成での基板加熱など)
時にさらには使用時にH20ガスを放出するので、PS
Gなどの絶縁層で覆われている。次いで、第4絶縁層4
2dの上にレジスト(図示せず)を塗布し、露光・現像
してレジストマスクを形成し、これをマスクとして絶縁
層42d、42c、42bおよび42aをRIE (リ
アクティブイオンエツチング)によって選択的にエツチ
ングしてコンタクトホール43を多層絶縁層42に設け
、このコンタクトホール43内に基板41のコンタクト
領域を表出させる。 [0005] レジストマスクを除去してから、図13
(b)に示すように、コンタクトホール43内に気相選
択成長法によりタングステン(W)を堆積(成長)させ
て、金属層(栓)44を形成する。この金属層44は基
板41とのコンタクトを取り、かつコンタクトホール4
3を埋めて、コンタクトホール縁での段差をなくして平
坦な表面にする。そして、金属層44および第4絶縁層
42dの上に所定の配線層例えば、アルミニウム配線)
45を形成することで、この配線層と基板41とは金属
層44を介して電気的に繋がっている。 [0006]気相選択成長の可能な金属にはタングステ
ンの他にアルミニウム(AI)、銅(Cu)、チタン(
Ti)、タンタル(Ta)、モリブデン(Mo)、ジル
コニウム(Zr)、金(Au)およびこれらのシリサイ
ドなどがある。 [0007]
【発明が解決しようとする課題】しかしながら、上述し
た従来の半導体装置配線の形成方法においては、気相選
択成長法によりコンタクトホール43内のみにタングス
テンを堆積して金属層44を形成する際に、特に、コン
タクトホール43の内壁に金属気相選択成長を促す絶縁
層であるSOG絶縁層42cが表出していると、図14
に示すように、SOG絶縁層42cの側壁部分でタング
ステン層46が異常成長してしまう。このために、最悪
の場合に、コンタクトホール43の上部で異常成長した
タングステン層46が穴を塞いでしまうことになり、成
長ガスがコンタクトホール43の内部に入らなくなって
金属層44の成長が止まり、断線に到る。そうでなくて
も、コンタクトホール43を金属層44で完全に埋め込
むことができず、金属層44の抵抗値が高くなってしま
う。 [0008]そこで、本発明は、コンタクトホール側壁
に金属気相選択成長を促す絶縁層が表出してしまうよう
な多層絶縁層であっても、コンタクトホール内を完全に
気相選択成長金属でもって埋め込んで配線を形成する方
法を提供することを目的としている。 [0009]
【課題を解決するための手段】
上述の目的が、下記工程(ア)〜(力):(ア)半導体
基板の上に、少なくとも金属気相選択成長を促す絶縁層
と金属気相選択成長を促さない最上絶縁層とを含む多層
絶縁層を形成する工程、 (イ)多層絶縁層を選択エツチングして、半導体基板に
達するコンタクトホールを形成する工程、(つ)最上絶
縁層の表面にまで達しない厚さで、コンタクトホール内
に第1金属層を気相選択成長法で形成する工程、 (1)金属気相選択成長を促さない絶縁膜を、コンタク
トホールの内面および最上絶縁層の表面の全面に形成し
、第1金属層の表面が露出するように該絶縁膜を異方性
ドライエツチングしてコンタクトホールの側壁上に側壁
絶縁膜を形成する工程、 (オ)コンタクトホール内の第1金属層の上に、第2金
属層を気相選択成長法で該コンタクトホールを埋めるよ
うに形成する工程、および (力)第2金属層および前記最上絶縁層の上に配線層を
形成する工程、とを含んでなることを特徴とする半導体
装置の製造方法(配線の形成方法)によって達成される
【0010】 第1金属層は異方性ドライエツチングの際に、半導体基
板をエツチングから守エツチングストッパーの働きがあ
り、この第1金属層形成を上述とは異なる工程で行うこ
とができる。そこで、下記工程(キ)〜(セ):(キ)
半導体基板の上に、第1絶縁層を形成する工程、(り)
第1絶縁層を選択エツチングして、半導体基板を表出す
る第1コンタクトホールを形成する工程、(ケ)該第1
コンタクトホールを充填するように第1金属層を形成す
る工程、 (コ)第1絶縁層および第1金属層の上に、少なくとも
金属気相選択成長を促す絶縁層と金属気相選択成長を促
さない最上絶縁層とを含む多層絶縁層を形成する工程、
(す)多層絶縁層を選択エツチングして、第1金属層に
達する第2コンタクトホールを形成する工程、(シ)金
属気相選択成長を促さない絶縁膜を、第2コンタクトホ
ールの内面および最上絶縁層の表面の全面に形成し、第
1金属層の表面が露出するように該絶縁膜を異方性ドラ
イエツチングしてコンタクトホールの側壁上に側壁絶縁
膜を形成する工程、 (ス)第2コンタクトホール内の第1金属層の上に、第
2金属層を気相選択成長法で該コンタクトホールを埋め
るように形成する工程、および (セ)第2金属層および最上絶縁層の上に配線層を形成
する工程、とを含んでなることを特徴とする半導体装置
の製造方法によっても本発明の目的を達成することがで
きる。
【0011】さらに、本発明を半導体装置の多層配線構
造にも応用することができ、この場合には、半導体基板
に代えて下層配線層(第1配線層)を形成した後で、こ
の下層配線層とコンタクトするコンタクトホール内金属
層を一回の気相選択成長で形成し、その上に上層配線層
(第2配線層)を形成する。そこで、下記工程(ソ)〜
(テ): (ソ)半導体基板の上方に形成された第1配線層および
その下の層間絶縁層の上の全面に、少なくとも金属気相
選択成長を促す絶縁層と金属気相選択成長を促さない最
上絶縁層とを含む多層絶縁層を形成する工程、(夕)多
層絶縁層を選択エツチングして、第1配線層に達するコ
ンタクトホールを形成する工程、(チ)金属気相選択成
長を促さない絶縁膜を、コンタクトホールの内面および
最上絶縁層の表面の全面に形成し、第1配線層の表面が
露出するように該絶縁膜を異方性ドライエツチングして
コンタクトホールの側壁上に側壁絶縁膜を形成する工程
、 (ツ)金属層を気相選択成長法でコンタクトホールを埋
めるように形成する工程、および (テ)金属層および前記最上絶縁層の上に第2配線層を
形成する工程、 とを含んでなることを特徴とする半導体装置の製造方法
によっても本発明の目的を達成することができる。 [0012]金属気相選択成長を促す絶縁層の材料には
、例えば、SiO2、SOG、ポリイミドなどがあり、
金属気相選択成長を促さない最上絶縁層ないし絶縁膜の
材料には、PSG(phosphosilicate 
glass)、BSG(boro−silicate 
glass)、BPSG(boro−phosphos
ilicate glass)、などがある。なお、5
i02、SiNおよびAl2O3は、含有水分や表面状
態によって選択成長を促す場合にも、促さない場合にも
なりうる。 [0013]気相選択成長の金属には、タングステン、
アルミニウム、銅、チタン、タンタル、モリブデン、ジ
ルコニウム、金およびこれらのシリサイドがあり、特に
、タングステンの気相選択成長が好ましい。また、多層
配線構造での第1配線層の材料には、アルミニウム、タ
ングステン、チタン、金属シリサイド、窒化チタン、タ
ンタル、モリブデン、ジルコニウムおよび金がある。 [0014]
【作用】本発明では、半導体基板ないし下層配線層の上
に多層絶縁層を形成し、この多層絶縁層に設けたコンタ
クトホールの側壁に金属気相選択成長を促す絶縁層が表
出するが、金属気相選択成長を促さない側壁絶縁膜をコ
ンタクトホールの側面を覆うように形成しておくことに
よって金属気相選択成長で異常成長を回避してコンタク
トホールを金属で埋めることができる。 [0015]
【実施例】以下、添付図面を参照して、本発明の実施態
様例によって本発明の詳細な説明する。 (1)第1実施態様例 図1は本発明にかかる第1形成方法に従って形成した配
線を備えた半導体装置の概略部分断面図であり、図2〜
図5はそのための形成工程での半導体装置の概略部分断
面図である。 [0016]図1において、例えば、シリコン半導体基
板1の上に形成される4層の多層絶縁層2がSiO2絶
縁層2aと、PSG絶縁層2bと、SOG絶縁層2cと
、PSG絶縁層2dとからなる。この多層絶縁層2にコ
ンタクトホールが設けられ、その中に、薄い第1タング
ステン層4と、コンタクトホール側面上のPSG絶縁膜
(金属気相選択成長を促さない側壁絶縁膜)5aと、コ
ンタクトホールを埋め尽くす第2タングステン層6とが
形成されている。そして、第2タングステン層6と多層
絶縁層2との上に所定の配線層(アルミニウム配線層)
7が設けられている。 [0017] このような半導体装置の配線を次のよう
にして形成する。先ず、図2に示すように、シリコン基
板1を熱酸化して、厚さ1100nのSiO2の第1絶
縁層2aを基板1上に形成する。第1絶縁層2aの上に
、CVD法によりPSGを堆積して厚さ200nmの第
2絶縁層2bを形成し、その上にSOGを回転塗布して
厚さ400nmの第3絶縁層2cを形成する。そして、
第3絶縁層2cの上に、CVD法によりPSGを堆積し
て厚さ200nmの第4絶縁層2dを形成して、合計厚
さ900nmの多層絶縁層2を形成する。 [0018]次いで、第4絶縁層2dの上にレジスト(
図示せず)を塗布し、露光・現像してレジストマスクを
形成し、これをマスクとして絶縁層2d、2c、2bお
よび2aを、例えば、RIEによって選択的にエツチン
グしてコンタクトホール3を多層絶縁層2に設け、この
コンタクトホール3内に基板1のコンタクト領域を表出
させる。 [0019] レジストマスクを除去してから、図3に
示すように、コンタクトホール3内に気相選択成長法に
よりタングステン(W)を堆積(成長)させて、SOG
第3絶縁層2cに達しない厚さ(例えば、200nm)
の第1タングステン(金属)層4を形成する。ここでは
、PSG第2絶縁層2bの途中までの高さまでタングス
テンを選択成長しており、絶縁層2b、2C12dは側
面が露出している。また、ここでの気相選択成長条件は
、気相成長ガスがWF6ガス10sccm、 S i 
H4ガス5 secmおよびH2ガス1000secm
であり、基板加熱温度(成長温度)が320℃であり、
圧力が0.1Torrである。なお、SiO2絶縁層2
aおよびSOG絶縁層2cの露出表面においても、タン
グステンの堆積が生じるが、形成厚さを適宜薄くしであ
るので、問題を引き起こす程度にはなっていない。 (00201次に、図4に示すように、第1タングステ
ン層4、コンタクトホール3の側面およびPSG第4絶
縁層2dの全面にプラズマCVD法によってPSG (
金属気相選択成長を促さない絶縁物)を堆積して、厚さ
50nmの絶縁膜5を形成する。
【0021】図5に示すように、第1タングステン層4
の表面が表出するまで絶縁膜5をRIEによって異方性
エツチングして、コンタクトホール3の側面上の絶縁膜
を残して側壁絶縁膜5aとする。この側壁絶縁膜5aに
よって、露出していたSOG絶縁層2cを含めた多層絶
縁層2の側面は覆われる。このエツチングの際に、第1
タングステン層4がRIEに対するエツチングストッパ
となり、半導体基板1がダメージを受けることはない。 [00221次に、図6に示すように、側壁絶縁膜5a
付のコンタクトホール3内に気相選択成長法によりタン
グステン(W)を堆積(成長)させて、コンタクトホー
ルを埋め尽くす程の厚さ(例えば、700nm)の第2
タングステン(金属)層6を形成する。このようにして
タングステンの選択成長でコンタクトホールを完全に(
異常成長部分なしで)埋めることができる。ここでの気
相選択成長条件は、第1タングステン層4の場合と同じ
であり、成長時間が形成厚さに応じて長くなっている。 [0023] このようにコンタクトホール3を第1お
よび第2タングステン層4.6で埋め込んで表面を平坦
化したところで、次に、第2タングステン層6およびP
SG第4絶縁層2dの上に所定の配線層(アルミニウム
配線層)7を通常の工程にしたがって形成して、図1に
示すような配線構造が得られる。 [0024] SOG第3絶縁層2cが金属気相選択成
長を促す絶縁層であるが、SOGの他にもポリイミドな
どの材料はその表面に気相成長核があってそこに金属が
成長速度は遅いが堆積してしまう。また、金属気相選択
成長を促さない最上絶縁層ないし絶縁膜の材料には、P
SGの他にBSG 、 BPSGなどがあり、これらの
材料が金属選択成長を促さない理由は、これらの材料は
通常の工程において含有水分がSOGなどと比較して少
ないために、水により酸化されることがなく、活性種が
できず、原料ガスと反応しにくいからである。なお、S
iO2、SiN 、 Al2O3などの材料は含有水分
や表面状態によって金属選択成長を促す材料にも、促さ
ない材料にもなる。そして、気相選択成長の金属には、
タングステンの他にアルミニウム、銅、チタン、タンタ
ル、モリブデン、ジルコニウム、金およびこれらのシリ
サイドがあり、特に、タングステンの気相選択成長が好
ましい。 [0025] (2)第2実施態様例 図7〜図11は、本発明にかかる第2形成方法に従って
形成する配線を備えた半導体装置の形成工程での半導体
装置の概略部分断面図であり、この半導体装置の配線を
、例えば、次のようにして形成する。 [0026]先ず、図7に示すように、シリコン基板1
1を熱酸化して、厚さ200nmのSiO2の第1絶縁
層12aを基板11上に形成する。第1絶縁層12aの
上にレジストマスク(図示せず)を通常のりソグラフィ
法(レジストの塗布、露光・現像)を形成してから、ウ
ェットエツチングによって第1絶縁層12aに第1コン
タクトホールを設け、基板11のコンタクト領域を表出
させる。  レジストマスクを除去してから、第1コン
タクトホール内に気相選択成長法によりタングステン(
W)を堆積(成長)させて、このコンタクトホールをほ
ぼ埋める厚さ200nmの第1タングステン(金属)層
14を形成する。ここでの気相選択成長条件は第1実施
態様例と同じで、気相成長ガスがWF6ガス10sec
m、 S i H4ガス5 secmおよびH2ガス1
000secmであり、基板加熱温度(成長温度)が3
20℃であり、圧力が0.IT。 rrである。 [0027]図8に示すように、第1絶縁層12aおよ
び第1タングステン層14の上に、プラズマCVD法に
より5iC)+ を堆積して厚さ200nmの第2絶縁
層12bを形成し、その上にSOGを回転塗布して厚さ
400nmの第3絶縁層12cを形成する。そして、第
3絶縁層12cの上に、CVD法によりPSGを堆積し
て厚さ200nmの第4絶縁層12dを形成して、合計
厚さ1μmの多層絶縁層12を形成する。そして、第4
絶縁層12dの上にレジスト(図示せず)を塗布し、露
光・現像してレジストマスクを形成し、これをマスクと
して絶縁層12d、12cおよび12bを、例えば、R
IEによって選択的にエツチングして第2コンタクトホ
ール13を多層絶縁層12に設け、このコンタクトホー
ル13内に第1タングステン層を表出させる。 [0028]次いで、図9に示すように、図4の場合と
同じに第1タングステン層14、第2コンタクトホール
13の側面およびPSG第4絶縁層12dの全面にプラ
ズマCVD法によってPSG (金属気相選択成長を促
さない絶縁物)を堆積して、厚さ50nmの絶縁膜15
を形成する。 [0029]図10に示すように、図5の場合と同じに
第1タングステン層14の表面が表出するまで絶縁膜1
5をRIEによって異方性エツチングして、コンタクト
ホール3の側面上の絶縁膜を残して側壁絶縁膜15aと
する。この側壁絶縁膜15aによって、露出していたS
OG絶縁層12cを含めた多層絶縁層12の側面は覆わ
れる。このエツチングの際に、第1タングステン層4が
RIEに対するエツチングストッパとなり、半導体基板
1がダメージを受けることはない。
【0030】次に、図11に示すように、側壁絶縁膜1
5a付のコンタクトホール13内に気相選択成長法によ
りタングステン(W)を堆積(成長)させて、コンタク
トホールを埋め尽くす程の厚さ(例えば、800nm)
の第2タングステン(金属)層16を形成する。このよ
うにしてタングステンの選択成長でコンタクトホールを
完全に(異常成長部分なしで)埋めることができる。こ
こでの気相選択成長条件は、第1タングステン層14の
場合と同じであり、成長時間が形成厚さに応じて長くな
っている。このように表面を平坦化したところで、次に
、第2タングステン層16およびPSG第4絶縁層12
dの上に所定の配線層(アルミニウム配線層)17を通
常の工程にしたがって形成して、所定の配線構造が得ら
れる。 [00311 (3)第3実施態様例 図12(a)および図12(b)は、本発明にかかる第
3形成方法に従って下層配線層の上に上層配線層を形成
する工程での半導体装置の概略部分断面図であり、この
半導体装置の多層配線を、例えば、次のようにして形成
する。 [0032]先ず、図12(a)に示すように、通常の
工程によりシリコン基板31を熱酸化して、厚さ500
nmのSiO2の絶縁層32を基板31上に形成する。 この絶縁層32の上に所定パターンの下層(第1)配線
層(例えは、アルミニウム配線層)33を形成する。次
に、絶縁層32および下層配線層33の全面に、プラズ
マCVD法により5i02を堆積して厚さ200nmの
第1絶縁層34aを形成し、その上にSOGを回転塗布
して厚さ200nmの第2絶縁層34bを形成する。そ
して、第2絶縁層34bの上に、CVD法によりPSG
を堆積して厚さ200nmの第3絶縁層34cを形成し
て、合計厚さ600nmの多層絶縁層34を形成する。 なお、SOG層は下層配線層のない絶縁層32のうえで
はその厚さが500nmである。そして、第3絶縁層3
4cの上にレジスト(図示せず)を塗布し、露光・現像
してレジストマスクを形成し、これをマスクとして絶縁
層34C134bおよび34aを、例えば、RIEによ
って選択的にエツチングしてコンタクトホール35を多
層絶縁層34に設け、このコンタクトホール35内に下
層配線層を表出させる。図4の場合と同じに下層配線層
33、コンタクトホール35の側面およびPSG第3絶
縁層34Cの全面にプラズマCVD法によってPSG 
(金属気相選択成長を促さない絶縁物)を堆積して、厚
さ50nmの絶縁膜を形成する。そして、図5の場合と
同じに下層配線層33の表面が表出するまで絶縁膜をR
IEによって異方性エツチングして、コンタクトホール
35の側面上に絶縁膜を残して側壁絶縁膜36とする。 この側壁絶縁膜36によって、露出していたSOG絶縁
層34bを含めた多層絶縁層34の側面は覆われる。 [0033]次に、図12(b)に示すように、側壁絶
縁膜36付のコンタクトホール35内に気相選択成長法
によりタングステン(W)を堆積(成長)させて、コン
タクトホールを埋め尽くす程の厚さ(例えば、600n
m)のタングステン(金属)層37を形成する。このよ
うにしてタングステンの選択成長でコンタクトホールを
完全に(異常成長部分なしで)埋めることができる。こ
こでの気相選択成長条件は、第1実施態様例と同じで、
気相成長ガスがWFeガス10secm、 S i H
4ガス5secmおよびH2ガス1000sccmであ
り、基板加熱温度(成長温度)が320℃であり、圧力
が0. ITorrである。このように表面を平坦化し
たところで、次に、タングステン層37およびPSG第
3絶縁層34cの上に所定の配線層(アルミニウム配線
層)38を通常の工程にしたがって形成して、所定の多
層配線構造が得られる。 [0034]なお、この多層配線構造での下層(第1)
配線層は、アルミニウムの他にタングステン、チタン、
金属シリサイド、窒化チタン、タンタル、モリブデン、
ジルコニウムおよび金の導体で構成することができる。 [0035]
【発明の効果】以上説明したように、本発明に係る半導
体装置配線の形成方法では、コンタクトホール側面に金
属気相選択成長を促す絶縁層があっても、その側面を金
属気相選択成長を促さない絶縁層で覆ってしまうので、
コンタクトホールを気相選択成長金属で完全に埋め込む
ことができて、コンタクトホールでの断線や抵抗値増大
の欠点のない配線を形成することができる。そして、コ
ンタクトホールでの段差を無くして表面平坦化に寄与す
る。
【図面の簡単な説明】
【図1】本発明に係る第1形成方法による配線を備えた
半導体装置の概略断面図である。
【図2】本発明に係る第1形成方法に従って配線を形成
している途中での半導体装置の概略断面図である。
【図3】本発明に係る第1形成方法に従って配線を形成
している途中での半導体装置の概略断面図である。
【図4】本発明に係る第1形成方法に従って配線を形成
している途中での半導体装置の概略断面図である。
【図5】本発明に係る第1形成方法に従って配線を形成
している途中での半導体装置の概略断面図である。
【図6】本発明に係る第1形成方法に従って配線を形成
している途中での半導体装置の概略断面図である。
【図7】本発明に係る第2形成方法に従って配線を形成
している途中での半導体装置の概略断面図である。
【図8】本発明に係る第2形成方法に従って配線を形成
している途中での半導体装置の概略断面図である。
【図9】本発明に係る第2形成方法に従って配線を形成
している途中での半導体装置の概略断面図である。
【図10】本発明に係る第2形成方法に従って配線を形
成している途中での半導体装置の概略断面図である。
【図11】本発明に係る第2形成方法による配線を備え
た半導体装置の概略断面図である。
【図12】 (a)は本発明に係る第3形成方法に従って配線を形成
している途中での半導体装置の概略断面図である。 (b)は本発明に係る第3形成方法による配線を備えた
半導体装置の概略断面図である。
【図13】 (a)は従来の形成方法に従って配線を形成している途
中での半導体装置の概略断面図である。 (b)は従来の形成方法による配線を備えた半導体装置
の概略断面図である。
【図14】従来の配線形成方法での問題点を説明する半
導体装置の概略断面図である。
【符号の説明】
1・・・半導体基板 2・・・多層絶縁層 3・・・コンタクトホール 4・・・第1金属層 5a・・・側壁絶縁膜 6・・・第2金属層 7・・・配線層 12・・・多層配線層 13・・・コンタクトホール 15・・・側壁絶縁膜 16・・・タングステン層 33・・・下層配線層 37・・・タングステン層 38・・・上層配線層
【図2】
【図4】
【図5】
【図1】
【図3】
【図6】
【図7】
【図8】
【図10】
【図9】
【図11】
【図12】
【図14】
【図13】
【手続補正書】
【提出日】平成3年1月24日
【手続補正1】
【補正対象項目名】図面
【補正対象項目名】図12
【補正方法】変更
【補正内容】
【図12】 フロントページの続き

Claims (16)

    【特許請求の範囲】
  1. 【請求項1】 下記工程(ア)〜(力):(ア)半導体
    基板(1)の上に、少なくとも金属気相選択成長を促す
    絶縁層(2c)と金属気相選択成長を促さない最上絶縁
    層(2d)とを含む多層絶縁層(2)を形成する工程、 (イ)前記多層絶縁層(2)を選択エツチングして、前
    記半導体基板(1)に達するコンタクトホール(3)を
    形成する工程、 (つ)前記最上絶縁層(2d)の表面にまで達しない厚
    さで、前記コンタクトホール(3)内に第1金属層(4
    )を気相選択成長法で形成する工程、(1)金属気相選
    択成長を促さない絶縁膜(5)を、前記コンタクトホー
    ル(3)の内面および前記最上絶縁層(2d)の表面の
    全面に形成し、前記第1金属層(4)の表面が露出する
    ように該絶縁膜(5)を異方性ドライエツチングして前
    記コンタクトホールの側壁上に側壁絶縁膜(5a)を形
    成する工程、 (オ)前記コンタクトホール内の前記第1金属層(4)
    の上に、第2金属層(6)を気相選択成長法で該コンタ
    クトホールを埋めるように形成する工程、および(力)
    前記第2金属層(6)および前記最上絶縁層(2d)の
    上に配線層(7)を形成する工程、とを含んでなること
    を特徴とする半導体装置の製造方法。
  2. 【請求項2】 前記金属気相選択成長を促す絶縁層(2
    C)は、5i02、SOG、窒化シリコン、Al2O3
    およびポリイミドからなる群から選ばれた一つであるこ
    とを特徴とする請求項1記載の方法。
  3. 【請求項3】 前記金属気相選択成長を促さない最上絶
    縁層(2d)は、PSG 、 BSG 、 PBSG、
     SiO2、SiNおよびAl2O3からなる群から選
    ばれた一つであることを特徴とする請求項1記載の方法
  4. 【請求項4】 前記金属気相選択成長を促さない絶縁膜
    (5)は、PSG 、 BSG 、 BPSG、 5i
    02、SiNおよびAl2O3からなる群から選ばれた
    一つであることを特徴とする請求項1記載の方法。
  5. 【請求項5】 前記第1金属層(4)および第2金属層
    (6)は、タングステン、アルミニウム、銅、チタン、
    タンタル、モリブデン、ジルコニウム、金およびこれら
    のシリサイドからなる群から選ばれた一つであることを
    特徴とする請求項1記載の方法。
  6. 【請求項6】 下記工程(キ)〜(セ):(キ)半導体
    基板(11)の上に、第1絶縁層(12a)を形成する
    工程、 (り)前記第1絶縁層(12a)を選択エツチングして
    、前記半導体基板(11)を表出する第1コンタクトホ
    ールを形成する工程、 (ケ)該第1コンタクトホールを充填するように第1金
    属層(14)を形成する工程、 (コ)前記第1絶縁層(12a)および第1金属層(1
    4)の上に、少なくとも金属気相選択成長を促す絶縁層
    (12c)と金属気相選択成長を促さない最上絶縁層(
    12d)とを含む多層絶縁層(12)を形成する工程、 (す)前記多層絶縁層(12)を選択エツチングして、
    前記第1金属層(14)に達する第2コンタクトホール
    (13)を形成する工程、 (シ)金属気相選択成長を促さない絶縁膜(15)を、
    前記第2コンタクトホール(13)の内面および前記最
    上絶縁層(12d)の表面の全面に形成し、前記第1金
    属層の表面が露出するように該絶縁膜(15)を異方性
    ドライエツチングして前記コンタクトホールの側壁上に
    側壁絶縁膜(15a)を形成する工程、(ス)前記第2
    コンタクトホール(13)内の前記第1金属層(14)
    の上に、第2金属層(16)を気相選択成長法で該コン
    タクトホール(13)を埋めるように形成する工程、お
    よび (セ)前記第2金属層および前記最上絶縁層(12d)
    の上に配線層を形成する工程、 とを含んでなることを特徴とする半導体装置の製造方法
  7. 【請求項7】 前記金属気相選択成長を促す絶縁層(1
    2c)は、5i02、SOG、窒化シリコン、Al2O
    3およびポリイミドからなる群から選ばれた一つである
    ことを特徴とする請求項6記載の方法。
  8. 【請求項8】 前記金属気相選択成長を促さない最上絶
    縁層(12d)は、PSG 、 BSG 、 BPSG
    、 SiO2、SiNおよびAl2O3からなる群から
    選ばれた一つであることを特徴とする請求項6記載の方
    法。
  9. 【請求項9】 前記金属気相選択成長を促さない絶縁膜
    (15)は、PSG 、 BSG 、 BPSG、 5
    i02、SiNおよびAl2O3からなる群から選ばれ
    た一つであることを特徴とする請求項6記載の方法。
  10. 【請求項10】  前記第1金属層(14)および第2
    金属層(16)は、タングステン、アルミニウム、銅、
    チタン、タンタル、モリブデン、ジルコニウム、金およ
    びこれらのシリサイドからなる群から選ばれた一つであ
    ることを特徴とする請求項6記載の方法。
  11. 【請求項11】  下記工程(ソ)〜(テ):(ソ)半
    導体基板(31)の上方に形成された第1配線層(33
    )およびその下の層間絶縁層(32)の上の全面に、少
    なくとも金属気相選択成長を促す絶縁層(34b)と金
    属気相選択成長を促さない最上絶縁層(34C)とを含
    む多層絶縁層(34)を形成する工程、(夕)前記多層
    絶縁層(34)を選択エツチングして、前記第1配線層
    (33)に達するコンタクトホール(35)を形成する
    工程、 (チ)金属気相選択成長を促さない絶縁膜を、前記コン
    タクトホールの内面および前記最上絶縁層の表面の全面
    に形成し、前記第1配線層(33)の表面が露出するよ
    うに該絶縁膜を異方性ドライエツチングして前記コンタ
    クトホールの側壁上に側壁絶縁膜(36)を形成する工
    程、 (ツ)金属層(37)を気相選択成長法で前記コンタク
    トホール(35)を埋めるように形成する工程、および
    (テ)前記金属層(37)および前記最上絶縁層の上に
    第2配線層(38)を形成する工程、 とを含んでなることを特徴とする半導体装置の製造方法
  12. 【請求項12】  前記金属気相選択成長を促す絶縁層
    (34b)は、5i02、SOG、窒化シリコン、Al
    2O3およびポリイミドからなる群から選ばれた一つで
    あることを特徴とする請求項11記載の方法。
  13. 【請求項13】  前記金属気相選択成長を促さない最
    上絶縁層(34c)は、PSG 、 BSG 、 BP
    SG、 5i02、SiNおよびAl2O3からなる群
    から選ばれた一つであることを特徴とする請求項11記
    載の方法。
  14. 【請求項14】  前記金属気相選択成長を促さない絶
    縁膜は、PSG 、 BSG 、 BPSG、 SiO
    2、SiNおよびAl2O3からなる群から選ばれた一
    つであることを特徴とする請求項11記載の方法。
  15. 【請求項15】  前記金属層(37)は、タングステ
    ン、アルミニウム、銅、チタンおよび金からなる群から
    選ばれた一つであることを特徴とする請求項11記載の
    方法。
  16. 【請求項16】  前記第1配線層(33)は、アルミ
    ニウム、タングステン、チタン、金属シリサイド、窒化
    チタン、タンタル、モリブデン、ジルコニウムおよび金
    からなる群から選ばれた一つであることを特徴とする請
    求項11記載の方法。
JP2405203A 1990-01-05 1990-12-21 半導体装置の製造方法 Withdrawn JPH04211148A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2405203A JPH04211148A (ja) 1990-01-05 1990-12-21 半導体装置の製造方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP27790 1990-01-05
JP2-277 1990-01-05
JP2-38826 1990-02-20
JP3882690 1990-02-20
JP2405203A JPH04211148A (ja) 1990-01-05 1990-12-21 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH04211148A true JPH04211148A (ja) 1992-08-03

Family

ID=27274387

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2405203A Withdrawn JPH04211148A (ja) 1990-01-05 1990-12-21 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH04211148A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5753967A (en) * 1995-09-14 1998-05-19 Advanced Micro Devices, Inc. Damascene process for reduced feature size
US6380074B1 (en) * 1999-09-17 2002-04-30 Infineon Technologies Ag Deposition of various base layers for selective layer growth in semiconductor production

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5753967A (en) * 1995-09-14 1998-05-19 Advanced Micro Devices, Inc. Damascene process for reduced feature size
US6077773A (en) * 1995-09-14 2000-06-20 Advanced Micro Devices, Inc. Damascene process for reduced feature size
US6380074B1 (en) * 1999-09-17 2002-04-30 Infineon Technologies Ag Deposition of various base layers for selective layer growth in semiconductor production

Similar Documents

Publication Publication Date Title
US5066612A (en) Method of forming wiring of a semiconductor device
US6521523B2 (en) Method for forming selective protection layers on copper interconnects
JP3100575B2 (ja) 半導体の開口に選択的に金属を蒸着する方法
JPH08191104A (ja) 半導体集積回路装置およびその製造方法
US6051880A (en) Base layer structure covering a hole of decreasing diameter in an insulation layer in a semiconductor device
JP3175721B2 (ja) 半導体装置の製造方法
JP3602024B2 (ja) 半導体装置及びその製造方法
JPH09326436A (ja) 配線形成方法
JP3027946B2 (ja) 半導体装置およびその製造方法
US6486077B2 (en) Silicon nitride film, semiconductor device, and method for fabricating semiconductor device
JP2770945B2 (ja) タングステン被覆法
JPH07115130A (ja) 半導体装置の製造方法
JPH0577290B2 (ja)
JPH04211148A (ja) 半導体装置の製造方法
KR100221656B1 (ko) 배선 형성 방법
JPH10172969A (ja) 半導体装置の製造方法
KR20000059312A (ko) 반도체 장치의 콘택 형성 방법
JP3102555B2 (ja) 半導体装置の製造方法
JPH11111842A (ja) 多層配線構造およびその製造方法
JPH05251566A (ja) 多層配線構造
JPH07130845A (ja) 半導体装置の製造方法
KR0156126B1 (ko) 반도체장치의 콘택형성방법
JP3745460B2 (ja) 半導体装置の配線形成方法
JP2805840B2 (ja) 半導体装置及びその多層配線形成方法
JP2782912B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19980312