JPH04213240A - 障害信号フレーム処理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は入力信号を受信して処理
を行ったのち送信先に必要な信号を送出するデータ処理
装置に関する。

【０００２】近年、入力信号を受信して自装置内で必要
な処理を行ったうえ、送信先に必要な信号を送出するデ
ータ伝送装置や制御装置（以下、データ処理装置と記す
）が多く使用されている。

【０００３】これらのデータ処理装置においては、入力
信号を監視するとともに受信した入力信号により装置内
の内部処理を行う処理回路を監視し、異常が検出された
場合には送信先に対する信号の送出を停止するのが一般
的である。

【０００４】しかし、従来技術では異常を検出したとき
に直ちに送信先への信号を停止していたため、１フレー
ムの途中で停止した信号フレームを送信先において信号
として識別し、誤処理を行う可能性があった。

【０００５】このため、入力信号または処理回路に異常
が発生しても、正常な信号は１フレームを単位として送
出し、異常が検出されたフレームは不完全なフレームの
まま送出せず、かつ送信元の異常の発生を送信先で識別
することが可能な障害フレームの処理方式が必要となっ
ている。

【０００６】

【従来の技術】図６は従来技術の構成図である。入力信
号受信回路２６は外部より入力信号を受信し、信号Ｓ２
１としてデータ処理装置内の処理を行うマイクロプロセ
ッサ　（以下、ＭＰＵと記す）２１に送る。ＭＰＵ２１
は受信した信号を処理するが、この処理には、自装置内
で使用して外部には送信しないもの、自装置では使用せ
ずに送信先に転送するもの、自装置内で処理した上で送
信先に送信するものなど、各種の信号処理が含まれる。

【０００７】このうち、送信先に送出する信号はＭＰＵ
２１より送信信号Ｓ２２として送信回路２２に出力され
、該送信回路２２より出力信号Ｓ２４として送信先に送
出される。 一方、異常検出回路２４は入力信号受信回路２６より出
力される信号Ｓ２１を入力して入力信号の異常の有無を
監視するとともに、ＭＰＵ２１内の異常を信号Ｓ２５に
よって監視する。

【０００８】入力した信号Ｓ２１に異常、例えばパリテ
ィ異常などが発見された場合、またはＭＰＵ２１より内
部処理の異常を信号Ｓ２５を介して受信すると、異常検
出回路２４はＭＰＵ２１に対して動作を停止させる信号
Ｓ２７　（ホルト信号）　を送出するとともに、送信回
路２２にも同一信号Ｓ２７を送出し、また異常表示回路
２８に異常の検出を表示する。

【０００９】ＭＰＵ２１は信号Ｓ２７の受信により動作
を停止して送信信号Ｓ２２を止める。送信回路２２はセ
レクタにより構成されているが、信号Ｓ２７を受信する
と、入力信号をＭＰＵ２１より出力されていた送信信号
Ｓ２２から零パターン発生回路２５より出力されるオー
ル“０”のパターンに切替えて出力する。これによって
異常が検出された信号フレームは途中からオール“０”
のビットに変わる。送信先はこのフレームを正規の信号
として受信し、誤った処理を行う可能性がある。

【００１０】図７は以上の従来技術の出力信号を説明す
る図である。今、ＭＰＵ２１より第１の信号フレームｆ
１　に続き第２の信号フレームｆ２　を出力中に例えば
ＭＰＵ２１に異常があることが検出されたものとする。 ＭＰＵ２１はこれを信号Ｓ２５により異常検出回路２４
に通知し、異常検出回路２４は信号Ｓ２７を出力してＭ
ＰＵ２１の動作を停止させるとともに送信回路２２にも
信号Ｓ２７を送る。送信回路２２は信号Ｓ２７を受信す
ると同時に信号フレームｆ２　をその一部ｆ２’のみを
送出した段階で残りのビットをオール“０”に変える。 このため、信号フレームｆ２　は不完全なフレームとし
て送信され、送信先に誤処理を行わせる可能性が生ずる
。

【００１１】

【発明が解決しようとする課題】従来技術においては入
力信号または処理回路に異常が検出されると直ちに送信
先への信号を停止していたため、１フレームの途中で停
止した信号フレームを送信先において信号として識別し
、誤処理を行う可能性があった。

【００１２】本発明は、異常発生時に誤信号となる可能
性のあるフレームの送信を抑圧するとともに送信先にお
いて異常発生時の対策を可能とすることを目的とする。

【００１３】

【課題を解決するための手段】図１は本発明の原理説明
図である。図中、１は外部よりの入力信号Ｓ１を処理す
る処理手段、３は前記処理手段１より送出される信号Ｓ
２を一時記憶し、１　フレーム以上遅延させて送信信号
Ｓ３として送信手段２に送出する一時記憶手段、４は前
記入力信号Ｓ１及び前記処理手段１を監視し、異常を検
出したときから異常の回復までの間、前記送出信号Ｓ３
に同期して送出・停止する異常検出信号Ｓ７と前記処理
手段１の動作を停止させる信号Ｓ６を出力する異常検出
手段、５は前記異常検出手段４より異常検出信号Ｓ７を
受信し、予め定められた信号構成をもつ割込フレームＳ
８を発生して前記送信手段２に送出する割込フレーム発
生手段、２は前記異常検出信号Ｓ７が入力されないとき
は前記一時記憶手段３より送出される送出信号Ｓ３を送
信先に送信し、異常検出信号Ｓ７が入力されたときは前
記割込フレーム発生手段５より送出される割込フレーム
Ｓ８を送信先に送信する送信手段である。

【００１４】

【作用】図２は本発明の主要信号時間関係説明図である
。以下、図１及び図２により本発明の作用を説明する。

【００１５】処理手段１は外部よりの入力信号Ｓ１を入
力して処理したのち送信先に必要な信号を信号Ｓ２とし
て一時記憶手段３に送出する。図２の■は一時記憶手段
３に入力される信号Ｓ２を示しているが，同図では信号
Ｓ２として２つのフレームｆ１　及びｆ２　が図示され
ている。

【００１６】一時記憶手段３は入力した信号Ｓ２を一時
記憶したのち、図２の■に示すように１フレーム以上遅
延させ、送信信号Ｓ３として送信手段２に送出する。 今、処理手段１よりフレームｆ２　を送出中に該フレー
ムｆ２に異常があることが異常検出手段４において検出
されたとすると、異常検出手段４は直ちに異常検出信号
Ｓ７を送出せず、図２の■に示すように信号Ｓ３に同期
して送出する。異常が回復したときも異常検出信号Ｓ７
は直ちに停止せず、信号Ｓ３に同期して停止するが、図
２では異常がフレームｆ２　の１フレームのみに発生し
た例を示す。

【００１７】割込フレーム発生手段５は異常検出信号Ｓ
７を受信している間、予め定められた信号構成をもつ割
込フレームＳ８を発生して前記送信回路２に送出するが
、図２では割込フレームＳ８はｆｉｎｔ　として示され
ている。異常検出信号Ｓ７は前記のように信号Ｓ３に同
期して送出されるため、ｆｉｎｔ　は図２の■に示すよ
うにフレームｆ１　の次のフレーム、即ち、異常がなけ
ればフレームｆ２　が出力される位置に出力される。

【００１８】送信手段２は一時記憶手段３より送出され
る送出信号Ｓ３と割込フレーム発生手段５より送出され
る割込フレームＳ８の２つの信号を入力とし、その一方
を出力信号Ｓ４として送信先に送出する回路である。通
常は一時記憶手段３より送出される送出信号Ｓ３を出力
しているが、異常検出信号Ｓ７を受信すると割込フレー
ム発生手段５より送出される割込フレームＳ８を出力す
る。

【００１９】この信号Ｓ３から割込フレームＳ８への切
替えは異常検出信号Ｓ７によって行われるため、図２の
■に示すように正常なフレームｆ１　が完全なフレーム
として送出されたあとに異常フレームｆ２　に代わって
割込フレームｆｉｎｔ　が送信先に送出される。

【００２０】以上のように、異常フレームｆ２　が不完
全なフレームで送出されることがないため、送信先では
誤った信号処理が行われることがなく、また予め定めら
れた信号構成をもつ割込フレームｆｉｎｔ　を受信する
ことによって送信先で処理を停止するなど適切な処理を
行うことが可能となる。

【００２１】

【実施例】図３は本発明の一実施例の構成図、図４は本
発明の一実施例の回路ブロック図、図５は図４の回路ブ
ロック図による本発明の実施例タイムチャートである。

【００２２】図１〜図５中の同一対象物及び同一信号は
同一符号をもって示す。また、６は入力信号受信回路、
７はリセット信号発生回路、８は異常表示回路、２ａは
セレクタ（以下、ＳＥＬと記す）、５ａ，５ｂはシフト
レジスタ（以下、ＳＲ１，ＳＲ２）、５ｃ，５ｄは論理
積回路（以下、ＡＮＤ１，ＡＮＤ２）、５ｅはインバー
タ（以下、ＩＮＶ）、７ａは単安定マルチバイブレータ
（以下、ＭＭＶ）である。

【００２３】図３は図１を基本として関連回路を含めて
構成した本発明の一実施例の構成図であるが、主要部の
動作は図１の作用として説明したものと重複するので以
下図１に含まれていない関連回路を主体に説明する。

【００２４】図３においては入力信号を入力信号受信回
路６において受信したのち、信号及び内部の処理を行う
マイクロプロセッサ（以下、ＭＰＵ）１に入力信号Ｓ１
を送出する。この信号Ｓ１は異常検出回路４にも入力さ
れ、信号の異常の有無が監視される。また、ＭＰＵ１は
処理中に異常が発生した場合に、信号Ｓ５により異常検
出回路４に知らせる。異常検出回路４は異常を検出する
と図１で説明した異常検出信号の送出等を行うほか、異
常表示回路８に異常検出を通知し、異常表示回路８はラ
ンプ点灯またはベルの鳴動等により異常の発生を保守者
等に知らせる。

【００２５】ＭＰＵ１より出力される送信信号Ｓ２は一
時記憶手段であるメモリ３に入力される。メモリ３は異
常発生時でも信号を１フレームを単位として送信するた
めに設けられるもので、ＦＩＦＯ（Ｆｉｒｓｔ　Ｉｎ　
Ｆｉｒｓｔ　Ｏｕｔ）　形の順次入出力メモリであり、
入力した信号フレームを１フレーム以上遅延させて出力
する。１フレームの信号の入力が終わってから出力を開
始するため、遅延時間は図２に示したように１フレーム
の時間より若干長くなる。

【００２６】また、図１においては異常検出手段４にお
いて異常が検出された場合及び異常が回復した場合、異
常検出手段４より信号Ｓ６によりＭＰＵ１の動作の停止
・再開を行っていたが、図３では信号Ｓ６はＭＰＵ１の
動作を停止させるホルト信号としてのみ使用し、異常回
復時には異常検出信号Ｓ７の停止をリセット信号発生回
路７が検出してＭＰＵ１をリセットさせるリセット信号
Ｓ９を送出し、ＭＰＵ１の動作を再開させている。

【００２７】次に、図４及び図５により本発明の一実施
例における主要回路の動作を説明する。図４は図３中の
割込フレーム発生回路５、リセット信号発生回路７及び
送信回路２の回路ブロック図を示し、図５はそのタイム
チャートである。

【００２８】異常検出回路４は異常を検出しても直ちに
異常検出信号Ｓ７を出力せず、図５に示すようにフレー
ム同期信号Ｓ１０に同期して出力する。このフレーム同
期信号Ｓ１０はメモリ３より出力される送信信号Ｓ３の
フレーム読み出し周期と同期している。

【００２９】割込フレーム発生回路５は同じフレーム同
期信号Ｓ１０を８ビットのシフトレジスタＳＲ１のロー
ド端子Ｌに入力すると予め構成が定められている割込フ
レーム用のデータ（図４のｆｉｎｔ　設定値）をＤ１　
〜Ｄ８　にロードし、出力端子Ｑ１　〜Ｑ８　より出力
する。このデータはクロックＣＫが入力される都度シフ
トされるが、出力端子Ｑ８　よりの出力のみを信号Ｓ１
１としてＡＮＤ１に順次送出する。

【００３０】前記異常検出信号Ｓ７のＨレベルは同じ割
込フレーム発生回路５の８ビットのシフトレジスタＳＲ
２のＤに入力され、Ｑ１　よりＨレベルが出力される。 以後クロックＣＫによりシフトされ、ＣＫを８回計数す
るとＱ８　よりＨレベルが出力される。このＱ８　より
の出力のＨレベルはＩＮＶで電位が反転されＬレベルの
信号Ｓ１２となる。

【００３１】ここで、信号Ｓ１２は信号Ｓ７がＬレベル
のときからＳＲ２のＱ８　よりＨレベルが出力されるま
での間、Ｈレベルとなっているため、異常検出信号が出
力されて信号Ｓ７がＨレベルとなるとＡＮＤ２よりＨレ
ベルの信号Ｓ１３が出力され、ＡＮＤ１のゲートを開く
。そのため、ＡＮＤ１の他の端子に入力されている前記
割込フレームを構成する信号Ｓ１１がＡＮＤ１より信号
Ｓ８として送信回路２に出力される。

【００３２】この状態でＳＲ２のＱ８　よりＨレベルが
出力されると信号Ｓ１２がＬレベルとなるため信号Ｓ１
３もＬレベルとなる。信号Ｓ１２がＬレベルとなるのは
信号Ｓ７がＨレベルとなってから１フレーム（８ビット
）後であるため、信号Ｓ８には信号Ｓ１１が８ビットだ
け送出される。この８ビットの信号Ｓ８（＝Ｓ１１）が
割込フレームである。

【００３３】送信回路１２では信号Ｓ７がＬレベルのと
きはＳＥＬの端子Ａに入力されているメモリ３より出力
される送信信号Ｓ３を端子Ｙより出力しているが、異常
検出信号Ｓ７がＨレベルとなるとＳＥＬの端子Ｂに入力
されている信号Ｓ８（＝Ｓ１１）、即ち、割込フレーム
ｆｉｎｔ　を端子Ｙより出力する。

【００３４】割込フレームは以上のようにして送信先に
送出されるが、割込フレームｆｉｎｔ　が送出される直
前に送出されているフレームは図２に図示したように異
常が検出されたフレームの前の正常なフレームであるた
め、異常フレームが送信先に送出されることはない。

【００３５】異常検出回路４が異常の回復を検出したと
きも異常検出信号Ｓ７はフレーム同期信号Ｓ１０に同期
して停止する。リセット信号発生回路７のＭＭＶは異常
検出信号Ｓ７の立ち下がりを検出して一定時間出力信号
Ｓ９をＬレベルにしてＭＰＵ１に送出する。ＭＰＵ１は
これを検出すると停止していた動作を再開し、正常の処
理動作を行う。

【００３６】以上、本発明の実施例を図３乃至図５によ
り説明したが、図３乃至図５はあくまで本発明の一実施
例に過ぎず、構成及びタイムチャートには各種の変形が
可能である。

【００３７】例えばフレーム長が図４及び図５の８ビッ
トに限定されないことは当然であり、また図４及び図５
では割込フレームを１フレームのみ送出しているが、図
４のシフトレジスタＳＲ２を１６ビット等８の倍数のシ
フトレジスタとすれば割込フレームを複数フレーム送出
することも可能である。

【００３８】また、図４の構成では割込フレームの信号
種類は１種類となっているが、図３において異常検出回
路４が信号Ｓ１の異常を検出したときとＭＰＵ１よりの
信号Ｓ５により異常を検出したときで異常検出信号の種
類を変え、図４のＳＲ１のｆｉｎｔ　設定値を変更する
ようにすれば送信先に対して送信元の異常の種類を或る
程度知らせることができる。更に、ＭＰＵ１において異
常を検出したとき、信号Ｓ５により異常検出回路４に異
常を通知するとともに、検出した異常の内容に応じてＭ
ＰＵ１が図４のＳＲ１のｆｉｎｔ　設定値を任意に設定
することも容易に可能であり、この場合は送信先にかな
り正確な状況を知らせることが可能である。送信先では
この割込フレームの情報により動作を停止、中断または
電源のみオンとして待機させるなど状況に応じた対応を
とることが可能となる。

【００３９】本発明は以上のような種々の変形を排除す
るものではない。

【００４０】

【発明の効果】以上説明したように、本発明によれば、
入力信号を受信して処理を行ったのち送信先に必要な信
号を送出するデータ処理装置において、入力信号フレー
ムまたは処理回路に異常が検出された場合、正常な信号
は１フレームを単位として送出し、異常が検出されたフ
レームは不完全なフレームとして送出することなく割込
フレームに置き換えて送信するため、送信先において異
常フレームを信号として誤処理するおそれがなく、かつ
割込フレームにより送信元の異常の発生を送信先で識別
し、適切な対応をとることが可能となるため、かかるデ
ータ処理装置間におけるデータ通信の信頼性の向上に資
するところが極めて大きい。

【図面の簡単な説明】

【図１】　　本発明の原理説明図

【図２】　　本発明の主要信号時間関係説明図

【図３】
　　本発明の実施例構成図

【図４】　　本発明の実施例回路ブロック図

【図５】　
　本発明の実施例タイムチャート

【図６】　　従来技術
の構成図

【図７】　　従来技術の出力信号説明図

【符号の説明】

１　　処理手段 ２　　送信手段 ３　　一時記憶手段 ４　　異常検出手段 ５　　割込フレーム発生手段

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　外部よりの入力信号（Ｓ１）を処理手
   段（１）　において処理したのち送信先に必要な信号を
   送出するデータ処理装置において、前記処理手段（１）
   　より送出される信号（Ｓ２）を一時記憶し、１　フレ
   ーム以上遅延させて送信信号（Ｓ３）として送信手段（
   ２）　に送出する一時記憶手段（３）　と、前記入力信
   号（Ｓ１）及び前記処理手段（１）　を監視し、異常を
   検出したときから異常の回復までの間、前記送信信号（
   Ｓ３）に同期して送出・停止する異常検出信号（Ｓ７）
   と前記処理回路（１）　の動作を停止させる信号（Ｓ６
   ）を出力する異常検出手段（４）　と、前記異常検出手
   段（４）　より異常検出信号（Ｓ７）を受信し、予め定
   められた信号構成をもつ割込フレーム（Ｓ８）を発生し
   て前記送信手段（２）　に送出する割込フレーム発生手
   段（５）と、前記異常検出信号（Ｓ７）が入力されない
   ときは前記一時記憶手段（３）　より送出される送出信
   号（Ｓ３）を送信先に送信し、異常検出信号（Ｓ７）が
   入力されたときは前記割込フレーム発生手段（５）　よ
   り送出される割込フレーム（Ｓ８）を送信先に送信する
   前記送信手段（２）を備え、異常発生時に異常発生前ま
   での送信信号をフレーム単位で送出したのち割込フレー
   ムを１乃至複数フレーム送出することにより誤信号とな
   る可能性のある不完全なフレームの送信を抑圧するとと
   もに送信先において異常発生時の対策を可能としたこと
   を特徴とする障害信号フレーム処理方式。