JPH04214645A - Ｔａｂテープ - Google Patents
ＴａｂテープInfo
- Publication number
- JPH04214645A JPH04214645A JP2060120A JP6012090A JPH04214645A JP H04214645 A JPH04214645 A JP H04214645A JP 2060120 A JP2060120 A JP 2060120A JP 6012090 A JP6012090 A JP 6012090A JP H04214645 A JPH04214645 A JP H04214645A
- Authority
- JP
- Japan
- Prior art keywords
- power
- tape
- tab tape
- test
- lead wires
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/701—Tape-automated bond [TAB] connectors
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
ＴＡＢテープに係り、特にリードパターンを形成したフ
ィルムテープ上に複数の集積回路を配設してなるＴＡＢ
テープに関し、 容易に試験を行なえまた、高密度で素子を配置すること
ができるを目的とし、 リードパターンを形成したフィルムテープ上に複数の集
積回路を配設してなるＴＡＢテープにおいて、上記リー
ドパターンに試験用電源配線を設けて構成する。
ィルムテープ上に複数の集積回路を配設してなるＴＡＢ
テープに関し、 容易に試験を行なえまた、高密度で素子を配置すること
ができるを目的とし、 リードパターンを形成したフィルムテープ上に複数の集
積回路を配設してなるＴＡＢテープにおいて、上記リー
ドパターンに試験用電源配線を設けて構成する。
本発明は、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂ
ｏｎｄｉｎｇ）テープに係り、特にリードパターンを形
成したフィルムテープ上に複数の集積回路を配設してな
るＴＡＢテープに関する。
ｏｎｄｉｎｇ）テープに係り、特にリードパターンを形
成したフィルムテープ上に複数の集積回路を配設してな
るＴＡＢテープに関する。
ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎ
ｇ）法はポリイミド等からなるフィルムテープ上にＣｕ
箔を張り付け、この箔をフォトエッチングによりリード
状ののパターンに形成し、リード端部にはＳｎめっき等
を施し、集積回路チップの接続電極上にＡｕ製等のバン
プを付けたものを準備し、チップ上のフィルムのリード
フレームを位置合せし、全てのリード内側端部とチップ
のバンプとを一括して熱圧着して作成した素子を基板上
に熱圧着するものである。
ｇ）法はポリイミド等からなるフィルムテープ上にＣｕ
箔を張り付け、この箔をフォトエッチングによりリード
状ののパターンに形成し、リード端部にはＳｎめっき等
を施し、集積回路チップの接続電極上にＡｕ製等のバン
プを付けたものを準備し、チップ上のフィルムのリード
フレームを位置合せし、全てのリード内側端部とチップ
のバンプとを一括して熱圧着して作成した素子を基板上
に熱圧着するものである。
このようなＴＡＢテープは、製作途中においては第３図
（１）に示すようにテープ１０上に複数の集積回路チッ
プ１１が取付けられた状態であり、第３図（２）、及び
第４図に示すように、これ１つの集積回路毎に切断する
ことによりチップ１１とリード線１３とを設けた素子１
２とするものである。
（１）に示すようにテープ１０上に複数の集積回路チッ
プ１１が取付けられた状態であり、第３図（２）、及び
第４図に示すように、これ１つの集積回路毎に切断する
ことによりチップ１１とリード線１３とを設けた素子１
２とするものである。
ところで、このような形で納入された集積回路を高温に
保った恒温槽に入れて素子に通電を行ない試験を行なう
ことがある。これは所謂バーイン試験で、集積回路の欠
陥を温度により加速して試験を行なうものである。
保った恒温槽に入れて素子に通電を行ない試験を行なう
ことがある。これは所謂バーイン試験で、集積回路の欠
陥を温度により加速して試験を行なうものである。
従来このような試験を行なうためには第５図（１）、（
２）に示すように試験用のソケット１６をつけたプリン
ト板１５を用意し、このソケット１６に上記の切り離し
た素子を取付けるものとしている。そしてこのプリント
板の裏面には、第５図（２）に示すように、電源ライン
１７及びアースライン１８が配設され、素子に電力を供
給するものとしていた。また、必要に応じて素子のデー
タリードに電源を入力するときには抵抗器を介して電力
を供給するものとしている。
２）に示すように試験用のソケット１６をつけたプリン
ト板１５を用意し、このソケット１６に上記の切り離し
た素子を取付けるものとしている。そしてこのプリント
板の裏面には、第５図（２）に示すように、電源ライン
１７及びアースライン１８が配設され、素子に電力を供
給するものとしていた。また、必要に応じて素子のデー
タリードに電源を入力するときには抵抗器を介して電力
を供給するものとしている。
ところで、上述の従来のＴＡＢテープにより試験を行な
うには試験専用のプリント板を作成したり、いちいち素
子をソケットに配置しなければならず煩雑である。また
、素子をプリント板状のソケットに取付けて試験を行な
うためプリント板への素子の実装密度を上げることがで
きず能率の悪いものとなっている。
うには試験専用のプリント板を作成したり、いちいち素
子をソケットに配置しなければならず煩雑である。また
、素子をプリント板状のソケットに取付けて試験を行な
うためプリント板への素子の実装密度を上げることがで
きず能率の悪いものとなっている。
そこで本発明は容易に試験を行なえまた、高密度で素子
を配置することができるＴＡＢテープを提供することを
目的とする。
を配置することができるＴＡＢテープを提供することを
目的とする。
本発明にあって、上記の課題を解決するための手段は、
第１図に示すようにリードパターン・１を形成したフィ
ルムテープ２上に複数の集積回路３を配設してなるＴＡ
Ｂテープにおいて、上記リードパターンに試験用電源配
線４を設けたことである。
第１図に示すようにリードパターン・１を形成したフィ
ルムテープ２上に複数の集積回路３を配設してなるＴＡ
Ｂテープにおいて、上記リードパターンに試験用電源配
線４を設けたことである。
本発明によれば、ＴＡＢテープ上のリードパターンに試
験用電源配線を設けることとしているからテープ切断前
においてテープ上の集積回路に電力を供給することがで
きるから、そのまま容易に試験を行なうことができ、ま
た、試験実行時の素子の配置密度を高めることができる
。
験用電源配線を設けることとしているからテープ切断前
においてテープ上の集積回路に電力を供給することがで
きるから、そのまま容易に試験を行なうことができ、ま
た、試験実行時の素子の配置密度を高めることができる
。
以下本発明に係るＴＡＢテープの実施例を図面に基づい
て説明する。
て説明する。
第１図及び第２図は本発明に係るＴＡＢテープの実施例
を示すものである。本実施例において、ＴＡＢテープに
は通常のリード線１が配設され集積回路チップ３が取付
けられている他、第１図に示すようにチップ３をはさむ
ように２本の電源線４と入力端子５とが設けられている
。この電源線４は上述したリード線１を設けるときに同
時に設けられ、この電源線４は所定電源入力用のリード
線に接続されている。そして本実施例ではデータライン
に信号を入力するため、所定のリード線には抵抗７を介
して電源線４を接続するものとしている。この抵抗は第
２図に示すようにチップ抵抗７をハンダ付けするものと
している。
を示すものである。本実施例において、ＴＡＢテープに
は通常のリード線１が配設され集積回路チップ３が取付
けられている他、第１図に示すようにチップ３をはさむ
ように２本の電源線４と入力端子５とが設けられている
。この電源線４は上述したリード線１を設けるときに同
時に設けられ、この電源線４は所定電源入力用のリード
線に接続されている。そして本実施例ではデータライン
に信号を入力するため、所定のリード線には抵抗７を介
して電源線４を接続するものとしている。この抵抗は第
２図に示すようにチップ抵抗７をハンダ付けするものと
している。
従って本実施例によればＴＡＢテープを切断する前に、
特に他の処理を行なう必要なく入力端子５に電源を接続
するだけで試験を行なうことができ、特にプリント板を
準備することなく、そのまま容易に試験を行なうことが
でき、また、試験実行時の素子の配置密度を高めること
ができる。
特に他の処理を行なう必要なく入力端子５に電源を接続
するだけで試験を行なうことができ、特にプリント板を
準備することなく、そのまま容易に試験を行なうことが
でき、また、試験実行時の素子の配置密度を高めること
ができる。
そして試験終了後において切り離すときに、電源線等を
含めて回りを切り離せば、通常の素子を得ることができ
、従来使用していた素子と同一の素子を得ることができ
る。
含めて回りを切り離せば、通常の素子を得ることができ
、従来使用していた素子と同一の素子を得ることができ
る。
以上説明したように、本発明によればリードパターンを
形成したフィルムテープ上に複数の集積回路を配設して
なるＴＡＢテープにおいて、リードパターンに試験用電
源配線を設けることとしたから、ＴＡＢテープを切断す
る前に、特に他の処理を必要とせず入力端子に電源を接
続するだけで試験を行なうことができ、特にプリント板
を準備することなくそのまま容易に試験を行なうことが
でき、また、試験実行時の素子の配置密度を高めること
ができるという効果を奏する。
形成したフィルムテープ上に複数の集積回路を配設して
なるＴＡＢテープにおいて、リードパターンに試験用電
源配線を設けることとしたから、ＴＡＢテープを切断す
る前に、特に他の処理を必要とせず入力端子に電源を接
続するだけで試験を行なうことができ、特にプリント板
を準備することなくそのまま容易に試験を行なうことが
でき、また、試験実行時の素子の配置密度を高めること
ができるという効果を奏する。
第１図は本発明の原理及び実施例を示す図、第２図は第
１図に示したＴＡＢテープの抵抗取付部を示す図、第３
図（１）、（２）はＴＡＢテープの説明図、第４図はＴ
ＡＢテープから得られる素子を示す図、第５図（１）、
（２）は試験用のプリント板を示す図である。 １…リードパターン ２…フィルムテープ ３…集積回路 ４…電源配線
１図に示したＴＡＢテープの抵抗取付部を示す図、第３
図（１）、（２）はＴＡＢテープの説明図、第４図はＴ
ＡＢテープから得られる素子を示す図、第５図（１）、
（２）は試験用のプリント板を示す図である。 １…リードパターン ２…フィルムテープ ３…集積回路 ４…電源配線
Claims (1)
- 【特許請求の範囲】 リードパターン（１）を形成したフィルムテープ（２）
上に複数の集積回路（３）を配設してなるＴＡＢテープ
において、 上記リードパターンに試験用電源配線（４）を設けたこ
とを特徴とするＴＡＢテープ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2060120A JPH04214645A (ja) | 1990-03-13 | 1990-03-13 | Ｔａｂテープ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2060120A JPH04214645A (ja) | 1990-03-13 | 1990-03-13 | Ｔａｂテープ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04214645A true JPH04214645A (ja) | 1992-08-05 |
Family
ID=13132947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2060120A Pending JPH04214645A (ja) | 1990-03-13 | 1990-03-13 | Ｔａｂテープ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04214645A (ja) |
-
1990
- 1990-03-13 JP JP2060120A patent/JPH04214645A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5378981A (en) | Method for testing a semiconductor device on a universal test circuit substrate | |
| US4977441A (en) | Semiconductor device and tape carrier | |
| US4792532A (en) | Semiconductor device and process for producing the same, and tape carrier used in said process | |
| US5355105A (en) | Multi-layer flexible printed circuit and method of making same | |
| JPH04273451A (ja) | 半導体装置 | |
| USH1267H (en) | Integrated circuit and lead frame assembly | |
| JPH05198732A (ja) | 集積回路モジュールの機能を変更する方法および装置 | |
| US5086335A (en) | Tape automated bonding system which facilitate repair | |
| JPH04214645A (ja) | Ｔａｂテープ | |
| JPH02230749A (ja) | 半導体チップ及び該チップを用いた半導体装置 | |
| JP2837521B2 (ja) | 半導体集積回路装置およびその配線変更方法 | |
| JPH02156547A (ja) | フレキシブル基板と集積回路のテスト方法 | |
| US5400219A (en) | Tape automated bonding for electrically connecting semiconductor chips to substrates | |
| US5519579A (en) | Method and apparatus for replacing directly attached chip | |
| JPH0639479Y2 (ja) | プリント配線板 | |
| JPS62222644A (ja) | テ−プキヤリヤ | |
| JPS63208233A (ja) | 半導体装置およびその製造方法並びにその半導体装置の製法に用いられるテ−プキヤリア | |
| JP2503754B2 (ja) | フィルムキャリアテ―プ | |
| JPH01132150A (ja) | 半導体チップのキャリア基板 | |
| JP2533810B2 (ja) | 半導体装置 | |
| JP2542636B2 (ja) | フィルムキャリア | |
| JP2556204B2 (ja) | フィルムキャリア半導体装置の実装方法 | |
| JPH0282634A (ja) | テープキャリア | |
| JPH02188939A (ja) | 半導体装置の製造方法 | |
| JPH04304691A (ja) | プリント基板 |