JPH04215461A - 半導体パッケージ - Google Patents

半導体パッケージ

Info

Publication number
JPH04215461A
JPH04215461A JP40210490A JP40210490A JPH04215461A JP H04215461 A JPH04215461 A JP H04215461A JP 40210490 A JP40210490 A JP 40210490A JP 40210490 A JP40210490 A JP 40210490A JP H04215461 A JPH04215461 A JP H04215461A
Authority
JP
Japan
Prior art keywords
wiring board
printed wiring
semiconductor package
resin
sealed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP40210490A
Other languages
English (en)
Other versions
JP2723195B2 (ja
Inventor
Hitoshi Arai
荒井　斉
Shuichi Furuichi
修一 古市
Takeshi Kano
武司 加納
Toru Higuchi
徹 樋口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP2402104A priority Critical patent/JP2723195B2/ja
Publication of JPH04215461A publication Critical patent/JPH04215461A/ja
Application granted granted Critical
Publication of JP2723195B2 publication Critical patent/JP2723195B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体チップが搭載さ
れたプリント配線板の一部又は全部が樹脂封止された半
導体パッケージに関する。
【０００２】
【従来の技術】従来より、プリント配線板などに搭載さ
れた半導体チップを保護するためにエポキシ樹脂とかシ
リコン樹脂により封止された半導体パッケージが提供さ
れていいる。
【０００３】
【発明が解決しようとする課題】例えばＱＦＰ９の場合
は、第８図及び第９図に示すように封止部分内には半導
体チップ１、アイランド１０及びリードフレーム６の一
部が位置しているだけであり、薄いものであって、半導
体パッケージＡ′の厚さ全体にしめる割合が小さく、又
、金型５の上型５ｂと下型５ａの分離部分に位置するの
もアイランド１０のみであり、しかもパッケージ面積に
占めるリードフレーム６の面積も小さく（通常５０％以
下）できることから、金型５内に樹脂封止剤３を均一に
流入させることができる。
【０００４】しかしながら、プリント配線板２から形成
される半導体パッケージＡ″にあっては、封止する部分
の形状により封止剤３の流れが部分的に乱れボイド等の
欠陥が発生する。即ち、第１０図に示すようにプリント
配線板２が金型５の上型５ａと下型５ｂの分離部分に位
置しており、従って、ａ＞ｂとなり、このため、ランナ
ー８から注入され流路Ｆａを流れる樹脂封止剤３は流路
Ｆｂに流れ込み図中１１で示す箇所にボイドを発生して
しまうものである。従って、特にプリント配線板２全体
を封止する場合は金型５内でのプリント配線板２の位置
、形状等を配慮して充填しなければならないという問題
があった。
【０００５】本発明は上記問題を解決するためになされ
たものであり、その目的とするところは封止剤の充填性
が向上し、信頼性の高い半導体パッケージを提供するこ
とにある。
【０００６】
【課題を解決するための手段】本発明の半導体パッケー
ジは、半導体チップ１が搭載されたプリント配線板２の
一部又は全部が樹脂封止剤３により封止された半導体パ
ッケージであって、プリント配線板２上の封止される箇
所に凸部４を設けて成るものであり、この構成により上
記課題が解決されたものである。
【０００７】
【作用】プリント配線板２上の封止される箇所に凸部４
を設けているので、金型５内での樹脂封止剤３の流れる
スペースが均一化され、封止の際に生ずるボイド等の欠
陥の発生を防止でき、信頼性を高めることができるもの
である。
【０００８】
【実施例】プリント配線板２上には半導体チップ１が搭
載されており、４方向にリードフレーム６が引き出され
ている。プリント配線板２の中央部には半導体チップ１
が搭載されており、ボンディングワイヤ７によりリード
フレーム６に接続されている。第１図乃至第２図に示す
実施例にあっては、凸部４として半導体チップ１を囲む
ように突脈４ａが形成されている。このプリント配線板
２は第３図に示すように金型５内に配置され、下型５ｂ
のランナー８からエポキシ樹脂やシリコン樹脂のような
樹脂封止剤が注入され封止される。この場合、突脈４ａ
が形成されているので、プリント配線板２が金型５の上
型５ａと下型５ｂの分離部分に位置しており、従って、
ａ＞ｂとなっているが、突脈４ａにより流路Ｆａを流れ
る樹脂封止剤３と流路Ｆｂを流れる樹脂封止剤３の量は
略等しくなり、下型５ａ部分にボイド等の欠陥が発生す
ることがなく信頼性の高い半導体パッケージＡとなるも
のである。
【０００９】第４図に示す実施例にあっては、凸部４は
円柱体４ｂであり、プリント配線板２の４隅に設けられ
ている。この場合、凸部４の形状及び設置の位置はプリ
ント配線板２の形状等により変更される。尚、第５図に
示すように凸部４の断面が方形状であり、プリント配線
板２とのなす角度が９０°以下であれば、矢印で示すよ
うに、この部分で樹脂封止剤３に乱流を生じるおそれが
あるが、第６図に示すように凸部４の断面形状を台形と
して凸部４とプリント配線板２のなす角度が９０°以上
であれば、第７図に示すように樹脂封止剤３がスムーズ
に流れてより一層樹脂封止剤３の流れを均一化させるこ
とができる。
【００１０】
【発明の効果】本発明は半導体チップが搭載されたプリ
ント配線板の一部又は全部が樹脂封止剤により封止され
た半導体パッケージであって、プリント配線板上の封止
される箇所に凸部を設けているので、封止に際してプリ
ント配線板が金型の上型と下型の分離部分に位置してい
ても、凸部により上型と下型の樹脂封止剤の流入量が略
等しくなり、従って、上型を流れていた樹脂封止剤が下
型に流れ込んでボイドを発生させることなどないもので
ある。
【図面の簡単な説明】
【図１】本発明の一実施例を示す断面図である。
【図２】本発明の一実施例におけるプリント配線板を示
す斜視図である。
【図３】本発明の一実施例の製造を示す断面図である。
【図４】本発明の他の実施例におけるプリント配線板を
示す斜視図である。
【図５】本発明の実施例のおける樹脂封止剤の流れを示
す断面図である。
【図６】本発明の更に他の実施例におけるプリント配線
板を示す断面図である。
【図７】本発明の更に他の実施例におけるプリント配線
板の作用を示す断面図である。
【図８】ＱＦＰにて形成された従来例を示す断面図であ
る。
【図９】従来例におけるＱＦＰを示す平面図である。
【図１０】プリント配線板にて形成された従来例を示す
断面図である。
【符号の説明】
Ａ　　半導体パッケージ １　　半導体チップ ２　　プリント配線板 ３　　樹脂封止剤 ４　　凸部

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】半導体チップが搭載されたプリント配線板
    の一部又は全部が樹脂封止剤により封止された半導体パ
    ッケージであって、プリント配線板上の封止される箇所
    に凸部を設けて成ること特徴とする半導体パッケージ。
  2. 【請求項２】凸部がプリント配線板上の封止される箇所
    を囲む環状の突脈であることを特徴とする請求項１記載
    の半導体パッケージ。
  3. 【請求項３】凸部がプリント配線板上の封止される箇所
    に１個又は分離した複数個形成されて成ることを特徴と
    する請求項１記載の半導体パッケージ。
  4. 【請求項４】凸部の側部とプリント配線板のなす角度が
    ９０°以上であることを特徴とする請求項１、２又は３
    記載の半導体パッケージ。
JP2402104A 1990-12-14 1990-12-14 半導体パッケージ Expired - Lifetime JP2723195B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2402104A JP2723195B2 (ja) 1990-12-14 1990-12-14 半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2402104A JP2723195B2 (ja) 1990-12-14 1990-12-14 半導体パッケージ

Publications (2)

Publication Number Publication Date
JPH04215461A true JPH04215461A (ja) 1992-08-06
JP2723195B2 JP2723195B2 (ja) 1998-03-09

Family

ID=18511917

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2402104A Expired - Lifetime JP2723195B2 (ja) 1990-12-14 1990-12-14 半導体パッケージ

Country Status (1)

Country Link
JP (1) JP2723195B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5596227A (en) * 1994-09-01 1997-01-21 Yamaha Corporation Ball grid array type semiconductor device
WO2003094221A1 (en) * 2002-04-04 2003-11-13 Infineon Technologies Ag Encapsulation of an integrated circuit
JP2010056355A (ja) * 2008-08-29 2010-03-11 Hitachi Ltd トランスファーモールド型電子制御装置
CN111276448A (zh) * 2018-12-03 2020-06-12 三菱电机株式会社 半导体装置及电力转换装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59141288A (ja) * 1983-01-31 1984-08-13 日本電気株式会社 混成集積回路装置
JPS63114150A (ja) * 1986-10-30 1988-05-19 Nec Corp 混成集積回路
JPS63274152A (ja) * 1987-05-06 1988-11-11 Nec Yamagata Ltd 半導体装置の製造方法
JPH01187846A (ja) * 1988-01-22 1989-07-27 Hitachi Ltd 半導体装置
JPH0463463A (ja) * 1990-07-03 1992-02-28 Hitachi Ltd 樹脂封止型半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59141288A (ja) * 1983-01-31 1984-08-13 日本電気株式会社 混成集積回路装置
JPS63114150A (ja) * 1986-10-30 1988-05-19 Nec Corp 混成集積回路
JPS63274152A (ja) * 1987-05-06 1988-11-11 Nec Yamagata Ltd 半導体装置の製造方法
JPH01187846A (ja) * 1988-01-22 1989-07-27 Hitachi Ltd 半導体装置
JPH0463463A (ja) * 1990-07-03 1992-02-28 Hitachi Ltd 樹脂封止型半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5596227A (en) * 1994-09-01 1997-01-21 Yamaha Corporation Ball grid array type semiconductor device
WO2003094221A1 (en) * 2002-04-04 2003-11-13 Infineon Technologies Ag Encapsulation of an integrated circuit
JP2010056355A (ja) * 2008-08-29 2010-03-11 Hitachi Ltd トランスファーモールド型電子制御装置
CN111276448A (zh) * 2018-12-03 2020-06-12 三菱电机株式会社 半导体装置及电力转换装置
US11450594B2 (en) 2018-12-03 2022-09-20 Mitsubishi Electric Corporation Semiconductor device and power converter
DE102019218322B4 (de) 2018-12-03 2022-11-03 Mitsubishi Electric Corporation Halbleitervorrichtung und Leistungswandler
CN111276448B (zh) * 2018-12-03 2025-02-25 三菱电机株式会社 半导体装置及电力转换装置

Also Published As

Publication number Publication date
JP2723195B2 (ja) 1998-03-09

Similar Documents

Publication Publication Date Title
US5379187A (en) Design for encapsulation of thermally enhanced integrated circuits
US7112048B2 (en) BOC BGA package for die with I-shaped bond pad layout
US20030148557A1 (en) BOC BGA package for die with I-shaped bond pad layout
JPH10284525A (ja) 半導体装置の製造方法
US20010053566A1 (en) Leadframe alteration to direct compound flow into package
US5886405A (en) Semiconductor device package having inner leads with slots
JP2723195B2 (ja) 半導体パッケージ
KR950034696A (ko) 초박형 반도체 패키지 및 그 제조방법
US6818476B2 (en) Insert-moldable heat spreader, semiconductor device using same, and method for manufacturing such semiconductor device
KR900001989B1 (ko) 반도체장치
JPH0484452A (ja) 樹脂封止型半導体装置
KR0124790B1 (ko) 표면실장형 집적회로 패키지
JPH09289222A (ja) 熱放散兼支持構造体並びに半導体電子デバイス用のプラスチックパッケージおよびその製造方法
JPS6354222B2 (ja)
KR19980019661A (ko) 홈이 형성된 인쇄회로기판을 이용한 COB(Chip On Board)패키지
KR900001988B1 (ko) 반도체장치에 사용되는 리이드 프레임
JPH05190733A (ja) 半導体装置
JPH039538A (ja) 半導体装置用樹脂封止金型
KR200245729Y1 (ko) 반도체패키지구조
KR19990086280A (ko) 반도체 패키지
KR20000040218A (ko) 멀티 칩 패키지
JPH0546270Y2 (ja)
KR100193228B1 (ko) 반도체 패키지 구조
KR200173050Y1 (ko) 초박형 반도체 패키지
KR200286322Y1 (ko) 반도체패키지

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19950822