JPH04217196A - 画像信号処理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は画像信号処理回路に関す
る。

【０００２】

【従来の技術】スチル・ビデオ・フロッピーと呼ばれる
小型磁気ディスクを記録媒体とする記録再生装置（例え
ば、電子スチル・カメラ・システム）では、色成分をオ
フセット付きの線順次色差信号の形態でＦＭ変調して磁
気ディスクに記録している。再生系では、オフセット付
きの線順次色差信号のオフセットを除去すると共に線同
時化して色差信号Ｒ−Ｙ，Ｂ−Ｙを形成し、これらを変
調してクロマ信号を形成し、別に再生処理された輝度信
号に混合して、最終的にコンポジット・ビデオ信号を得
ている。

【０００３】その他、磁気ディスクに記録される信号を
再生する場合、電磁変換系の不具合により信号欠落（ド
ロップアウト）が生ずるが、信号処理の基準となる同期
信号を得るためにも、当該ドロップアウトを同期分離の
前に補償する必要がある。また、一方のフィールド画像
信号のみが記録されている場合には、補間により他のフ
ィールド画像信号を形成し、スキュー補償する必要があ
る。

【０００４】

【発明が解決しようとする課題】近年、メモリその他の
ディジタル回路素子の価格低下及び高性能化により、画
像信号処理をディジタル的に行なう方が、アナログ回路
により行なうよりも有利になってきている。しかし、ス
チル・ビデオ・フロッピーはアナログ記録媒体であるの
で、どの段階でクランプ及びアナログ・ディジタル変換
を行なうかが問題となる。また、オフセット付き線順次
色差信号のオフセット除去回路をディジタルＩＣ化しや
すい回路構成とする必要がある。

【０００５】本発明は、これらの課題を解決する画像信
号処理回路を提示することを目的とする。

【０００６】

【課題を解決するための手段】本発明に係る画像信号処
理回路は、アナログのオフセット付き線順次色差信号を
所定期間毎にそのペデスタル・レベルでクランプするア
ナログ・クランプ回路と、当該アナログ・クランプ回路
の出力をディジタル化する第１のＡ／Ｄ変換器と、当該
第１のＡ／Ｄ変換器の出力から得られる前記所定期間の
ペデスタル・レベルの複数のサンプル値の累積値により
、各水平ラインのペデスタル・レベルを所定値に合わせ
るオフセット除去回路とからなることを特徴とする。

【０００７】

【作用】上記アナログ・クランプ回路により、オフセッ
ト付き線順次色差信号を単一の基準レベルでアナログ・
クランプできる。また、ディジタル化後では、上記オフ
セット除去回路において、簡単なディジタル演算により
各水平ラインのペデスタル・レベルの、ダイナミック・
レンジの中央値からのずれ量を求めることができ、従っ
て、各水平ラインのペデスタル・レベルをダイナミック
・レンジの中央値に合わせることができる。これらによ
り、オフセット付き線順次色差信号のオフセットを正確
且つ完全に除去できる。

【０００８】

【実施例】以下、図面を参照して本発明の実施例を説明
する。

【０００９】図１は本発明の一実施例の主要な回路構成
ブロック図、図２は図１の回路を組み込んだスチル・ビ
デオ・フロッピーの再生回路の構成ブロック図である。

【００１０】先ず、図２を説明する。１０はスチル・ビ
デオ・フロッピーと呼ばれる磁気ディスクであり、再生
時には図示しないモータにより所定回転数で回転してい
る。磁気ディスク１０には、輝度信号のＦＭ変調信号と
、オフセット付き線順次色差信号のＦＭ変調信号とを混
合した信号が記録されている。磁気ディスク１０の記録
信号は再生ヘッド１２により電気信号に変換され、再生
ヘッド１２の出力は再生アンプ１４で増幅される。再生
アンプ１４の出力は、ハイパス・フィルタ（ＨＰＦ）１
６及びバンドパス・フィルタ１８によりＦＭ変調輝度信
号成分と、ＦＭ変調線順次色差信号成分とに分離され、
それぞれＦＭ復調回路２０，２２によりＦＭ復調される
。

【００１１】ＦＭ復調回路２０の出力は、複合同期信号
付きの輝度信号であり、クランプ回路２４によりシンク
・チップでクランプされ、Ａ／Ｄ変換器２６によりディ
ジタル化されてディジタル信号処理回路（ＤＳＰ）２８
に入力される。また、ＦＭ復調回路２２の出力はオフセ
ット付きの線順次色差信号であり、色差成分Ｒ−Ｙと同
Ｂ−Ｙとではペデスタル・レベル（及び１００％変調時
の振幅）が異なる。これを考慮して、クランプ回路３０
は、ペデスタル部分で２Ｈ毎にＦＭ復調回路２２の出力
をクランプする。クランプ回路３０の出力はＡ／Ｄ変換
器３２によりディジタル化されてディジタル信号処理回
路（ＤＳＰ）２８に入力される。

【００１２】ドロップアウト検出回路３４は検波回路と
検波回路の出力を一定レベルと比較する比較回路とから
なり、ＨＰＦ１６の出力からドロップアウトの有無を検
出する。ＨＰＦ１６の出力の検波レベルが所定値以下で
あれば、ドロップアウトが生じているとしてドロップア
ウト（ＤＯ）検出信号を出力する。

【００１３】３６は水晶振動子、３８は磁気ディスク１
０の回転位相を示すＰＧ信号の入力端子であり、ＤＳＰ
２８は水晶振動子３６の出力により動作基準クロックを
形成し、入力端子３８からのＰＧ信号に同期して後述す
るディジタル信号処理を行なう。詳細は後述するが、Ｄ
ＳＰ２８は、Ａ／Ｄ変換器２６から出力される輝度信号
に、ドロップアウト補償、同期分離、並びに、フィール
ド再生の場合のインターレース化（即ち、第２フィール
ド信号の補間）とスキュー補償を施し、Ａ／Ｄ変換器２
６から出力されるオフセット付き線順次色差信号には、
オフセット除去、スキュー補償、及び線同時化を施す。 再生ヘッド１２として２チャンネルのフレーム・ヘッド
を使用する場合には、ＤＳＰ２８はヘッド切換え信号Ｈ
ＳＷを出力端子４０に出力する。

【００１４】ＤＳＰ２８は、複合同期信号付きのディジ
タル輝度信号と、線同時化されたディジタル色差信号Ｒ
−Ｙ，Ｂ−Ｙを出力し、これらはＤ／Ａ変換器４２，４
４，４６によりアナログ信号に変換される。変調回路４
８はアナログ色差信号Ｒ−Ｙ，Ｂ−Ｙを変調してクロマ
信号を出力する。混合回路５０はＤ／Ａ変換器４２の出
力に変調回路４８の出力を混合してコンポジット・ビデ
オ信号を形成し、出力端子５２に出力する。

【００１５】図１はＤＳＰ２８の内部回路の詳細を示し
ており、図１を詳細に説明する。Ａ／Ｄ変換器２６から
入力する輝度信号については、ドロップアウト補償回路
６０、フィールド記録の場合に再生フィールドの信号か
ら補間により別のフィールドの信号を形成し、インター
レース信号として出力するインターレース回路６２、補
間により形成されたフィールドのスキューを補償するス
キュー補償回路６４、及びＨＰＦ１６とＢＰＦ１８の遅
延時間差を補償する遅延回路６６からなる。Ａ／Ｄ変換
器３２から入力するオフセット付き線順次色差信号につ
いては、オフセット除去回路６８、色差用のスキュー補
償回路７０、線同時化回路７２からなる。

【００１６】同期分離回路７４は、ドロップアウト補償
回路６０によりドロップアウト補償された同期信号付き
の輝度信号から同期信号を分離し、システム信号発生回
路（ＳＳＧ）７６に供給する。オフセット除去回路６８
は、どの水平ラインが色差信号Ｒ−Ｙ又はＢ−Ｙかを示
す色判別信号をＳＳＧ７６に出力する。ＳＳＧ７６は、
水晶振動子３６により基準クロックを形成し、ＰＧ入力
端子３８からのＰＧ信号、同期分離回路７４からの同期
信号及びオフセット除去回路６８からの色判別信号に従
い、回路６０〜７２に所定タイミングの制御クロックや
スイッチング信号を出力する。このような、タイミング
信号又はクロック等を発生するＳＳＧ７６は、組み合わ
せ論理回路により容易に構成できるので、ＳＳＧ７６の
内部回路の詳細の説明は省略する。

【００１７】ドロップアウト補償回路６０は、１Ｈ（１
水平走査期間）相当の遅延回路（具体的にはＦＩＦＯ型
メモリ）６０Ａと、ドロップアウト検出回路３４からの
ＤＯ検出信号により切り換えられるスイッチ６０Ｂとか
らなる。Ａ／Ｄ変換器２６から出力される同期信号付き
の輝度信号はスイッチ６０Ｂのａ接点に入力し、スイッ
チ６０Ｂの出力は遅延回路６０Ａに入力し、遅延回路６
０Ａの出力はスイッチ６０Ｂのｂ接点に入力している。 スイッチ６０Ｂは通常はａ接点に接続しており、ドロッ
プアウト検出時にｂ接点に接続する。即ち、ドロップア
ウト検出時には１水平ライン前の信号が選択される。

【００１８】インターレース回路６２は、遅延回路６０
Ａの入力と出力を加算する加算器６２Ａ、加算器６２Ａ
の出力を１／２する除算器６２Ｂ、及び遅延回路６０Ａ
の出力（ａ接点）又は除算器６２Ｂの出力（ｂ接点）を
選択するスイッチ６２Ｃからなる。加算器６２Ａ及び除
算器６２Ｂにより、隣接する２水平ライン間の平均信号
を形成する。除算器６２Ｂは具体的には並列のディジタ
ル・ラインを１ビット・シフトして結線するだけでよく
、簡単に構成できる。スイッチ６２ＣはＳＳＧ７６から
の切換え制御信号の下、フィールド再生された画像信号
をそのまま出力するときには、ａ接点に接続して遅延回
路６０Ａの出力を選択し、他方、補間による第２フィー
ルドの画像信号を出力すべきときには、その垂直帰線期
間を除きｂ接点に接続して除算器６２Ｂの出力を選択す
る。

【００１９】スキュー補償回路６４は、インターレース
回路６２で補間により形成される第２フィールドの画像
信号のスキューを補償する。スキュー補償回路６４は０
．５Ｈ相当の遅延回路６４Ａと、遅延回路６４Ａにより
遅延した信号又は遅延回路６４Ａを迂回した信号を選択
するスイッチ６４Ｂからなる。スイッチ６４ＢはＳＳＧ
７６からの切換え制御信号の下、磁気ディスク１０から
の再生フィールド信号をそのまま出力すべきときには、
ａ接点に接続し、インターレース回路６２で形成された
疑似フィールドの信号を出力するときには、その等化パ
ルス期間ではａ接点に接続し、それ以外ではｂ接点に接
続する。

【００２０】図３は、上述の輝度信号処理のタイミング
図を示す。理解を容易にするため、アナログ信号として
図示してある。図３（１）はＰＧ入力端子３８から入力
するＰＧパルス（又はその波形整形パルス）である。同
（２）は、ＰＧパルスにより形成されるフィールド判別
信号であり、これによりフレーム再生時のヘッド切換え
と、フィールド再生時のインターレース化のスイッチ６
２Ｃ及びスキュー補償のスイッチ６４Ｂの切換えが制御
される。同（３）は同期分離回路７４により分離される
複合同期信号である。同（４）はスキュー補償のスイッ
チ６４Ｂの切換え制御信号、同（５）はインターレース
化のスイッチ６２Ｃの切換え制御信号である。

【００２１】スキュー補償回路６４の出力はＦＩＦＯメ
モリからなる遅延回路６６により位相調整されて、Ｄ／
Ａ変換器４２に供給される。

【００２２】次に、色差信号の処理系を説明する。オフ
セット除去回路６８は、詳細は後述するが、線順次色差
信号の色差成分Ｒ−Ｙと色差成分Ｂ−Ｙのオフセットを
除去する。オフッセト除去回路６８はまた、ペデスタル
・レベルの差により、色差成分Ｒ−Ｙの水平ラインか色
差成分Ｂ−Ｙの水平ラインかを判別し、その判別結果を
示す色判別信号をＳＳＧ７６に出力する。

【００２３】オフセット除去回路６８によりオフセット
を除去された線順次色差信号は、色差用スキュー補償回
路７０に供給される。色差用スキュー補償回路７０は、
輝度信号用のスキュー補償回路６４と同様に、０．５Ｈ
の遅延回路７０Ａ及び、遅延回路７０Ａにより遅延した
信号又は遅延回路７０Ａを迂回した信号を選択するスイ
ッチ７０Ｂからなる。スイッチ７０Ｂはスイッチ６４Ｂ
と同じ切換え制御信号により切換え制御される。これに
より、フィールド再生時の疑似フィールドのタイミング
では０．５Ｈ遅延された信号が出力される。

【００２４】色差用スキュー補償回路７０の出力は、線
同時化回路７２に供給され、線同時化される。線同時化
回路７２は、１Ｈ相当の遅延回路７２Ａ、遅延回路７２
Ａの入力又は出力からＲ−Ｙ成分を選択する第１のスイ
ッチ７２Ｂ、及び遅延回路７２Ａの入力又は出力からＢ
−Ｙ成分を選択する第２のスイッチ７２Ｃからなる。遅
延回路７２Ａの入力にＲ−Ｙ成分があるときには、その
出力にはＢ−Ｙ成分があり、入力にＢ−Ｙ成分がある時
には出力にはＲ−Ｙ成分がある。従って、ＳＳＧ７６は
、オフセット除去回路６８からの色判別信号により、ス
イッチ７２Ｂが常にＲ−Ｙ成分を選択し、スイッチ７２
Ｃが常にＢ−Ｙ成分を選択するようにスイッチ７２Ｂ，
７２Ｃを制御する。これにより、線順次信号が同時化さ
れる。スイッチ７２Ｂの出力はＤ／Ａ変換器４４に供給
され、スイッチ７２Ｃの出力はＤ／Ａ変換器４６に供給
される。

【００２５】オフセット除去回路６８の内部回路構成例
を図４に示す。８０はＳＳＧ８０からのゲート制御信号
により開閉されるゲート回路であり、Ａ／Ｄ変換器３２
の出力のペデスタル部分を通過させる。ゲート回路８０
の出力は、加算器８２及びレジスタ８４からなるアキュ
ムレータにより累積加算される。即ち、加算器８２の出
力はレジスタ８４に印加され、レジスタ８４の出力が加
算器８２に帰還されている。レジスタ８４のロード制御
端子には、ＳＳＧ７６から各水平ラインのペデスタル期
間内に色差信号処理レートの多数（例えばｎ個）のクロ
ックが印加されている。これにより、レジスタ８４は各
水平ラインのペデスタル・レベルのｎ個のサンプル点の
レベル累積加算値を保持する。

【００２６】レジスタ８４の保持値はレジスタ８６，８
８に印加される。レジスタ８６はＳＳＧ７６からのライ
ン・スイッチ信号によりロード制御され、レジスタ８８
は、当該ライン・スイッチ信号をインバータ９０により
反転した信号によりロード制御されている。ライン・ス
イッチ信号は水平ライン毎に反転する信号である。これ
により、レジスタ８６には偶数番目及び奇数番目の水平
ラインの一方のペデスタル・レベルのｎ回加算値がロー
ドされ、レジスタ８８には、他方のｎ回加算値がロード
される。規約によれば、Ｂ−Ｙ成分のペデスタル・レベ
ルをＲ−Ｙ成分より高くしておくことになっているので
、レジスタ８６，８８の保持値を比較することにより、
注目する水平ラインがＲ−Ｙ成分かＢ−Ｙ成分かを知る
ことができる。比較回路９２はレジスタ８６，８８の保
持値を比較し、その比較結果が色判別信号としてＳＳＧ
７６に供給される。

【００２７】色判別信号は、ライン・スイッチ信号が”
Ｈ”の期間に、注目する水平ラインがＲ−Ｙ成分であれ
ば”Ｈ”、注目する水平ラインがＢ−Ｙ成分であれば”
Ｌ”になり、ライン・スイッチ信号が”Ｌ”の期間に、
注目する水平ラインがＲ−Ｙ成分であれば”Ｌ”、注目
する水平ラインがＢ−Ｙ成分であれば”Ｈ”になる。単
一フィールド内では、この色判別信号は変化しないが、
フレーム再生のフィールド間では変化することがある。

【００２８】除算器９４はレジスタ８４の保持値を１／
ｎする。これにより、ノイズの影響の少ない、ペデスタ
ル・レベルの平均値が得られる。減算器９６は除算器９
４の出力から固定値を減算する。この固定値は、色差信
号処理系のダイナミック・レンジの中央値付近の値とす
る。例えば８ビットの場合には、１２８にする。減算器
９６の出力はいわば、オフセット線順次色差信号のオフ
セットを解消する値になっており、減算器９８でＡ／Ｄ
変換器３２の出力、即ちオフセット付きの線順次色差信
号から、減算器９６の出力を減算することにより、オフ
セットを除去できる。減算器９８の出力は、色差用スキ
ュー補償回路７０に印加される。

【００２９】図５は、カラー・バーのオフセット付き線
順次色差信号に対するオフセット除去回路６８内の動作
タイミング図を示す。図５（１）は、カラー・バーのオ
フセット付き線順次色差信号、同（２）はゲート回路８
０に対するゲート制御信号、同（３）はクランプ回路３
０に対するクランプ・パルス、同（４）は減算器９８の
出力（オフセットの除去された線順次色差信号）である
。クランプ回路３０は、Ｒ−Ｙ成分をダイナミック・レ
ンジの中央付近にクランプする。Ｒ−Ｙ成分とＢ−Ｙ成
分の最大振幅の差から、ダイナミック・レンジの中央付
近にクランプする場合には、Ｒ−Ｙ成分をクランプする
方がよい。比較回路９２の出力を参照してクランプ回路
３０に対するクランプ・パルスを形成するようにすれば
、Ｒ−Ｙ成分をクランプできる。ここでは、オフセット
付き線順次色差信号を単純に２水平ラインに１回クラン
プしているが、特定の色成分で２水平ラインに１回クラ
ンプするように構成することもできる。そうすれば、信
号処理系のダイナミック・レンジを有効に活用できる。

【００３０】本実施例では、クランプ回路３０によりＲ
−Ｙ成分のペデスタル・レベルを中央値にクランプして
いるが、オフセット除去回路６８により各水平ラインの
ペデスタル・レベルを正確に中央値に設定できるので、
クランプ回路３０では、ほぼ中央値にクランプするよう
にしてもよい。勿論、このようにすると、Ａ／Ｄ変換器
３２のダイナミック・レンジに若干の余裕が必要になる
。

【００３１】図６は、色差信号処理系の変更実施例の構
成ブロック図を示す。１００はオフセット除去回路、１
０２はオフセット除去回路１００によりオフセットを除
去された線順次色差信号を線同時化する線同時化回路、
１０４は線同時化回路１０２から出力される色差信号を
そのまま、又は０．５Ｈ遅延して出力するスキュー補償
回路である。

【００３２】オフセット除去回路１００において、ゲー
ト回路１０６、加算器１０８及びレジスタ１１０は夫々
、図４のゲート回路８０、加算器８２及びレジスタ８４
と同様に機能する。即ち、レジスタ１１０は各水平ライ
ンのペデスタル期間の終了時点において、当該ペデスタ
ル期間のｎ個のサンプル点の累積加算値を保持する。 減算器１１２はレジスタ１１０の出力から、ダイナミッ
ク・レンジの中央値のｎ倍の固定値（例えば、８ビット
では１２８×ｎ）を減算する。除算器１１４は減算器１
１２の出力を１／ｎにし、減算器１１６に印加する。除
算器１１４の出力は図４の減算器９６の出力と一致する
。減算器１１６はＡ／Ｄ変換器３２の出力（オフセット
付きの線順次色差信号）から除算器１１４の出力を減算
する。これにより、各水平ラインのペデスタル・レベル
をダイナミック・レンジの中央値に合わせることができ
、オフセット付き線順次色差信号のオフセットが除去さ
れる。

【００３３】また、比較回路１１８はレジスタ１１０の
出力を、オフセットした２つのペデスタル・レベルの中
間値のｎ倍の固定値と比較し、その比較結果を色判別信
号としてＳＳＧ７６に供給する。この色判別信号は、オ
フセット付き線順次色差信号がＲ−Ｙ成分の水平ライン
では”Ｌ”となり、Ｂ−Ｙ成分の水平ラインでは”Ｈ”
となる。

【００３４】線同時化回路１０２は、図１の線同時化回
路７２と同様の構成をしており、１Ｈの遅延回路１２０
と、遅延回路１２０の出力又は遅延回路１２０を迂回し
た信号を選択するスイッチ１２２，１２４からなる。ス
イッチ１２２，１２４は、比較回路１１８の出力（色判
別信号）により切換え制御されており、スイッチ１２０
，１２２は、比較回路１１８の出力が”Ｌ”のときには
そのａ接点に接続し、比較回路１１８の出力が”Ｈ”の
ときにはそのｂ接点に接続する。これにより、スイッチ
１２０からＲ−Ｙ信号が、スイッチ１２２からＢ−Ｙ信
号が、同時化されて出力される。

【００３５】スキュー補償回路１０４は、線同時化回路
１０２から出力されるＲ−Ｙ信号及びＢ−Ｙ信号のそれ
ぞれに対して、０．５Ｈ遅延させる遅延回路１２６，１
２８と、遅延回路１２６，１２８の出力又は遅延回路１
２６，１２８を迂回した信号を選択するスイッチ１３０
，１３２とからなる。スイッチ１３０，１３２は、図３
（４）に示すのと同じタイミングの切換え制御信号によ
り切り換えられる。これにより、フィールド再生信号か
ら疑似的なフレーム信号を形成できる。

【００３６】図４の回路構成ではノイズ・マージンがオ
フセット線順次色差信号のオフセット量そのものである
のに対し、図６の回路構成では、当該オフセット量の半
分（又は、各ペデスタル・レベルとダイナミック・レン
ジの中央値との差）になるので、色差信号のペデスタル
期間のノイズに弱くなる。しかし、ＳＳＧ７６の内部回
路を簡略化できるという利点がある。

【００３７】ＤＳＰ２８内では、遅延回路は具体的には
ＦＩＦＯメモリにより容易に実現でき、上述の実施例で
の遅延回路も実際にはＦＩＦＯメモリからなる。

【００３８】上述の実施例では、同時化された色差信号
からアナログ信号処理によりクロマ信号を形成したが、
これをディジタル信号処理により実現できることはいう
までもない。

【００３９】上述の実施例では、ドロップアウト補償、
スキュー補償、色差線順次信号の線同時化など、所定遅
延量の遅延線を使用する回路をディジタル回路で構成で
きるので、アナログ遅延線を使用する場合に必要な温度
特性の補償等の調整用回路を設けなくてよくなり、全体
として回路が簡単になると共に調整作業が少なくなる。 またＩＣ化もでき、装置を小型化しやすくなる。

【００４０】

【発明の効果】以上の説明から容易に理解できるように
、本発明によれば、オフセット付き線順次色差信号のオ
フセットを正確且つ完全に除去できる。

【図面の簡単な説明】

【図１】　　本発明の一実施例のディジタル処理回路２
８の詳細な回路構成ブロック図である。

【図２】　　本発明の一実施例の全体の回路構成ブロッ
ク図である。

【図３】　　輝度信号処理のタイミング図である。

【図４】　　オフセット除去回路６８の詳細な回路構成
ブロック図である。

【図５】　　カラー・バーに対するオフセット付き線順
次色差信号の処理タイミング図である。

【図６】　　色差信号のディジタル処理系の変更例の回
路構成ブロック図である。

【符号の説明】

１０：磁気ディスク　　１２：再生ヘッド　　１４：再
生アンプ　　１６：ハイパス・フィルタ　　１８：バン
ドパス・フィルタ　　２０，２２：ＦＭ復調回路　　２
４：クランプ回路　　２６：Ａ／Ｄ変換器　　２８：デ
ィジタル信号処理回路（ＤＳＰ）３０：クランプ回路　
　３２：Ａ／Ｄ変換器　　３４：ドロップアウト検出回
路　　３６：水晶振動子　　３８：ＰＧ信号入力端子　
　４０：ヘッド切換え信号出力端子４２，４４，４６：
Ｄ／Ａ変換器　　４８：変調回路　　５０：混合回路　
　５２：出力端子　　６０：ドロップアウト補償回路　
　６２：インターレース回路　　６４：スキュー補償回
路　　６６：遅延回路　　６８：オフセット除去回路　
　７０：色差用スキュー補償回路　　７２：線同時化回
路　　７４：同期分離回路　　７６：システム信号発生
回路　　６０Ａ：遅延回路　　６０Ｂ：スイッチ　　６
２Ａ：加算器　　６２Ｂ：除算器　　６２Ｃ：スイッチ
　　６４Ａ：遅延回路　　６４Ｂ：スイッチ　　７０Ａ
：遅延回路　　７０Ｂ：スイッチ７　　７２Ａ：遅延回
路　　７２Ｂ，７２Ｃ：スイッチ８０：ゲート回路　　
８２：加算器　　８４，８６，８８：レジスタ　　９０
：インバータ　　９２：比較回路　　９４：除算器　　
９６，９８：減算器　　１００：オフセット除去回路　
　１０２：線同時化回路　　１０４：スキュー補償回路
　　１０６：ゲート回路１０８：加算器　　１１０：レ
ジスタ　　１１２：減算器　　１１４：除算器１１６：
減算器　　１１８：比較回路　　１２０：遅延回路　　
１２２，１２４：スイッチ　　１２６，１２８：遅延回
路　　１３０，１３２：スイッチ

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　アナログのオフセット付き線順次色差
   信号を所定期間毎にそのペデスタル・レベルでクランプ
   するアナログ・クランプ回路と、当該アナログ・クラン
   プ回路の出力をディジタル化する第１のＡ／Ｄ変換器と
   、当該第１のＡ／Ｄ変換器の出力から得られる前記所定
   期間のペデスタル・レベルの複数のサンプル値の累積値
   により、各水平ラインのペデスタル・レベルを所定値に
   合わせるオフセット除去回路とからなることを特徴とす
   る画像信号処理回路。
2. 【請求項２】　　更に、同期信号付きのアナログ輝度信
   号をディジタル化する第２のＡ／Ｄ変換器と、当該アナ
   ログ輝度信号のドロップウアトを検出するドロップアウ
   ト検出回路と、当該ドロップアウト検出回路によるドロ
   ップアウト検出信号により、当該第２のＡ／Ｄ変換器の
   出力におけるドロップアウトを補償するドロップアウト
   補償回路と、当該ドロップアウト補償回路でドロップア
   ウト補償されたディジタル輝度信号から同期信号を分離
   する同期分離回路とを有することを特徴とする請求項１
   に記載の画像信号処理回路。