JPH0421887B2 - - Google Patents
Info
- Publication number
- JPH0421887B2 JPH0421887B2 JP58238174A JP23817483A JPH0421887B2 JP H0421887 B2 JPH0421887 B2 JP H0421887B2 JP 58238174 A JP58238174 A JP 58238174A JP 23817483 A JP23817483 A JP 23817483A JP H0421887 B2 JPH0421887 B2 JP H0421887B2
- Authority
- JP
- Japan
- Prior art keywords
- key
- key code
- code
- information processing
- keyboard
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Input From Keyboards Or The Like (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、情報処理装置等に用いられるけん盤
装置に関するものである。
装置に関するものである。
従来例の構成とその問題点
近年、パーソナル・コンピユータや大型計算機
等の端末機器として、けん盤装置を具備した情報
処理装置が多く開発され、ソフトウエアも蓄積さ
れている。
等の端末機器として、けん盤装置を具備した情報
処理装置が多く開発され、ソフトウエアも蓄積さ
れている。
以下、図面を参照しながら従来の一例のけん盤
装置について説明する。第１図は従来例のけん盤
装置のブロツク図を示すものである。図におい
て、１は情報処理装置、２は情報処理装置１より
出力されるアドレスをデコードするアドレスデコ
ーダー、３ａはアドレスデコーダー２により制御
される出力ポート、４はアドレスデコーダー２に
より制御される入力ポートであり、出力ポート３
の出力線Dn（ｎ＝０，１，２，……Ｎ）但しＮ≧
０と、入力ポート４の入力線Sm（ｍ＝０，１，
２，……，Ｍ）但し、Ｍ≧０の交点にキーＫ（ｎ，
ｍ）を設置し、キーＫ（n′，m′）を押すことによ
り出力ポート３の出力線Dn′と入力ポート４の入
力線Sm′を電気的に接続するけん盤５により構成
されている。
装置について説明する。第１図は従来例のけん盤
装置のブロツク図を示すものである。図におい
て、１は情報処理装置、２は情報処理装置１より
出力されるアドレスをデコードするアドレスデコ
ーダー、３ａはアドレスデコーダー２により制御
される出力ポート、４はアドレスデコーダー２に
より制御される入力ポートであり、出力ポート３
の出力線Dn（ｎ＝０，１，２，……Ｎ）但しＮ≧
０と、入力ポート４の入力線Sm（ｍ＝０，１，
２，……，Ｍ）但し、Ｍ≧０の交点にキーＫ（ｎ，
ｍ）を設置し、キーＫ（n′，m′）を押すことによ
り出力ポート３の出力線Dn′と入力ポート４の入
力線Sm′を電気的に接続するけん盤５により構成
されている。
以上のように構成されたけん盤装置について以
下その動作を説明する。
下その動作を説明する。
情報処理装置１がけん盤上のキーの状態を識別
する時、まず出力ポート３の出力線Doを論理
“０”、その他の出力線D1からDNをすべて論理
“１”を出力し（ただし、オープンコレクタ出力
である）、入力ポート４により、入力線S0からSM
までの情態を入力する。この時入力線Sm′が論理
“０”であればキーＫ（０，m′）が押されたこと
を示している。
する時、まず出力ポート３の出力線Doを論理
“０”、その他の出力線D1からDNをすべて論理
“１”を出力し（ただし、オープンコレクタ出力
である）、入力ポート４により、入力線S0からSM
までの情態を入力する。この時入力線Sm′が論理
“０”であればキーＫ（０，m′）が押されたこと
を示している。
同様に、出力線Dn′だけを論理“０”、その他
の出力線に論理“１”を出力し、その時の入力線
S0からSMまでの状態を入力ポート４によつて入
力し、Sm′（m′＝０，１，……，Ｍ）が論理“０”
か論理“１”かを判断することによりキーＫ（n′，
m′）が押されているかどうか判別することがで
きる。
の出力線に論理“１”を出力し、その時の入力線
S0からSMまでの状態を入力ポート４によつて入
力し、Sm′（m′＝０，１，……，Ｍ）が論理“０”
か論理“１”かを判断することによりキーＫ（n′，
m′）が押されているかどうか判別することがで
きる。
第２図に他の従来例のブロツク図を示す。第２
図は第１図とほぼ同様の構成であるが、出力ポー
ト３に２進数の“n′”を出力し、２進−N′進デコ
ーダー（ただし、N′≧Ｎ）により出力線Dm′を
論理“０”、その他の出力線D0〜o′-1，Do′+1〜Nをす
べて論理“１”にして、その時の入力線S0〜Mを判
断することによりＫ（n′，m′）の状態を判別する
ことができるようにしたものである。
図は第１図とほぼ同様の構成であるが、出力ポー
ト３に２進数の“n′”を出力し、２進−N′進デコ
ーダー（ただし、N′≧Ｎ）により出力線Dm′を
論理“０”、その他の出力線D0〜o′-1，Do′+1〜Nをす
べて論理“１”にして、その時の入力線S0〜Mを判
断することによりＫ（n′，m′）の状態を判別する
ことができるようにしたものである。
又、第３図に情報処理部とけん盤装置を分離し
た従来例を示す。第３図において８はキーコード
発生装置であり、第１図、第２図と同じように、
出力線Dn（ｎ＝０，１，……Ｎ）と入力線Sm（ｍ
＝０，１……Ｍ）の交点にキースイツチＫ（ｎ，
ｍ）を設置し、上記第１図の説明と同様に出力線
Dn′に論理“０”、その他の出力線に論理“１”
を出力して、その時の入力線Sm′（m′＝０，１，
……，Ｍ）の状態によりキーＫ（n′，m′）の状態
を判断し（今後、こうした動作をキースキヤンと
呼ぶ）、以前の状態と比較して、もし、前回のキ
ースキヤン時の押されていなかつた（OFF）キ
ーＫ（n′，m′）が、今回のキースキヤン時に押さ
れていた（ON）とすると、キーコード発生装置
８は情報処理装置の入力ポート４ｂ、及び割り込
み制御９にメイク・コードＭ・Ｃ（n′，m′）を送
る。又、前回のキースキヤン時にはONであつた
キーＫ（n′，m′）が今回のキースキヤン時にOFF
にされていた場合はブレーク・コードBC（n′，
m′）を情報処理装置７の入力ポート４ｂ及び割
り込み制御９に送る。
た従来例を示す。第３図において８はキーコード
発生装置であり、第１図、第２図と同じように、
出力線Dn（ｎ＝０，１，……Ｎ）と入力線Sm（ｍ
＝０，１……Ｍ）の交点にキースイツチＫ（ｎ，
ｍ）を設置し、上記第１図の説明と同様に出力線
Dn′に論理“０”、その他の出力線に論理“１”
を出力して、その時の入力線Sm′（m′＝０，１，
……，Ｍ）の状態によりキーＫ（n′，m′）の状態
を判断し（今後、こうした動作をキースキヤンと
呼ぶ）、以前の状態と比較して、もし、前回のキ
ースキヤン時の押されていなかつた（OFF）キ
ーＫ（n′，m′）が、今回のキースキヤン時に押さ
れていた（ON）とすると、キーコード発生装置
８は情報処理装置の入力ポート４ｂ、及び割り込
み制御９にメイク・コードＭ・Ｃ（n′，m′）を送
る。又、前回のキースキヤン時にはONであつた
キーＫ（n′，m′）が今回のキースキヤン時にOFF
にされていた場合はブレーク・コードBC（n′，
m′）を情報処理装置７の入力ポート４ｂ及び割
り込み制御９に送る。
又、このようにけん盤装置と情報処理装置部が
分離した構成においては、けん盤装置と情報処理
装置部の接続線を少なくするため、メイクコード
MC（n′，m′）及びブレーク・コードBC（n′，m′）
のキーコードKC（n′，m′）はシリアル・データで
ある場合が多い。
分離した構成においては、けん盤装置と情報処理
装置部の接続線を少なくするため、メイクコード
MC（n′，m′）及びブレーク・コードBC（n′，m′）
のキーコードKC（n′，m′）はシリアル・データで
ある場合が多い。
この様な構成において、キーコード発生装置８
より送信されたキーコードKC（n′，m′）は、割り
込み制御９に送られ、情報処理装置１は割り込み
処理を行う。割り込み処理では、まず再度割り込
み処理に入らないように割り込み不能にし、次に
キーコード発生装置８より送信されるシリアルデ
ータKC（n′，m′）を入力ポート４ｂにより入力
し、キーコードKC（n′，m′）を復号する。そして
復号が終了すると、割り込み可能にして次のキー
コードＫ（n″，m″）を受け付け可能にする。そし
てキーコードKC（n′，m′）がメイクコードMC
（n′，m′）か、ブレーク・コードBC（n′，m′）か
を判別して、それぞれの処理ルーチンを実行す
る。
より送信されたキーコードKC（n′，m′）は、割り
込み制御９に送られ、情報処理装置１は割り込み
処理を行う。割り込み処理では、まず再度割り込
み処理に入らないように割り込み不能にし、次に
キーコード発生装置８より送信されるシリアルデ
ータKC（n′，m′）を入力ポート４ｂにより入力
し、キーコードKC（n′，m′）を復号する。そして
復号が終了すると、割り込み可能にして次のキー
コードＫ（n″，m″）を受け付け可能にする。そし
てキーコードKC（n′，m′）がメイクコードMC
（n′，m′）か、ブレーク・コードBC（n′，m′）か
を判別して、それぞれの処理ルーチンを実行す
る。
しかしながら上記第１図、第２図で示したよう
な構成においては、情報処理部７とけん盤装置を
分離する場合、両者を接続するためには、出力線
D0〜DN、入力線S0〜SMが必要となり、両者を接
続する信号線の数が多くなり、操作性が悪くなる
という問題があつた。さらに、上記の構成では接
続する信号線が複数となり、情報処理部７とけん
盤装置間を超音波又は赤外線等によつて無線で結
合することは不可能であつた。
な構成においては、情報処理部７とけん盤装置を
分離する場合、両者を接続するためには、出力線
D0〜DN、入力線S0〜SMが必要となり、両者を接
続する信号線の数が多くなり、操作性が悪くなる
という問題があつた。さらに、上記の構成では接
続する信号線が複数となり、情報処理部７とけん
盤装置間を超音波又は赤外線等によつて無線で結
合することは不可能であつた。
又、第３図に情報処理部とけん盤装置を分離し
た従来例を示したが、第３図のような構成にする
ためには、情報処理装置１のけん盤装置入力プロ
グラムを大幅に変更する必要があり、現在まで蓄
積されたきたソフトウエアがそのままでは利用で
きないという問題があつた。
た従来例を示したが、第３図のような構成にする
ためには、情報処理装置１のけん盤装置入力プロ
グラムを大幅に変更する必要があり、現在まで蓄
積されたきたソフトウエアがそのままでは利用で
きないという問題があつた。
発明の目的
本発明は、上記のような従来の問題点を解消す
るもので、従来より蓄積されたソフトウエアを変
更することなしに、情報処理装置部とけん盤装置
を分離し、少ない信号線、又は、無線でけん盤装
置からのキーコードを情報処理装置部に送ること
を可能にするけん盤装置を提供することを目的と
する。
るもので、従来より蓄積されたソフトウエアを変
更することなしに、情報処理装置部とけん盤装置
を分離し、少ない信号線、又は、無線でけん盤装
置からのキーコードを情報処理装置部に送ること
を可能にするけん盤装置を提供することを目的と
する。
発明の構成
本発明によるけん盤装置は、複数個のキーを有
するけん盤とけん盤上の押されたキーに従つてコ
ードを発生するコード発生装置と、上記コード発
生装置により発生されたキーコードを伝送する伝
送装置を有し、かつ、マイクロコンピユータ等の
情報処理装置と、上記情報処理装置により制御さ
れる出力ポートと、上記出力ポートにより選択さ
れる１個又は複数個のレジスターと、上記レジス
ターの内容を読み込む入力ポートと、上記伝送装
置により送られてきたキーコードの内容に従つて
上記レジスターの内容を書き換えるキーコード復
号装置を具備したものであり、このことにより、
ソフトウエアの変更なしに、けん盤装置と情報処
理装置部を分離し、少ない信号線、又は超音波、
赤外線等の無線伝送手段により、けん盤装置から
のキーコードデータを情報処理装置部に送ること
を可能にするものである。
するけん盤とけん盤上の押されたキーに従つてコ
ードを発生するコード発生装置と、上記コード発
生装置により発生されたキーコードを伝送する伝
送装置を有し、かつ、マイクロコンピユータ等の
情報処理装置と、上記情報処理装置により制御さ
れる出力ポートと、上記出力ポートにより選択さ
れる１個又は複数個のレジスターと、上記レジス
ターの内容を読み込む入力ポートと、上記伝送装
置により送られてきたキーコードの内容に従つて
上記レジスターの内容を書き換えるキーコード復
号装置を具備したものであり、このことにより、
ソフトウエアの変更なしに、けん盤装置と情報処
理装置部を分離し、少ない信号線、又は超音波、
赤外線等の無線伝送手段により、けん盤装置から
のキーコードデータを情報処理装置部に送ること
を可能にするものである。
実施例の説明
以下、本発明の一実施例について図面を参照し
ながら説明する。
ながら説明する。
第４図は本発明の一実施例におけるけん盤装置
のブロツク図を示すものである。図において、１
はマイクロコンピユータ等で構成された情報処理
装置、２は情報処理装置より出力されるアドレス
をデコードするアドレスデコーダー、３ａはアド
レス・デコーダー２により制御される出力ポー
ト、４ａはアドレス・デコーダー２により制御さ
れる入力ポートである。８はキーコード発生装置
であり、出力線Dn（ｎ＝０，１……Ｎ）と入力線
Sm（ｍ＝０，１，……Ｍ）を有し、DnとSmの交
点にキースイツチＫ（ｎ，ｍ）を設置して、けん
盤５を構成している。１０はキーコード復号装置
であり、キーコード発生装置８より送信されたキ
ーコードKC（ｎ，ｍ）を復合し、２進−N′進デ
コーダ１１に２進のレジスター番号とレジスター
への書き込み信号を送る。１２はトライ・ステー
ト出力をもつたレジスターRn（ｎ＝０，１，……
Ｎ）であり、キーコード復号装置１０により、復
号されたキーコードKC（ｎ，ｍ）に応じたデータ
を書き込まれ、出力ポート３ａの出力により、そ
の出力を制御されている。
のブロツク図を示すものである。図において、１
はマイクロコンピユータ等で構成された情報処理
装置、２は情報処理装置より出力されるアドレス
をデコードするアドレスデコーダー、３ａはアド
レス・デコーダー２により制御される出力ポー
ト、４ａはアドレス・デコーダー２により制御さ
れる入力ポートである。８はキーコード発生装置
であり、出力線Dn（ｎ＝０，１……Ｎ）と入力線
Sm（ｍ＝０，１，……Ｍ）を有し、DnとSmの交
点にキースイツチＫ（ｎ，ｍ）を設置して、けん
盤５を構成している。１０はキーコード復号装置
であり、キーコード発生装置８より送信されたキ
ーコードKC（ｎ，ｍ）を復合し、２進−N′進デ
コーダ１１に２進のレジスター番号とレジスター
への書き込み信号を送る。１２はトライ・ステー
ト出力をもつたレジスターRn（ｎ＝０，１，……
Ｎ）であり、キーコード復号装置１０により、復
号されたキーコードKC（ｎ，ｍ）に応じたデータ
を書き込まれ、出力ポート３ａの出力により、そ
の出力を制御されている。
以上のように構成されたけん盤装置について以
下その動作を説明する。
下その動作を説明する。
まず、キーコード復号装置１０は初期化のた
め、レジスターRn（ｎ＝０，１，……ｎ）のすべ
てのビツトBm（ｍ＝０，１，……Ｍ）を論理
“１”にする。又、キーコード発生装置８は第３
図で説明したように、けん盤５のキースイツチＫ
（n′，m′）かOFF状態からON状態に変化した時
メイク・コードMC（n′，m′）を、ON状態から
OFF状態に変化した時ブレーク・コードBC（n′，
m′）をキーコード復号装置１０に送る。キーコ
ード復号装置１０は送られるキーコードKC（n′，
m′）を復号し、もしメイク・コードMC（n′，m′）
なら、２進−N′進デコーダに２進のレジスタ番
号“n′”を出力し、又、レジスター１２に書き込
むためのデータのm′番目のビツトBm′だけを論
理“０”にし、レジスター１２への書き込み信号
１６を送る。同様に、送られてきたキーコード
KC（n′，m′）かブレーク・コードBC（n′，m′）な
らば、レジスターRn′のm′番目のビツトBm′に論
理“１”を書き込む。
め、レジスターRn（ｎ＝０，１，……ｎ）のすべ
てのビツトBm（ｍ＝０，１，……Ｍ）を論理
“１”にする。又、キーコード発生装置８は第３
図で説明したように、けん盤５のキースイツチＫ
（n′，m′）かOFF状態からON状態に変化した時
メイク・コードMC（n′，m′）を、ON状態から
OFF状態に変化した時ブレーク・コードBC（n′，
m′）をキーコード復号装置１０に送る。キーコ
ード復号装置１０は送られるキーコードKC（n′，
m′）を復号し、もしメイク・コードMC（n′，m′）
なら、２進−N′進デコーダに２進のレジスタ番
号“n′”を出力し、又、レジスター１２に書き込
むためのデータのm′番目のビツトBm′だけを論
理“０”にし、レジスター１２への書き込み信号
１６を送る。同様に、送られてきたキーコード
KC（n′，m′）かブレーク・コードBC（n′，m′）な
らば、レジスターRn′のm′番目のビツトBm′に論
理“１”を書き込む。
このようにすれば、けん盤５のスイツチＫ（n′，
m′）の状態は１２のn′番レジスターRn′のm′番目
のビツトBm′に記憶されるから、情報処理装置１
は、出力ポート３ａの出力線Dn′のみ論理“０”、
他の出力線Dn（ｎ≠n′）に論理“１”を出力すれ
ば、レジスターRn′のみ出力され、他のレジスタ
ーRn（ｎ≠n′）はハイ・インピーダンス状態にな
るため、入力ポート４ａよりレジスターRn′の内
容が入力され、そのm′番目のビツトBm′が論理
“１”か論理“０”か判定することにより、けん
盤５のＫ（n′，m′）がOFF状態かON状態か判別
することができる。この時、情報処理装置１の動
作は、第１図で説明したものと全く同一であり、
キースキヤンのプログラムを変更する必要はな
い。
m′）の状態は１２のn′番レジスターRn′のm′番目
のビツトBm′に記憶されるから、情報処理装置１
は、出力ポート３ａの出力線Dn′のみ論理“０”、
他の出力線Dn（ｎ≠n′）に論理“１”を出力すれ
ば、レジスターRn′のみ出力され、他のレジスタ
ーRn（ｎ≠n′）はハイ・インピーダンス状態にな
るため、入力ポート４ａよりレジスターRn′の内
容が入力され、そのm′番目のビツトBm′が論理
“１”か論理“０”か判定することにより、けん
盤５のＫ（n′，m′）がOFF状態かON状態か判別
することができる。この時、情報処理装置１の動
作は、第１図で説明したものと全く同一であり、
キースキヤンのプログラムを変更する必要はな
い。
第５図は、他の実施例におけるけん盤装置のブ
ロツク図を示すものである。なお、第５図は第２
図に対応しており、第２図の情報処理装置１のキ
ースキヤンのプログラムが変更なしで利用できる
ようにしたものである。構成及び動作は第２図と
第４図で詳細に説明しているので、ここでは省略
する。
ロツク図を示すものである。なお、第５図は第２
図に対応しており、第２図の情報処理装置１のキ
ースキヤンのプログラムが変更なしで利用できる
ようにしたものである。構成及び動作は第２図と
第４図で詳細に説明しているので、ここでは省略
する。
なお、以上の説明では、レジスター１２の書き
込み信号を発生するために、２進−N′進デコー
ダーを使用しているが、キーコード復号装置１０
が、それぞれのレジスターRn（ｎ＝０，１……
Ｎ）に対応したＮ本のレジスター書き込み信号を
有すれば、２進−N′進デコーダ１１は省略でき
る。
込み信号を発生するために、２進−N′進デコー
ダーを使用しているが、キーコード復号装置１０
が、それぞれのレジスターRn（ｎ＝０，１……
Ｎ）に対応したＮ本のレジスター書き込み信号を
有すれば、２進−N′進デコーダ１１は省略でき
る。
第６図は本発明のけん盤装置の他の実施例のブ
ロツク図である。
ロツク図である。
第６図において、１は情報処理装置、２はアド
レス・デコーダー、３ｂはRAM１４のアドレス
を出力する出力ポート、４ａはRAM１４の内容
を読み込むための入力ポート、５はけん盤、８は
キーコード発生装置、１０ｂはキーコード発生装
置より送られるキーコードに対応してRAMへの
書き込みデータ１３の出力、書き込み制御信号１
７の出力、RAMへの書き込みアドレス１４の出
力、及びマルチプレクサ１６を制御するためのア
ドレス切換え信号１７を出力するキーコード復号
装置であり、１６は出力ポート３ｂより出力され
るRAMアドレスと、キーコード復号装置１０ｂ
より出力される書き込みアドレス１４を、アドレ
ス切換信号１７により切換えるマルチプレクサ、
１５は内部にＭ個以上のビツトで構成されたレジ
スターをＮ個以上持つているRAMである。通常
はA0，A1，……AL（ただし2L≧Ｎ）で指定される
RAM内のレジスターの内容をQ0，Q1，……QM
に出力し、又、書き込み信号１８より書き込み指
令を受けた時は、書き込みデータ１３（D0，D1，
……，DM）をA0，A1，……ALで指定される
RAM内のレジスターに記憶するものである。
レス・デコーダー、３ｂはRAM１４のアドレス
を出力する出力ポート、４ａはRAM１４の内容
を読み込むための入力ポート、５はけん盤、８は
キーコード発生装置、１０ｂはキーコード発生装
置より送られるキーコードに対応してRAMへの
書き込みデータ１３の出力、書き込み制御信号１
７の出力、RAMへの書き込みアドレス１４の出
力、及びマルチプレクサ１６を制御するためのア
ドレス切換え信号１７を出力するキーコード復号
装置であり、１６は出力ポート３ｂより出力され
るRAMアドレスと、キーコード復号装置１０ｂ
より出力される書き込みアドレス１４を、アドレ
ス切換信号１７により切換えるマルチプレクサ、
１５は内部にＭ個以上のビツトで構成されたレジ
スターをＮ個以上持つているRAMである。通常
はA0，A1，……AL（ただし2L≧Ｎ）で指定される
RAM内のレジスターの内容をQ0，Q1，……QM
に出力し、又、書き込み信号１８より書き込み指
令を受けた時は、書き込みデータ１３（D0，D1，
……，DM）をA0，A1，……ALで指定される
RAM内のレジスターに記憶するものである。
このように、本来RAMは第５図における２進
−N′進デコーダ６とレジスターR0，R1，……RN
を一体化した構造を持つているため、第５図で説
明した動作が第６図の構成において容易に実行で
きることは明らかであるが、第７図により動作を
説明する。
−N′進デコーダ６とレジスターR0，R1，……RN
を一体化した構造を持つているため、第５図で説
明した動作が第６図の構成において容易に実行で
きることは明らかであるが、第７図により動作を
説明する。
第７図は第６図におけるキーコード復号装置１
０ｂの動作の流れを示すフローチヤート図であ
る。キーコード復号装置１０ｂはまず最初に、
RAMのすべてのビツトを論理“１”にする。次
にキーコード発生装置８よりキーコードが送られ
てくるまで待ち状態になり、キーコードが入力さ
れると、キーコードKC（n′，m′）を復号する。そ
して書き込みアドレス１４に２進数“n′”を出力
し、アドレス切換信号１７により、マルチプレク
サ１６の出力を、書き込みアドレスに切換える。
復号されたキーコードKC（n′，m′）がメイク・コ
ードMC（n′，m′）かブレーク・コードBC（n′，
m′）か判別し、メイクコードMC（n′，m′）なら
出力するＭビツトのうちm′番目のビツトDm′の
み“０”にする。又、ブレーク・コードBC（n′，
m′）なら、m′番目のビツトDm′のみ“１”にす
る。ただし、どちらの場合も、他のビツト
Dm′（ｍ≠m′）は変化させないようにする。
０ｂの動作の流れを示すフローチヤート図であ
る。キーコード復号装置１０ｂはまず最初に、
RAMのすべてのビツトを論理“１”にする。次
にキーコード発生装置８よりキーコードが送られ
てくるまで待ち状態になり、キーコードが入力さ
れると、キーコードKC（n′，m′）を復号する。そ
して書き込みアドレス１４に２進数“n′”を出力
し、アドレス切換信号１７により、マルチプレク
サ１６の出力を、書き込みアドレスに切換える。
復号されたキーコードKC（n′，m′）がメイク・コ
ードMC（n′，m′）かブレーク・コードBC（n′，
m′）か判別し、メイクコードMC（n′，m′）なら
出力するＭビツトのうちm′番目のビツトDm′の
み“０”にする。又、ブレーク・コードBC（n′，
m′）なら、m′番目のビツトDm′のみ“１”にす
る。ただし、どちらの場合も、他のビツト
Dm′（ｍ≠m′）は変化させないようにする。
このようにして得たデータDm（ｍ＝０，１，
……Ｍ）を書き込みデータ１３として出力し、書
き込み制御信号１８によりRAMへ書き込み指令
を送る。そしてアドレス切換信号１７により、マ
ルチプレクサ１６を出力ポート３ｂの出力アドレ
スに切換え、次のキーコード入力を持つ。
……Ｍ）を書き込みデータ１３として出力し、書
き込み制御信号１８によりRAMへ書き込み指令
を送る。そしてアドレス切換信号１７により、マ
ルチプレクサ１６を出力ポート３ｂの出力アドレ
スに切換え、次のキーコード入力を持つ。
キーコード復号装置１０ｂの上記のような動作
により、RAM１５のアドレスｎ番目のｍビツト
目のデータはけん盤５のキースイツチＫ（ｎ，ｍ）
の状態に対応させることができ、情報処理装置１
のキースキヤンプログラムを変更することなく、
キーコード発生装置８よりキーコード復号装置１
０ｂへの信号伝送をシリアルな形で行うことがで
き、特許請求の範囲第３項に記載した無線伝送を
可能することができる。
により、RAM１５のアドレスｎ番目のｍビツト
目のデータはけん盤５のキースイツチＫ（ｎ，ｍ）
の状態に対応させることができ、情報処理装置１
のキースキヤンプログラムを変更することなく、
キーコード発生装置８よりキーコード復号装置１
０ｂへの信号伝送をシリアルな形で行うことがで
き、特許請求の範囲第３項に記載した無線伝送を
可能することができる。
第８図は、上記キーコード発生装置８とキーコ
ード復号装置１０の間を無線で結合した実施例の
ブロツク図である。図において、１９は変調器、
２０は発信器又は発光器（赤外線の場合）、２１
は受信器又は受光器、２２は増幅器、２３は復調
器である。
ード復号装置１０の間を無線で結合した実施例の
ブロツク図である。図において、１９は変調器、
２０は発信器又は発光器（赤外線の場合）、２１
は受信器又は受光器、２２は増幅器、２３は復調
器である。
この図において、キーコード発生装置８より出
力されたキーコードは変調器１９により変調さ
れ、２０の発信器又は発光器により超音波、赤外
線等に変換されて出力される。そして受信（光）
器により送られてきた信号を受信し、増幅器２２
で増幅し、復調器２３により、キーコードが復調
され、キーコード復合装置１０に入力される。
力されたキーコードは変調器１９により変調さ
れ、２０の発信器又は発光器により超音波、赤外
線等に変換されて出力される。そして受信（光）
器により送られてきた信号を受信し、増幅器２２
で増幅し、復調器２３により、キーコードが復調
され、キーコード復合装置１０に入力される。
以上のように構成によれば、けん盤部と情報処
理部を無線で結合することができ、操作性が向上
されるという効果が得られる。
理部を無線で結合することができ、操作性が向上
されるという効果が得られる。
発明の効果
以上のように本発明によれば、けん盤のキース
イツチをレジスター又は、RAMのような記憶素
子に置き換え、送られるキーコードに応じて、上
記憶素子の上記けん盤上のキーに対応したビツト
の内容を書き換えることにより、けん盤上のキー
の状態をシリアル信号で転送することが情報処理
部のプログラム変更なしで可能になるため、けん
盤部と情報処理部を分離した時、少ない信号線又
は、無線で結合でき、操作性の向上というすぐれ
た効果が得られるものである。
イツチをレジスター又は、RAMのような記憶素
子に置き換え、送られるキーコードに応じて、上
記憶素子の上記けん盤上のキーに対応したビツト
の内容を書き換えることにより、けん盤上のキー
の状態をシリアル信号で転送することが情報処理
部のプログラム変更なしで可能になるため、けん
盤部と情報処理部を分離した時、少ない信号線又
は、無線で結合でき、操作性の向上というすぐれ
た効果が得られるものである。
第１図、第２図、第３図はそれぞれ従来例のけ
ん盤装置のブロツク図、第４図、第５図、第６図
はそれぞれ本発明の実施例におけるけん盤装置の
ブロツク図、第７図は用いられるキーコード復号
装置の動作の流れを示すフローチヤート、第８図
は無線伝送を用いた本発明の他の実施例における
けん盤装置のブロツク図である。 １……情報処理装置、３ａ……出力ポート、４
ａ……入力ポート、５……けん盤、８……キーコ
ード発生装置、１０……キーコード複号装置、１
２……レジスター群、１５……RAM、１９……
変調器、２３……復調器。
ん盤装置のブロツク図、第４図、第５図、第６図
はそれぞれ本発明の実施例におけるけん盤装置の
ブロツク図、第７図は用いられるキーコード復号
装置の動作の流れを示すフローチヤート、第８図
は無線伝送を用いた本発明の他の実施例における
けん盤装置のブロツク図である。 １……情報処理装置、３ａ……出力ポート、４
ａ……入力ポート、５……けん盤、８……キーコ
ード発生装置、１０……キーコード複号装置、１
２……レジスター群、１５……RAM、１９……
変調器、２３……復調器。
Claims (1)
- 【特許請求の範囲】 １ ｎ行ｍ列で規定される複数個のキーＫ（ｎ，
ｍ）を有するけん盤と、上記けん盤上の押された
キーＫ（n′，m′）に従つてキーコードKC（n′，m′）
を発生するコード発生装置と、上記コード発生装
置により発生されたキーコードKC（n′，m′）を伝
送する伝送手段を有し、かつ、マイクロコンピユ
ータ等の情報処理装置と、上記情報処理装置によ
り制御されるｎ本の出力ポートと、上記出力ポー
トにより選択されるｍビツト構成のｎ個のレジス
ターと、上記レジスターの内容を読み込むｍ本の
入力ポートと、上記伝送手段により送られてきた
キーコードKC（n′，m′）に従つて、n′番目のレジ
スターのm′ビツトの内容を書き換えるキーコー
ド復号装置とを具備したけん盤装置。 ２ 複数個のレジスターが読み書き可能なメモリ
により構成された特許請求の範囲第１項記載のけ
ん盤装置。 ３ 伝送手段が超音波、赤外線等を用いた無線伝
送手段により構成された特許請求の範囲第１項記
載のけん盤装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58238174A JPS60129826A (ja) | 1983-12-16 | 1983-12-16 | けん盤装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58238174A JPS60129826A (ja) | 1983-12-16 | 1983-12-16 | けん盤装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60129826A JPS60129826A (ja) | 1985-07-11 |
| JPH0421887B2 true JPH0421887B2 (ja) | 1992-04-14 |
Family
ID=17026273
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58238174A Granted JPS60129826A (ja) | 1983-12-16 | 1983-12-16 | けん盤装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60129826A (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5659344A (en) * | 1979-10-19 | 1981-05-22 | Canon Inc | Information processor equipped with detachable keyboard |
| US4307182A (en) * | 1980-05-23 | 1981-12-22 | Minnesota Mining And Manufacturing Company | Imaging systems with tetra(aliphatic) borate salts |
| JPS58195243A (ja) * | 1982-05-08 | 1983-11-14 | Sanyo Electric Co Ltd | シリアルデ−タ伝送方式 |
-
1983
- 1983-12-16 JP JP58238174A patent/JPS60129826A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60129826A (ja) | 1985-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5343525A (en) | Hard disk data security device | |
| KR900015008A (ko) | 데이터 프로세서 | |
| JPH03105789A (ja) | 半導体記憶装置 | |
| KR0167644B1 (ko) | 다수의 통신 전송 방식을 선택적으로 사용하기 위한 통신시스템 | |
| JPH0421887B2 (ja) | ||
| KR950008440B1 (ko) | 비트 클리어 및 레지스터 초기화 기능을 갖는 반도체 기억 회로 | |
| JP2000029790A (ja) | データセキュリティシステム | |
| JPS6249670B2 (ja) | ||
| KR100307400B1 (ko) | 통신 시스템에서의 프로세서간 데이터 전송장치 | |
| US5784574A (en) | Control unit for data transmission | |
| JPS6348119B2 (ja) | ||
| JPH05173876A (ja) | 増設メモリボード | |
| JPS63234490A (ja) | メモリ素子 | |
| JPS6379133A (ja) | プログラムの不正使用防止方式 | |
| JPH05189116A (ja) | キースキャン回路 | |
| JPH0262781A (ja) | メモリ回路 | |
| JPH04195895A (ja) | Ｉｃメモリ | |
| JPS5888891A (ja) | 半導体メモリ装置 | |
| JPH0564361B2 (ja) | ||
| JPH03259344A (ja) | 割込み拡張方式 | |
| JPH06337847A (ja) | マルチプロセッサ装置 | |
| KR910010325A (ko) | 퍼스널 컴퓨터를 이용한 데이타 전송시스템 | |
| JPH0652039A (ja) | データ転送方式 | |
| JPH0113118B2 (ja) | ||
| JPS6373452A (ja) | 集積回路 |