JPH01319307A - 発振回路 - Google Patents
発振回路Info
- Publication number
- JPH01319307A JPH01319307A JP63154414A JP15441488A JPH01319307A JP H01319307 A JPH01319307 A JP H01319307A JP 63154414 A JP63154414 A JP 63154414A JP 15441488 A JP15441488 A JP 15441488A JP H01319307 A JPH01319307 A JP H01319307A
- Authority
- JP
- Japan
- Prior art keywords
- oscillation
- circuit
- signal
- channel transistor
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 27
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は発振回路に関し、特にＭＯ８集積回路で構成さ
れ外部振動子からの信号の断及び接を選択信号に応じて
制御する発振回路に関する。
れ外部振動子からの信号の断及び接を選択信号に応じて
制御する発振回路に関する。
従来、この種の発振回路は、第２図に示すように、外部
振動子信号入力端子１，２の間に外部振動子（例えば、
水晶振動子）を接続すると、この外部振動子と、Ｐチャ
ネルトランジスタ５．及びＮチャネルトランジスタ６１
から成る帰還抵抗回路１３と、インバータ７とにより発
振回路を構成する。
振動子信号入力端子１，２の間に外部振動子（例えば、
水晶振動子）を接続すると、この外部振動子と、Ｐチャ
ネルトランジスタ５．及びＮチャネルトランジスタ６１
から成る帰還抵抗回路１３と、インバータ７とにより発
振回路を構成する。
更に、外部振動子信号入力端子１と電源端子間にＰチャ
ネルトランジスタ１４が接続されており、選択信号入力
端子３をインバータ８で反転した信号がこのＰチャネル
トランジスタ１４のゲートに入力されている。
ネルトランジスタ１４が接続されており、選択信号入力
端子３をインバータ８で反転した信号がこのＰチャネル
トランジスタ１４のゲートに入力されている。
外部振動子からの信号を選択せず信号入力端子４からの
信号を出力信号１２として選択するときは、選択信号を
高レベルとすることにより、Ｐチャネルトランジスタ１
４は導通状態となり、従ってインバータ７の入力は高レ
ベルに固定され、外部振動子からの信号による発振が停
止する構成となっていた。
信号を出力信号１２として選択するときは、選択信号を
高レベルとすることにより、Ｐチャネルトランジスタ１
４は導通状態となり、従ってインバータ７の入力は高レ
ベルに固定され、外部振動子からの信号による発振が停
止する構成となっていた。
上述した従来の発振回路は、発振を停止させるために別
にゲートが必要となるので、素子数が増加し占有面積が
大きくなるという欠点がある。
にゲートが必要となるので、素子数が増加し占有面積が
大きくなるという欠点がある。
本発明の発振回路は、外部振動子からの信号を入力する
第１及び第２の外部振動子信号入力端子と、該第１及び
第２の外部振動子信号入力端子間に挿入されるそれぞれ
が並列接続されるＰチャネルトランジスタとＮチャネル
トランジスタがら成る帰還抵抗回路と、該帰還抵抗回路
に並列接続されるインバータとを備え選択信号入力端子
からの信号に応じて前記外部振動子からの信号の断及び
接を制御する発振回路において、前記Ｐチャネルトラン
ジスタのゲートを接地端子に接続し、前記Ｎチャネルト
ランジスタのゲートを電源端子に接続して構成される。
第１及び第２の外部振動子信号入力端子と、該第１及び
第２の外部振動子信号入力端子間に挿入されるそれぞれ
が並列接続されるＰチャネルトランジスタとＮチャネル
トランジスタがら成る帰還抵抗回路と、該帰還抵抗回路
に並列接続されるインバータとを備え選択信号入力端子
からの信号に応じて前記外部振動子からの信号の断及び
接を制御する発振回路において、前記Ｐチャネルトラン
ジスタのゲートを接地端子に接続し、前記Ｎチャネルト
ランジスタのゲートを電源端子に接続して構成される。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の回路図である。
第１図に示すように、外部振動子を接続する第１及び第
２の外部振動子信号入力端子１．２間に、並列接続され
た帰還抵抗をかねる発振制御回路としての合成オン抵抗
値数ＭΩのＰチャネルトランジスタ５とＮチャネルトラ
ンジスタ６及びインバータ７が並列接続されている。
２の外部振動子信号入力端子１．２間に、並列接続され
た帰還抵抗をかねる発振制御回路としての合成オン抵抗
値数ＭΩのＰチャネルトランジスタ５とＮチャネルトラ
ンジスタ６及びインバータ７が並列接続されている。
Ｐチャネルトランジスタ５のゲートには選択信号入力端
子３からの選択信号が印加されＮチャネルトランジスタ
のゲートにはインバータ８で反転された選択信号が印加
されている。
子３からの選択信号が印加されＮチャネルトランジスタ
のゲートにはインバータ８で反転された選択信号が印加
されている。
外部振動子からの信号による発振回路の出力を出力信号
１２として選択する場合は、Ｐチャネルトランジスタ５
とＮチャネルトランジスタ６がともに導通状態となり帰
還抵抗となり、インバータ７と発振回路を構成する。
１２として選択する場合は、Ｐチャネルトランジスタ５
とＮチャネルトランジスタ６がともに導通状態となり帰
還抵抗となり、インバータ７と発振回路を構成する。
一方、外部振動子からの信号による発振出力を選択せず
、信号入力端子４からの１号を出力信号１２として出力
する場合は、Ｐチャネルトランジスタ５及びＮチャネル
トランジスタ６とも非導通状態となり、従って、発振制
御回路として動作して発振回路の帰還経路が切断され発
振は停止する。
、信号入力端子４からの１号を出力信号１２として出力
する場合は、Ｐチャネルトランジスタ５及びＮチャネル
トランジスタ６とも非導通状態となり、従って、発振制
御回路として動作して発振回路の帰還経路が切断され発
振は停止する。
以上説明したように本発明は、発振回路を構成する並列
接続されたＰチャネルトランジスタとＮチャネルトラン
ジスタから成る帰還抵抗を選択信号入力端子からの選択
信号に応じて導通及び非導通するよう回路構成すること
により、発振の断及び接を制御するためのゲートを別に
設けることを要しないので、従来と同じ動作を少い素子
数で実現でき、従って、占有面積を小さくすることがで
きるという効果がある。
接続されたＰチャネルトランジスタとＮチャネルトラン
ジスタから成る帰還抵抗を選択信号入力端子からの選択
信号に応じて導通及び非導通するよう回路構成すること
により、発振の断及び接を制御するためのゲートを別に
設けることを要しないので、従来と同じ動作を少い素子
数で実現でき、従って、占有面積を小さくすることがで
きるという効果がある。
第１図は本発明の一実施例の回路図、第２図は従来の発
振回路の一例の回路図である。 １．２・・・外部振動子信号入力端子、３・・・選択信
号入力端子、４・・・信号入力端子、５，５．・・・Ｐ
チャネルトランジスタ、６，６．・・・Ｎチャネルトラ
ンジスタ、７，８・・・インバータ、９．１０．１１・
・・論理ゲート、１２・・・出力端子、１３・・・帰還
抵抗回路、１４・・・Ｐチャネルトランジスタ。
振回路の一例の回路図である。 １．２・・・外部振動子信号入力端子、３・・・選択信
号入力端子、４・・・信号入力端子、５，５．・・・Ｐ
チャネルトランジスタ、６，６．・・・Ｎチャネルトラ
ンジスタ、７，８・・・インバータ、９．１０．１１・
・・論理ゲート、１２・・・出力端子、１３・・・帰還
抵抗回路、１４・・・Ｐチャネルトランジスタ。
Claims (1)
- 外部振動子からの信号を入力する第１及び第２の外部振
動子信号入力端子と、該第１及び第２の外部振動子信号
入力端子間に挿入されるそれぞれが並列接続されるＰチ
ャネルトランジスタとＮチャネルトランジスタから成る
帰還抵抗回路と、該帰還抵抗回路に並列接続されるイン
バータとを備え選択信号入力端子からの信号に応じて前
記外部振動子からの信号の断及び接を制御する発振回路
において、前記Ｐチャネルトランジスタのゲートを接地
端子に接続し、前記Ｎチャネルトランジスタのゲートを
電源端子に接続することを特徴とする発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63154414A JPH01319307A (ja) | 1988-06-21 | 1988-06-21 | 発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63154414A JPH01319307A (ja) | 1988-06-21 | 1988-06-21 | 発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01319307A true JPH01319307A (ja) | 1989-12-25 |
Family
ID=15583635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63154414A Pending JPH01319307A (ja) | 1988-06-21 | 1988-06-21 | 発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01319307A (ja) |
-
1988
- 1988-06-21 JP JP63154414A patent/JPH01319307A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4806804A (en) | Mosfet integrated delay line for digital signals | |
| JPH09120324A (ja) | マイクロコンピュータの動作モード設定用入力回路 | |
| US5329169A (en) | Voltage dropping circuit for semiconductor device | |
| JP2578817B2 (ja) | マイクロプロセツサ | |
| JP3087683B2 (ja) | 電圧制御発振回路 | |
| JPH01319307A (ja) | 発振回路 | |
| JPH0457241B2 (ja) | ||
| JPH0677731A (ja) | 発振制御回路および発振回路 | |
| JPH03101410A (ja) | 電圧制御発振回路 | |
| JPS63204757A (ja) | Ｃｍｏｓ型ｉｃの出力バツフア回路 | |
| JP2607304B2 (ja) | 半導体集積回路装置 | |
| JPS6230524B2 (ja) | ||
| JPS63234609A (ja) | 発振回路 | |
| JPH0722245B2 (ja) | 発振回路 | |
| JPH0548968B2 (ja) | ||
| JPH054846B2 (ja) | ||
| JP2864494B2 (ja) | 半導体集積回路 | |
| JP2577295Y2 (ja) | 電圧制御発振回路 | |
| JPH0669727A (ja) | 発振回路 | |
| JPH02296412A (ja) | 信号切換回路 | |
| JPS62298204A (ja) | Ｃｍｏｓゲ−トアレイ | |
| JPH04219011A (ja) | 半導体集積回路における発振回路 | |
| JPS61173514A (ja) | 信号処理回路 | |
| JPS5910028A (ja) | 発振回路 | |
| JPH0220923A (ja) | プログラマブル・ロジック・デバイス |